專利名稱：源同步選通脈沖接收器的鎖定方法與裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子領(lǐng)域，更具體地說涉及一種對源同步選通脈沖接收器的鎖定裝置與方法。該方法去除了使用源同步數(shù)據(jù)總線和地址總線的微處理器系統(tǒng)中因總線噪聲所引起的錯誤，對偽選通脈沖信號進行鎖定接收，從而可以對制造過程中或者其它制造過程之前的變化進行補償。
背景技術(shù)：
當(dāng)前的計算機系統(tǒng)主要使用源同步系統(tǒng)總線來進行不同的總線代理(busagent)之間的數(shù)據(jù)交換，例如在微處理器和存儲單元之間的數(shù)據(jù)交換。源同步系統(tǒng)總線協(xié)議可以支持高速的數(shù)據(jù)交換。源同步系統(tǒng)總線協(xié)議的基本原則是發(fā)送端總線代理在固定的時間間隔內(nèi)占用總線進行數(shù)據(jù)傳輸，并插入與發(fā)送信號對應(yīng)的選通脈沖信號，接收器通過該選通脈沖信號來識別數(shù)據(jù)的有效性。所有的數(shù)據(jù)信號和其對應(yīng)的選通脈沖信號在總線上的傳輸都是經(jīng)由相同的傳播路徑。因此，一旦監(jiān)測到對應(yīng)的選通脈沖信號，使接收器能相對確定發(fā)送數(shù)據(jù)為有效。
有很多種情況會造成脈沖選通信號的接收錯誤，其中之一就是來自附近信號的干擾。然而現(xiàn)有的總線協(xié)議選用的是采樣機制來監(jiān)測和改正總線上發(fā)生的錯誤。由于沒有一個絕對的時間參考，源同步總線上數(shù)據(jù)選通脈沖信號的毛刺(glitch)帶來的錯誤往往更加復(fù)雜。例如，在現(xiàn)有的總線協(xié)議中，出現(xiàn)多個總線時鐘周期時候，需要判斷發(fā)送的選通脈沖信號是一個真正的信號轉(zhuǎn)換(transition)還是毛刺。在當(dāng)前的源同步總線上，會出現(xiàn)在一個時鐘周期內(nèi)，幾個數(shù)據(jù)突發(fā)同時傳送的情況。而接收器的總線代理只有通過數(shù)據(jù)選通脈沖信號來判斷數(shù)據(jù)是否有效。選通脈沖信號轉(zhuǎn)換的時機是總線時鐘的一個函數(shù)，但是在接收器，由于在總線時鐘和數(shù)據(jù)選通脈沖之間存在著未知的固定相位偏移，數(shù)據(jù)選通脈沖信號的切換對于總線時鐘來說是異步的。
因此，出現(xiàn)了多種方法可以監(jiān)測和去除源同步總線選通脈沖上產(chǎn)生的毛刺。其中一類令人感興趣的技術(shù)就是本發(fā)明涉及的“接收器鎖定”技術(shù)。如上文所述，源同步總線協(xié)議往往規(guī)定數(shù)據(jù)選通脈沖僅占用一個總線時鐘周期的一部分。當(dāng)一個數(shù)據(jù)選通脈沖的長度為總線時鐘的1/4周期時，現(xiàn)有技術(shù)提供若干種機制將接收器的時間鎖定為總線時鐘的1/4周期。但是這些技術(shù)均需要采用固定邏輯電路來計算鎖定時間，因此一旦器件溫度，總線時鐘頻率或者核心工作電壓等參數(shù)有微小的變化，都會對鎖定時間造成不利的影響。制造過程中的變化可能導(dǎo)致總線的各個部分之間鎖定時間的不同。因此設(shè)計者就需要按照最壞的情況來進行設(shè)計。
發(fā)明人注意到現(xiàn)有接收器鎖定技術(shù)存在著缺陷，沒有對上述制造過程中的變化進行任何補償。所以，現(xiàn)有技術(shù)提供的采樣機制是不合格的，并會對計算機系統(tǒng)設(shè)計產(chǎn)生錯誤的影響。
因此，需要一種裝置與方法使接收器可以在有效地監(jiān)測到源同步選通脈沖信號后對其進行鎖定，而鎖定的時間可以不斷的根據(jù)溫度，核心電壓，以及總線時鐘周期帶來的變化進行調(diào)整。并且，這一種接收裝置需要能對源同步選通脈沖接收器中發(fā)送的偽選通脈沖信號進行鎖定，且鎖定時間可以調(diào)整，從而補償制造過程以及或者測試部分中的變化。
同時，這種源同步選通脈沖鎖定技術(shù)也要能夠?qū)τ谂?、晶片和裸片之間制造過程中或者其它制造過程之前的變化進行補償。

發(fā)明內(nèi)容
相對于其它技術(shù)，本發(fā)明解決了上述問題，并對原有的缺點，局限進行了改進。
本發(fā)明提出了一種先進的對源同步選通脈沖接收器進行鎖定的方法與裝置，可以對于溫度，總線時鐘周期，核心電壓帶來的變化進行持續(xù)的補償調(diào)整。在一個實施例中，提供了一種排除源同步接收器的錯誤接收的裝置。該裝置包括一個延時鎖定環(huán)和一個或多個選通脈沖接收器，延時鎖定環(huán)是用來接收參考時鐘信號，產(chǎn)生一個經(jīng)過調(diào)整的選擇矢量信號和一個經(jīng)過編碼的選擇矢量信號，這兩個信號均表示第一時間間隔。選擇矢量信號從該參考時鐘信號的多個連續(xù)時延版本中選擇一合適的時鐘信號，并且所選的該合適的時鐘信號比上述參考時鐘信號落后該第一時間間隔，該第一時間間隔少于或等于一定個的該參考時鐘信號的時鐘周期。延時鎖定環(huán)有調(diào)整邏輯電路(adjustlogic)，用于接收未經(jīng)過調(diào)整的選擇矢量信號，并通過降低未經(jīng)過調(diào)整的選擇矢量信號的值來產(chǎn)生一個經(jīng)過調(diào)整的選擇矢量信號。每一個或多個選通脈沖接收器都和延時鎖定環(huán)相對應(yīng)，并接收經(jīng)過編碼的選擇矢量信號和對應(yīng)的選通脈沖信號。一旦對應(yīng)的選通脈沖信號發(fā)送，則按照第一鎖定時間間隔進行接收。經(jīng)過編碼的選擇矢量信號則通過從上述選通脈沖信號的多個連續(xù)時延版本中選擇的一個合適的版本來決定鎖定時間。
每一個或多個選通脈沖接收器都包含一個穿越電路(pass throughcircuit)和一個保持電路(keeper circuit)。穿越電路從差分接收器接收一個輸出信號，當(dāng)該穿越電路處于工作狀態(tài)時，使差分接收器的輸出信號狀態(tài)可以傳送給狀態(tài)邏輯電路的輸入端。保持邏輯電路在工作時，通過上述穿越電路的一個節(jié)點(node)連接到穿越電路，當(dāng)保持邏輯電路工作時，并維持節(jié)點的狀態(tài)。
本發(fā)明的一個著眼點是在微處理器方面進行源同步選通脈沖接收器的鎖定。微處理器具有一個延時鎖定環(huán)(DLL，delay-locked loop)和一個選通脈沖接收器。延時鎖定環(huán)接收一個參考時鐘信號，同時產(chǎn)生一個經(jīng)過調(diào)整的選擇矢量信號和一個指示鎖定時間長度的經(jīng)過編碼的選擇矢量信號。這兩個信號均表示第一鎖定時間間隔。選擇矢量信號是用來從該參考時鐘信號的多個連續(xù)時延版本里選擇一合適的時鐘信號，并且所選的該合適的時鐘信號比上述參考時鐘信號落后該第一時間間隔，該第一時間間隔少于或等于一定個的該參考時鐘信號的時鐘周期。延時鎖定環(huán)包括一個延時單元和一個調(diào)整邏輯電路。延時單元有第一多個抽頭的延時單元，每個該延時單元的第一多個抽頭都和多個連續(xù)時延的參考時鐘信號相對應(yīng)。調(diào)整邏輯電路用于接收未經(jīng)過調(diào)整的選擇矢量信號，并通過降低未經(jīng)過調(diào)整的選擇矢量信號的值來產(chǎn)生一個經(jīng)過調(diào)整的選擇矢量信號。選通脈沖接收器對應(yīng)著延時鎖定環(huán)，并接收經(jīng)過編碼的選擇矢量信號和一個選通脈沖信號，一但相應(yīng)的選通脈沖信號發(fā)送，則按照第一時間間隔對選通脈沖信號進行鎖定接收。而經(jīng)過編碼的選擇矢量信號通過選擇經(jīng)過延遲第一時間間隔的選通脈沖信號來決定鎖定時間間隔。選通脈沖接收器包括一個相同的延時單元和第二多個抽頭延時單元，每個抽頭和上述選通脈沖信號的連續(xù)時延版本對應(yīng)。第一多個抽頭延時單元的抽頭數(shù)目和第一多個抽頭延時單元的抽頭數(shù)目保持一致。
選通脈沖接收器都包含一個穿越電路和一個保持電路。穿越電路從差分接收器接收一個輸出信號，當(dāng)該穿越電路處于工作狀態(tài)時，使差分接收器的輸出信號狀態(tài)可以傳送給狀態(tài)邏輯電路的輸入端。保持邏輯電路在工作時，保持邏輯電路通過穿越電路的一個節(jié)點連接到穿越電路，并維持節(jié)點的狀態(tài)。
本發(fā)明的另一個特征就是包含了一種對源同步選通脈沖接收器鎖定的方法。這個方法包含第一產(chǎn)生落后參考時鐘鎖定時間間隔的各種連續(xù)時延版本的參考時鐘，通過一個特定選擇矢量信號來選擇一個延遲第一時間間隔的參考時鐘版本，該第一延遲時間間隔小于或等于上述參考時鐘間隔。第二產(chǎn)生一個未經(jīng)過調(diào)整的選擇矢量信號來表示第一時間間隔。通過降低未經(jīng)過調(diào)整的選擇矢量信號的值產(chǎn)生經(jīng)過調(diào)整的選擇矢量信號來表示第二時間間隔。在選通脈沖接收器，當(dāng)一個選通脈沖信號發(fā)送之后，就按照發(fā)送的選通脈沖信號鎖定間隔通過一個穿越電路進行鎖定接收。在鎖定時間間隔內(nèi)，選通脈沖接收器通過保持電路保持選通信號的狀態(tài)。鎖定過程需要第二次產(chǎn)生上述選通脈沖信號的多個連續(xù)時延版本和一個經(jīng)過編碼的選擇矢量信號來決定鎖定時間間隔，從而選擇一個延時版本的選通脈沖信號。


從以下結(jié)合附圖對本發(fā)明所作的詳細描述中，本發(fā)明上述的其它目的，特征，和優(yōu)點將變得更清楚。
圖1是一個方框圖，說明在目前的計算機系統(tǒng)中，通過一條源同步系統(tǒng)總線來進行兩個或多個總線代理間的數(shù)據(jù)交換。
圖2是一個時序圖，說明一個源同步數(shù)據(jù)選通脈沖信號是如何通過圖1的系統(tǒng)總線來進行總線代理間的數(shù)據(jù)交換。
圖3是一個時序圖，顯示x86兼容的數(shù)據(jù)信號間的進行的64字節(jié)總線信號交換。
圖4是一個方框圖，介紹本發(fā)明中的源同步選通脈沖鎖定裝置。
圖5是一個時序圖，說明圖4系統(tǒng)所使用的同步選通脈沖接收器，在本發(fā)明中，該裝置可以對來自微處理器系統(tǒng)總線噪聲引入的錯誤進行預(yù)標注，這種方法用于源同步數(shù)據(jù)，地址以及控制總線。
圖6是一個示意圖，闡述圖4所示的傳送邏輯電路的細節(jié)。
圖7是一個流程圖，表示本發(fā)明實施例中源同步選通脈沖接收器的鎖定方法。
具體實施例方式
下列描述的主要目的是使該技術(shù)領(lǐng)域的普通人員能夠使用與制造本發(fā)明的特定應(yīng)用和要求。對于該技術(shù)領(lǐng)域的普通人員而言，對該較佳實施例的不同修改都是顯而易見的，在本發(fā)明中定義的基本原則也可以應(yīng)用于其它實施例。因此，本發(fā)明并不局限于以下所描述的特定的實施例，僅需其基本原則和新穎性和本發(fā)明的最寬范圍一致。
根據(jù)當(dāng)前集成電路中源同步系統(tǒng)總線使用檢錯和糾錯的技術(shù)背景描述，圖1與圖2將給出現(xiàn)有技術(shù)的缺點和局限。之后，圖3至圖7介紹了本發(fā)明涉及的主要解決方法。本發(fā)明給出了一種先進技術(shù)，對源同步數(shù)據(jù)和地址選通脈沖信號進行一定的時間間隔的鎖定接收，在鎖定的時間間隔內(nèi)，可以抵抗主要由于總線噪聲的交叉耦合所引起的狀態(tài)改變。與現(xiàn)有技術(shù)不同的是，本發(fā)明的鎖定時間間隔長度是動態(tài)調(diào)整以補償由于總線頻率，核心電壓，溫度以及裸片間相互作用帶來的變化。
根據(jù)圖1，該方框圖闡述了在當(dāng)前的計算機系統(tǒng)100中，兩個以上的總線代理101通過一條源同步系統(tǒng)總線102交換數(shù)據(jù)?？偩€代理101可以是通過總線102進行數(shù)據(jù)發(fā)送和接收的計算機系統(tǒng)100的任何組件。作為一項成熟技術(shù)，典型的總線代理101可能但不限于微處理器，中央處理單元，內(nèi)存集線器，內(nèi)存控制器，主/從外設(shè)，直接存儲單元，視頻控制器，或者其它類型的總線接口單元。廣義上說，為了傳輸數(shù)據(jù)，一個總線代理101將驅(qū)動總線102上信號線路的子集，而另一個總線代理101將同時檢測并接收這些信號，并捕捉由總線102的部分信號線路的狀態(tài)所表示的數(shù)據(jù)。目前，有多種不同的總線協(xié)議用于兩個總線代理之間的數(shù)據(jù)傳輸。對于這些技術(shù)的具體介紹超出了本文的范圍。在這里只需要充分的理解兩條或者多條總線代理101之間傳輸?shù)摹皵?shù)據(jù)”的含義，可能包括但不限于地址信息，和一個或者多個地址相關(guān)的數(shù)據(jù)信息，控制信息，或者狀態(tài)信息。不管在總線上傳輸?shù)臄?shù)據(jù)類型是什么，與本發(fā)明密切相關(guān)的是當(dāng)前越來越多的計算機系統(tǒng)使用一種稱為“源同步”的總線協(xié)議來進行高速的數(shù)據(jù)傳輸。與現(xiàn)有技術(shù)數(shù)據(jù)采樣總線協(xié)議相比，或稱為取樣數(shù)據(jù)總線協(xié)議的源同步協(xié)議的基本原則是，發(fā)送總線代理101占用總線一段固定時間以發(fā)送數(shù)據(jù)，并且插入一個與數(shù)據(jù)對應(yīng)的“選通脈沖”信號，從而通知接收總線代理101其所發(fā)送數(shù)據(jù)為有效。該技術(shù)領(lǐng)域的普通人員可了解，在高速傳輸?shù)那闆r下，數(shù)據(jù)與相應(yīng)選通脈沖信號的傳播路徑的物理參數(shù)與電氣參數(shù)，可能與同一總線的另一組信號的傳播路徑差別很大。特別是傳播路徑的傳播時延，總線阻抗與電氣參數(shù)會影響數(shù)據(jù)信號的穩(wěn)定時間，以及接收器總線代理101所接收數(shù)據(jù)的有效性。由于這個原因，源同步總線協(xié)議得到了普遍應(yīng)用。在一種典型的配置中，一個數(shù)據(jù)選通脈沖對應(yīng)于一組數(shù)據(jù)信號并與其使用同一條傳播路徑。因此，選通脈沖和數(shù)據(jù)信號本身呈現(xiàn)相似的傳播特性。當(dāng)數(shù)據(jù)有效的時間間隔插入了選通脈沖，而當(dāng)接收總線代理101監(jiān)測到了選通脈沖信號的有效轉(zhuǎn)換時，則比較可以認為對應(yīng)傳輸?shù)臄?shù)據(jù)為有效。
請參考圖2，時序圖200描述了一個源同步數(shù)據(jù)選通脈沖通過圖1中的系統(tǒng)總線在總線代理101之間傳輸數(shù)據(jù)。該時序圖200描述了一個以上的數(shù)據(jù)信號DATA和對應(yīng)的數(shù)據(jù)選通脈沖信號DATA STROBE，其包含在圖1描述的系統(tǒng)總線102的部分信號，如上所述，數(shù)據(jù)信號和對應(yīng)的數(shù)據(jù)選通脈沖信號的傳播路徑相同，所以他們有相同的傳播特性。如上所述，總線的數(shù)據(jù)信號DATA在固定或一個預(yù)先確定的時間窗內(nèi)被驅(qū)動。在時序圖200中的T0時刻，數(shù)據(jù)進行傳送，并在T2時刻再次進行傳送。在T1時刻出現(xiàn)的數(shù)據(jù)選通脈沖信號DATA STROBE指示在T0時刻發(fā)送的數(shù)據(jù)信號DATA有效。類似的情況，數(shù)據(jù)選通脈沖信號DATA STROBE在T3時刻出現(xiàn)，指示在T2時刻發(fā)送的數(shù)據(jù)信號DATA有效。需要注意的是，從T0時刻發(fā)送的數(shù)據(jù)信號DATA在T2時刻發(fā)生變化，依此類推。
通常，源同步數(shù)據(jù)總線在發(fā)送數(shù)據(jù)信號DATA后一段時間才插入數(shù)據(jù)選通脈沖信號DATA STROBE，從而補償數(shù)據(jù)信號DATA和數(shù)據(jù)選通脈沖信號DATASTROBE之間由傳輸特性帶來的微小變化。通常，在數(shù)據(jù)信號DATA驅(qū)動時間間隔一半的時刻才插入數(shù)據(jù)選通脈沖信號DATA STROBE。接收總線代理監(jiān)測到預(yù)定的數(shù)據(jù)選通脈沖信號DATA STROBE的狀態(tài)轉(zhuǎn)換時進行數(shù)據(jù)信號DATA的接收，這個狀態(tài)轉(zhuǎn)換通常由數(shù)據(jù)選通脈沖信號的電壓或者電流值的變化來表示。當(dāng)總線設(shè)計和傳播路徑對于數(shù)據(jù)信號DATA和數(shù)據(jù)選通脈沖信號DATASTROBE帶來的影響實際上是相同的時，源同步總線可以進行高速的數(shù)據(jù)傳送。相對應(yīng)的，當(dāng)接收總線代理監(jiān)測到數(shù)據(jù)選通脈沖信號DATA STROBE時，則認為對應(yīng)的數(shù)據(jù)信號DATA有效。
從以最大速率進行數(shù)據(jù)傳送的角度出發(fā)，源同步總線有一定的優(yōu)勢。但是仍然會出現(xiàn)傳輸錯誤。具體地說，該技術(shù)領(lǐng)域的普通人員能夠理解有很多種情況都會使接收總線代理上的數(shù)據(jù)選通脈沖信號DATA STROBE產(chǎn)生“毛刺”201。在這種情況下，毛刺201，202實際并不是真正的數(shù)據(jù)選通脈沖信號DATASTROBE的信號轉(zhuǎn)換或插入。根據(jù)所使用的特定源同步協(xié)議，如果接收總線代理在T2，T5時刻監(jiān)測到毛刺201，202，可能會根據(jù)原本應(yīng)在T3，T6時刻出現(xiàn)的有效數(shù)據(jù)選通脈沖信號，提前解譯在T1，T4時刻所驅(qū)動的數(shù)據(jù)信號DATA的狀態(tài)。在集成電路或者計算機系統(tǒng)內(nèi)，由其它信號狀態(tài)改變帶來的耦合噪聲會直接或者間接的引起毛刺201，202。例如，在T2時刻，數(shù)據(jù)信號DATA的狀態(tài)發(fā)生了改變，引起了選通脈沖信號的毛刺201。這種毛刺在源同步系統(tǒng)中是比較常見的。
有多種技術(shù)可以檢測并去除源同步總線上的毛刺。在監(jiān)測到一個正確的數(shù)據(jù)選通脈沖信號DATA STROBE時，這些技術(shù)可以避免接收總線代理接收毛刺201，202。例如美國專利號6,433,600中，Ilkhahar介紹了一種預(yù)防毛刺的裝置與方法，透過對源同步系統(tǒng)中提供差動的(differential)選通脈沖信號輸入緩存，以提供數(shù)據(jù)選通脈沖信號后預(yù)定的一段固定時間內(nèi)不發(fā)生偏移的保護。Kurd等人在美國專利號6,505,262中，介紹了一種使用選通脈沖信號和其自身的延時信號進行邏輯乘的結(jié)果進行毛刺保護的電路，Kurd也提出了一種使用成對毛刺保護電路的方法，只有當(dāng)工作于觸發(fā)方式(togglingfashion)的兩個偏移保護電路都監(jiān)測到選通脈沖信號才認為收到的選通脈沖信號的轉(zhuǎn)換有效。在這些專利以及現(xiàn)有的其它技術(shù)中，在數(shù)據(jù)有效的條件下，邏輯電路提供的鎖定時間均為固定。
發(fā)明人注意到由于使用固定時間間隔方法，現(xiàn)有技術(shù)在源同步接收系統(tǒng)中去除毛刺時存在著局限性。該技術(shù)領(lǐng)域的普通人員可理解，任何總線上信號的保持時間受到溫度和接收總線代理的總線電壓，核心電壓的影響。從源同步選通脈沖信號衍生的總線時鐘信號也時時發(fā)生變化。另外，制造過程的不同變化可能會造成一個既定器件的鎖定時間與同一個或者不同晶片上另一個器件的鎖定時間的不同。相對于總線時鐘信號的其它信號，數(shù)據(jù)選通脈沖信號和數(shù)據(jù)是異步接收到的。目前，沒有已知的技術(shù)可以確定一個接收選通脈沖信號的有效時間段。
發(fā)明人注意到現(xiàn)有技術(shù)在數(shù)據(jù)選通信號鎖定上的缺點和局限，因為這些技術(shù)沒有考慮到上述原因?qū)︽i定時間帶來的影響。使用現(xiàn)有技術(shù)的設(shè)備為了適應(yīng)最惡劣的工作環(huán)境，需要犧牲效率，或者進行調(diào)試和測試。所有的這些調(diào)整對于一個系統(tǒng)來說都是不利而且成本較高的。
相應(yīng)的，發(fā)明人注意到需要提出一種裝置與方法以便在對源同步系統(tǒng)中有效的選通脈沖信號鎖定時，其鎖定時間可以根據(jù)總線，核心電壓，溫度的變化持續(xù)地進行調(diào)整。另外，發(fā)明人注意到當(dāng)一個器件在生產(chǎn)，測試，或者安裝過程中，當(dāng)前技術(shù)需要提供一種可以調(diào)節(jié)時間間隔的方法，從而適應(yīng)制造過程中的影響。
本發(fā)明克服了上述技術(shù)中的局限，提供了一種動態(tài)的對源同步選通脈沖信號進行鎖定的技術(shù)，該技術(shù)基于衍生自總線時鐘的芯片上時鐘的延時鎖定環(huán)技術(shù)，用于按照源同步協(xié)議傳送數(shù)據(jù)選通脈沖信號和相應(yīng)的數(shù)據(jù)。本文將參照圖3至圖7進行具體介紹。
圖3是一個x86系統(tǒng)中位寬為64字節(jié)的總線傳輸信號的關(guān)系時序圖300。圖3提供了一個本發(fā)明的具體實施例，并能夠?qū)︽i定時間進行動態(tài)調(diào)整。當(dāng)然，發(fā)明人注意到本發(fā)明所涉及的技術(shù)可以超出前述特定總線協(xié)議的范疇。x86兼容的源同步協(xié)議是目前的熟知技術(shù)。本發(fā)明的某些重要概念就是以此為基礎(chǔ)的。時序圖300表示一個x86兼容的總線傳輸中各個信號的相互關(guān)系。這里提到的x86兼容微處理器的信號在很多場合都有提到，其中之一就是在Tom Shanley撰寫的“The Unabridged Pentium4IA 32 Processor Genealogy，1st Edition”為了說明起見，在方框圖300中，認為信號低電平有效(assertion)，當(dāng)然，該技術(shù)領(lǐng)域的普通人員可理解到高電平有效，或者交替有效的情況都可以適用于本發(fā)明的范疇。在圖300上部的BCLK[1:0]信號為差分總線時鐘線。
通過使用源同步系統(tǒng)選通脈沖信號DSTBPB[3:0]與DSTBNB[3:0]，x86兼容的源同步協(xié)議支持在兩個總線時鐘BCLK[1:0]周期內(nèi)，使用64比特的總線數(shù)據(jù)信號D[63:0]傳送一個64字節(jié)緩存組(cache line)的數(shù)據(jù)，通過64比特的數(shù)據(jù)信號D[63:0]傳送的8字節(jié)作為1拍在64比特的總線上傳輸，其中BCLK[1:0]信號的每個時鐘周期傳送4拍，分別是1-4及5-8拍。另外，數(shù)據(jù)總線信號均分為4個包含數(shù)據(jù)信號和選通脈沖信號的信號子組(subgroup)，每個子組的信號傳播路徑相同。子組0包括D[15:0]，DSTBPB0和DSTBNP0，子組1包括D[31:16]，DSTBPB1和DSTBNP1，子組2包括D[47:32]，DSTBPB2和DSTBNP2，子組3包括D[63:48]，DSTBPB3和DSTBNP3。數(shù)據(jù)選通脈沖信號DSTBPB0的下降沿用來標明D[15:0]上第1，3，5，7個字有效。數(shù)據(jù)選通脈沖信號DSTBNB0表示D[15:0]上的第2，4，6，8個字為有效。數(shù)據(jù)選通脈沖信號DSTBPB1的下降沿涌來標明D[31:16]上第1，3，5，7個字有效。數(shù)據(jù)選通脈沖信號DSTBNB1表示D[31:16]上的第2，4，6，8個字為有效。數(shù)據(jù)選通脈沖信號DSTBPB2的下降沿用來標明D[47:32]上第1，3，5，7個字有效。數(shù)據(jù)選通脈沖信號DSTBNB2表示D[47:32]上的第2，4，6，8個字為有效。數(shù)據(jù)選通脈沖信號DSTBPB3的下降沿用來標明D[63:48]上第1，3，5，7個字有效。數(shù)據(jù)選通脈沖信號DSTBNB3表示D[63:48]上的第2，4，6，8個字為有效。數(shù)據(jù)選通脈沖信號DSTBPB[3:0]，DSTBNB[3:0]的頻率為總線時鐘BCLK[1:0]的2倍。在每個選通脈沖信號對中的兩個選通脈沖信號(例如DSTBPB0，DSTBNB0)之間有半個周期的相位差。因此，x86總線協(xié)議支持在一個總線時鐘周期內(nèi)傳送一個信號組的4拍。這里介紹的信號均與本發(fā)明相關(guān)，x86源同步數(shù)據(jù)總線上的其它信號在這里不做贅述。
該技術(shù)領(lǐng)域中的普通人員可以理解到，數(shù)據(jù)發(fā)送器(例如微處理器，芯片組或者總線代理)將數(shù)據(jù)線D[XX:XX]放在相關(guān)的子組，并插入相應(yīng)的選通脈沖信號DSTBXB#以指示數(shù)據(jù)的有效性。之前的采樣方法是將數(shù)據(jù)放置在總線上并保持一定的采樣間隔，本發(fā)明的總線技術(shù)是通過8個突發(fā)選通信號通過子組傳送的數(shù)據(jù)。由相應(yīng)的選通脈沖信號DSTBXB#的狀態(tài)決定每個突發(fā)是否有效。由于DSTBXB#和相應(yīng)的數(shù)據(jù)信號D[XX:XX]有相同的傳播路徑，所以當(dāng)接收器監(jiān)測到了有效的數(shù)據(jù)選通脈沖，則認為相應(yīng)的數(shù)據(jù)有效，而不會發(fā)生毛刺或者其它錯誤。
從接收器的角度來看，總線時鐘BCLK的有效信號看來不一定和數(shù)據(jù)/地址選通脈沖DSTBXB#的有效信號相關(guān)，但是上文提到，每個數(shù)據(jù)選通脈沖信號的周期大致是時鐘信號周期的1/2。在本應(yīng)用中，圖中的一個x86兼容的數(shù)據(jù)總線選通脈沖信號在兩個時鐘周期內(nèi)產(chǎn)生8個數(shù)據(jù)突發(fā)，而一個圖中未標明的x86地址總線選通脈沖信號根據(jù)實際情況，在兩個時鐘周期內(nèi)產(chǎn)生4或8個突發(fā)。在單一時鐘周期內(nèi)進行4路突發(fā)的傳送稱為“四路并發(fā)”(quad-pumped)。在單一時鐘周期內(nèi)進行2路突發(fā)的傳送稱為“兩路并發(fā)”(double-pumped)。因此，每個兩路并發(fā)地址總線的選通信號的周期時間大致和總線時鐘相同。上文提到，數(shù)據(jù)信號和選通脈沖信號的轉(zhuǎn)換的定時是總線時鐘頻率的函數(shù)，但是在接收器，數(shù)據(jù)選通脈沖信號的轉(zhuǎn)換，從任何方面來說，對于總線時鐘是異步的。這是因為在總線時鐘和數(shù)據(jù)選通脈沖信號之間存在著確定但未知的相位偏移。圖3所示，D[63:48]和對應(yīng)的DSTBPB3，DSTBNB3和BCLK[1:0]信號轉(zhuǎn)換的相位對應(yīng)，而其它的信號和BCLK[1:0]沒有相位關(guān)系。這可能是由于發(fā)送端在總線上繼續(xù)進行數(shù)據(jù)的發(fā)送，或者每個信號子組的傳輸路徑不同，或者是由于兩者的傳輸特性和傳播路徑長度均發(fā)生了改變。
如上所述，微處理器或者其它器件內(nèi)的一個選通脈沖接收器和其連接的源同步總線會受到噪聲的干擾，從而引起選通脈沖信號的錯誤接收，如圖2所示的毛刺201，202，例如，以圖3中的DSTBPB0為例的一個選通脈沖信號，用來表示D[15:0]上的數(shù)據(jù)突發(fā)1有效，但是之后接收器將DSTBPB0上的耦合噪聲誤認為是有效的對應(yīng)于突發(fā)3的選通脈沖。一個工作狀態(tài)的接收器(能夠監(jiān)測DSTBPB0上的前次信號轉(zhuǎn)換之后的下一次信號轉(zhuǎn)換)可能會接收到一次多余的DSTBPB0信號轉(zhuǎn)換，從而引起數(shù)據(jù)的錯誤接收。圖3清楚地解釋了64比特源同步數(shù)據(jù)總線上信號及其選通脈沖的復(fù)雜性，因此需要一種能夠準確鎖定選通接收器的技術(shù)，并且鎖定時間可以根據(jù)電壓，溫度，進程和總線時鐘頻率的變化進行動態(tài)調(diào)整。
本發(fā)明中，在易于受到噪聲影響的時間間隔內(nèi)對選通脈沖信號DSTBPB[3:0]，DSTBNB[3:0]進行鎖定。圖300闡述了x86兼容的總線時序圖，其中，鎖定時間為總線時鐘信號BCLK[1:0]的1/4周期。本發(fā)明中，一個工作狀態(tài)的接收器監(jiān)測到DSTBPB[3:0]，DSTBNB[3:0]的有效信號之后的1/4總線時鐘周期內(nèi)，不再接收選通脈沖信號。鎖定結(jié)束后，再接收之后發(fā)來的選通脈沖信號。本發(fā)明使用由總線時鐘8倍頻觸發(fā)延時鎖定環(huán)(DLL，delaylocked loop)所產(chǎn)生的一個稱為DCLK的時鐘信號。在一個實施例內(nèi)，延時鎖定環(huán)使用64抽頭(tap)的延時單元產(chǎn)生64個連續(xù)的延時DLCK信號，延時鎖定環(huán)和其相關(guān)的邏輯電路單元選擇其中的一個延時信號產(chǎn)生一個6比特的選擇矢量信號，該選擇矢量是相對應(yīng)于最接近但是延遲不會大于兩個DCLK的信號周期的延時DLCK信號。調(diào)整邏輯電路包括從6比特選擇矢量信號中減去一個較小的值，從而補償制造過程或其它因素帶來的變化。這個值由處于其它位置的集成電路或者芯片外的調(diào)值邏輯電路提供。這個經(jīng)過調(diào)整的選擇矢量不斷地被更新，然后發(fā)送給數(shù)據(jù)選通脈沖接收器。每個數(shù)據(jù)選通脈沖接收器包括64抽頭的時延單元和選擇邏輯電路進行對6比特選擇矢量信號的接收。在一個實施例內(nèi)，6比特矢量信號在發(fā)送之前先進行格雷編碼。選擇邏輯電路根據(jù)6比特格雷編碼矢量信號的增減來選擇64抽頭時延單元的臨近抽頭。
在一個實施例內(nèi)，一個獨立的延時鎖定環(huán)產(chǎn)生和在同一信號子組中的多個數(shù)據(jù)信號D[XX:XX]相對應(yīng)的一個6比特選擇矢量信號。例如，第一個延時鎖定環(huán)產(chǎn)生第一6比特選擇矢量信號給包含D[15:0]的第一信號組，第二個延時鎖定環(huán)產(chǎn)生第二6比特選擇矢量信號給包含D[31:16]的第二信號組D[31:16]，以此類推。這種實施例可以給晶粒間不同過程中所造成的變化進行補償。
相應(yīng)的，集成電路內(nèi)的控制部分也使用上述這種波形信號，例如DCLK，該信號由總線時鐘BCLK[1:0]驅(qū)動，信號頻率受到電壓，溫度和其它因素的影響。通過一個對應(yīng)于2周期延時的64抽頭的選擇矢量信號，進行不斷的更新運算。然后，選擇信號發(fā)送給同樣具有64抽頭延時單元的接收器。當(dāng)特定的接收器接收到相應(yīng)的數(shù)據(jù)選通脈沖信號DSTBPB[3:0]，DSTBNB[3:0]，數(shù)據(jù)選通脈沖信號DSTBPB[3:0]，DSTBNB[3:0]就發(fā)送給接收器中64抽頭的延時單元和傳送邏輯電路(pass logic)，進行數(shù)據(jù)接收的鎖定直到鎖定時間的結(jié)束。當(dāng)選擇邏輯電路(mux)再次允許接收器進行數(shù)據(jù)選通脈沖DSTBPB[3:0]，DSTBNB[3:0]的接收時，傳送邏輯電路再占用傳送總線。
本著傳授技術(shù)的目的，對圖3討論的信號線路子集進行說明和描述，該技術(shù)領(lǐng)域中的普通人員可以理解這里介紹的應(yīng)用于圖3所示的所有信號的基本原則，并與驅(qū)動其它協(xié)議中源同步總線上地址和控制信號的源同步信號基本相似。這項技術(shù)和裝置和應(yīng)用于微處理器系統(tǒng)或者集成電路中，所以需要有和其它設(shè)備的接口。在一個實施例內(nèi)，本發(fā)明使用x86兼容的總線協(xié)議。
圖4所示方框圖描述了本發(fā)明所介紹的對源同步選通脈沖信號進行鎖定的裝置400，該裝置可以應(yīng)用于需要和其它外設(shè)通過系統(tǒng)總線進行數(shù)據(jù)交換的微處理器或者集成電路設(shè)備。該裝置400包括一個延時鎖定環(huán)410，處于集成電路內(nèi)的控制部分。該延時鎖定環(huán)410接收由內(nèi)部產(chǎn)生的數(shù)據(jù)時鐘信號DCLK。DCLK由一個8倍頻時鐘發(fā)生器402產(chǎn)生。DCLK由總線時鐘信號BCLK驅(qū)動，總線時鐘信號BCLK一般由片外母板上的時鐘信號發(fā)生器提供。DCLK信號提供給一個或者多個上文提到的接收器420。接收器420負責(zé)處理集成電路上不同點的對應(yīng)于相關(guān)數(shù)據(jù)，地址或者控制信號的同步選通脈沖信號DSTB1-DSTBN。接收器420由DCLK進行驅(qū)動，在一個實施例內(nèi)，該信號的頻率是BCLK的8倍，除此之外，為了產(chǎn)生并在總線上傳輸信息的同步選通脈沖信號。
每個信號組的控制部分延時鎖定環(huán)410都包括一個64抽頭的延時單元411，負責(zé)接收從時鐘倍頻器402發(fā)來的DCLK信號，并產(chǎn)生64個連續(xù)時延的DCLK信號，即延時的時鐘總線信號DELDCLK(63:0)。在一個實施例內(nèi)，該64抽頭的延時單元411的每個狀態(tài)都包括兩個連續(xù)的變換器，圖中未標注。所以，上述實施例內(nèi)有128個連續(xù)的變換器。每個抽頭信號DELDCLK(63:0)都對應(yīng)著一個延時的DCLK，每個抽頭的信號與前一個抽頭相比，增加的延時時間為通過兩個變換器所需要的時間。
DELDCLK(63:0)提供給64選1的選通器412(mux)，該選通器412產(chǎn)生的DLDCLK信號發(fā)送給2周期比較邏輯電路413。比較邏輯電路413通過6比特選擇矢量SUM(5:0)的增減，從64抽頭信號DELDCLK(63:0)來選擇一個信號作為DLDCLK，其中選擇矢量SUM(5:0)也是選通器412的輸入。比較邏輯電路413對DCLK計數(shù)2個連續(xù)的時鐘周期后從64個DELDCLK信號中選擇與矢量SUM(5:0)的值最接近的一個。并且其相差時間小于或等于DCLK信號的兩個時鐘周期。矢量SUM(5:0)的值是持續(xù)更新的，從而使延時鎖定環(huán)410能夠計算時延并對BCLK的溫度，頻率，電壓和的變化進行補償。因此，選通器412的輸出DLDCLK為一個提供給接收器420的動態(tài)調(diào)整的鎖定窗，鎖定時間小于或等于總線時鐘BCLK的1/4周期。因此，鎖定窗長度小于或等于四倍速同步總線上任何一個選通脈沖信號DSTB1-DSTBN的長度。
另外，控制部分的延時鎖定環(huán)DLL410也包括一個調(diào)整邏輯電路415，用于接收SUM(5:0)，并在一個實施例內(nèi)，完成從SUM(5:0)減去一個值的功能。從SUM(5:0)減去的值由ADJVAL調(diào)值邏輯電路404接收到的SUB(0:1)表示。在一個實施例內(nèi)，SUB(0:1)表示對SUM(5:0)的值的右移比特數(shù)目。所以右移后的SUM(5:0)就是調(diào)整邏輯電路415對SUM(5:0)進行的減操作，從而產(chǎn)生一個經(jīng)過調(diào)整的6比特矢量信號ASUM(5:0)。在一個實施例內(nèi)，SUM(5:0)右移比特數(shù)目如圖表1所示圖表1 6比特選擇矢量值SUB(1:0)值右移比特數(shù)目001比特
012比特103比特114比特在一個實施例內(nèi)，ADJVAL調(diào)值邏輯電路404含有一個或多個在集成電路或者器件的制造中燒斷的金屬或者聚乙烯熔絲。另一個實施例將ADJVAL調(diào)值邏輯電路404視為位于集成電路或器件上的可編程的，只供讀取的內(nèi)存單元。還有一個實施例將ADJVAL調(diào)值邏輯電路404視為位于集成電路和器件外部，其提供的信號SUB(1:0)作為該集成電路和器件的輸入輸出管腳。ADJVAL調(diào)值邏輯電路404在其它實施例中包括但不限于提供多個或者少于兩個的SUB信號。為了提供ADJVAL調(diào)值邏輯電路404和調(diào)整邏輯電路415，設(shè)計者需要考慮確定延時鎖定環(huán)DLL 410通過SUM(5:0)表示的延遲時間，從而對集成電路生產(chǎn)過程中或之后的批量變化，過程中的變化和其它因素進行補償。調(diào)整邏輯電路415通過對SUM(5:0)與自身的右移信號進行相減的結(jié)果SUB(1:0)，產(chǎn)生一個經(jīng)過調(diào)整的6比特選擇矢量信號ASUM(5:0)。
控制部分的延時鎖定環(huán)DLL 410可以不斷的更新SUM(5:0)以及ASUM(5:0)和SUMG(5:0)，通過每個64抽頭延時單元的狀態(tài)來對運行中溫度和電壓造成的總線時鐘和延時的變化進行補償。
因此，本發(fā)明中由參考時鐘DCLK驅(qū)動的延時鎖定環(huán)410可以動態(tài)的持續(xù)產(chǎn)生選擇矢量信號SUM(5:0)，從而使選通器412從多個遞增的延時延版本的選通脈沖信號DSTB1-DSTBN中選擇一個時延版本的選通脈沖信號，其時延落后于選通脈沖信號DSTB1-DSTBN的時間少于或者等于一定個的該參考時鐘信號DCLK的時鐘周期。延時鎖定環(huán)包含一個調(diào)整邏輯電路415通過將選擇矢量信號SUM(5:0)自身的值減去一部分來產(chǎn)生一個經(jīng)過調(diào)整的選擇矢量信號ASUM(5:0)。延時鎖定環(huán)410包含邏輯電路，電路，器件或者微代碼，即微指令，也稱母指令，或者是邏輯電路，電路，器件或者微代碼的組合，或者是使用本發(fā)明所實現(xiàn)功能的器件單元。這種器件單元可能和其它電路，微代碼等共同在集成電路內(nèi)實現(xiàn)其它特定功能。在本發(fā)明范圍內(nèi)，微代碼可能是一組微指令構(gòu)成的。微指令，或稱為母指令，是在一個單元層面上執(zhí)行的指令。例如，微指令經(jīng)常運行于精簡指令系統(tǒng)計算機(RISC)的微處理器上。對于復(fù)雜指令系統(tǒng)計算機例如x86兼容的微處理器，x86指令將復(fù)雜指令翻譯為微指令，并且微指令直接運行與復(fù)雜指令系統(tǒng)計算機的微處理器上。
在圖4所示的實施例中，選擇矢量信號SUM(5:0)經(jīng)過一個6比特格雷碼編碼器414進行編碼，產(chǎn)生一個格雷碼選擇矢量信號SUMG(5:0)。然后發(fā)送給每個對應(yīng)信號組的接收器420。
每個接收器420從片外接收到一個數(shù)據(jù)選通信號DSTB1-DSTBN。在本發(fā)明中，每個接收器420有相同的電路。區(qū)別在于他們接收到不同的數(shù)據(jù)選通信號DSTB1-DSTBN并產(chǎn)生不同的選通脈沖輸出信號DSO2-DSON。相應(yīng)的，對于接收器1420的描述也同樣適用于其它接收器420。
在接收器420中，數(shù)據(jù)選通信號DSTB1連接到一個差分接收器423。當(dāng)DSTB1的值，例如電壓或者電流，超過或者低于參考值REF。則差分接收器423輸出信號DS1給傳送邏輯電路(pass logic)424。在一個實施例內(nèi)，傳送邏輯電路424對接收到的DS1進行鎖定，鎖定時間小于或等于2個參考時鐘信號DCLK時鐘周期，在下文進行詳細描述。傳送邏輯電路424產(chǎn)生一個選通脈沖信號DSO1作為輸入連接到延時單元421，該延時單元和控制部分延時鎖定環(huán)410種的64抽頭延時單元411相同，從而該64比特的延時單元421產(chǎn)生64個時延版本的的選通脈沖信號DSO1。每個時延版本的DSO1信號DELDSO1(63:0)和其對應(yīng)的由控制部分的延時單元410產(chǎn)生的DELDCLK(63:0)在延遲時間上相同。
工作時，同步選通脈沖信號DSTB1從一個狀態(tài)轉(zhuǎn)換為下一個狀態(tài)時，差分接收器的狀態(tài)輸出信號DS1使能并驅(qū)動傳送邏輯電路424輸出信號DSO1。在一個實施例內(nèi)，輸出信號DSO1是輸入選通脈沖信號DSTB1的補充。一個允許信號PASS1拉高(deasserted)則傳送邏輯電路不工作。當(dāng)由SUMG(5:0)的2個DCLK時鐘周期結(jié)束后，PASS1重新拉低，并使傳送邏輯電路424工作。當(dāng)接收器420打開時，信號DS1傳送給輸出信號DSO1，信號DSO1作為輸入提供給64抽頭的延時單元421。通過信號DSO1的傳送，傳送邏輯電路424對信號DS1進行鎖定直到PASS1重新置低。保持時間小于或等于2個DCLK的時鐘周期。為了表明這個延時，如上所述，當(dāng)PASS1有效時，一個6比特格雷編碼選擇信號SUMG(5:0)通過一個64選1的選通器從DELDSO1(63:1)來選擇一個延時版本的DSO1信號。PASS1拉低時通過傳送邏輯電路424使接收器420打開允許DS1傳送至DSO1。傳送邏輯電路424在PASS1拉低時保持接收器420為工作狀態(tài)。
每個接收器420都包括微指令，或者母指令，或者是邏輯電路，電路，裝置或者微代碼的組合，或者是使用本發(fā)明所實現(xiàn)功能的器件單元。這種器件單元可能和其它電路，微代碼等共同在集成電路內(nèi)實現(xiàn)其它功能。
上文提到，控制部分的延時鎖定環(huán)410可以不斷更新SUM(5:0)，也包括ASUMG(5:0)，SUMG(5:0)來對總線頻率和64抽頭延時單元411，421狀態(tài)改變帶來的變化進行補償。這些變化來自運行過程中電壓和溫度的改變。
在一個實施例內(nèi)，集成電路或者器件上的一個獨立的控制部分延時鎖定環(huán)410負責(zé)接收參考時鐘信號DCLK并分配一個單獨的選擇矢量信號SUMG(5:0)給集成電路上多個不同位置的接收器420。
在一個實施例內(nèi)，為了補償晶粒間制造過程的變化，多個延時鎖定環(huán)410分布于片上的不同位置對應(yīng)一系列的信號組和相應(yīng)的同步選通脈沖信號。每個延時鎖定環(huán)410產(chǎn)生一個選擇矢量信號SUMG(5:0)，該矢量信號提供給片上同一位置對應(yīng)的接收器420。
圖5的時序圖500是用來描述圖4所示的應(yīng)用，具體說是本發(fā)明涉及的在微處理器或者其它使用源同步總線系統(tǒng)中的總線噪聲在同步脈沖接收器420中造成的錯誤進行排除。時序圖500描述了一個數(shù)據(jù)選通輸入信號DSTB1。一個傳送邏輯電路輸出信號DSO1，和一個傳送邏輯電路使能信號PASS1，這些信號為圖4所示的接收器1420中的同名信號。參考起見，也列出了參考時鐘信號ALIGNED DCLK.，但沒有和DSTB1，DSO1，PASS1一起列出上文提到的在接收端420中作用的參考信號DCLK。
在T1時刻前，PASS1置低，表明接收器工作可以進行接收，并允許信號DSTB1的狀態(tài)通過傳送邏輯電路傳送給輸出信號DSO1。
在T1時刻，DSTB1信號按照參考值進行傳送，引起差分接收器423發(fā)送一個高電平輸出DSO1。在圖500中，考慮到其它實施例，信號DSO1為信號DSTB1狀態(tài)的補充，DSO1發(fā)送給延時單元421，驅(qū)動64個時延版本的信號DELSAON(63:0)，在T1時刻，PASS1被拉高對DSTB1進行了鎖定，從而保證DSTB1在T1到T2時刻內(nèi)不受到毛刺的影響。
選擇矢量信號SUMG(5:0)的值提供給接收端選通器422，來選擇一個時延版本的DSO1信號，其時延長度小于或等于2個DCLK周期。在T2時刻，使PASS1拉低，使接收器變?yōu)楣ぷ鞯慕邮諣顟B(tài)。
在T3時刻，DSTB1變?yōu)楦唠娖?，DSO變?yōu)榈碗娖?。在這個傳輸時刻，PASS1拉高，因此鎖定了接收器420，排除了T3到T4時刻可能出現(xiàn)的毛刺501。這個鎖定間隔同樣小于或等于2個參考時鐘信號DCLK時鐘周期長度。本著傳授實施例技術(shù)的目的，在間隔小于2個DCLK周期長度的T3到T4之間出現(xiàn)了一個毛刺501，毛刺501大致出現(xiàn)在1/2的位置。圖中未標明在這個位置相應(yīng)的數(shù)據(jù)正在處于傳輸狀態(tài)。由于接收器420正被鎖定，所以傳送邏輯電路424沒有把這個毛刺信號501發(fā)送給輸出信號DS01。雖然T1到T2時刻和T3到T4時刻之間的長度大致相同，但是它們可能并不完全一致。這是由于相應(yīng)的延時鎖定環(huán)在不斷的更新選擇矢量信號值SUMG(5:0)，從而對總線時鐘頻率，電壓和溫度帶來的變化進行補償。
在T4時刻，信號PASS1重新被拉低，使接收器420工作。
在T5時刻，信號DSTB1變?yōu)榈碗娖剑盘朌SO1為高電平，信號PASS1拉低。驅(qū)動另一個小于或等于2個DCLK信號時鐘周期的鎖定狀態(tài)。
圖6為一個示意圖，標明本發(fā)明中的傳送邏輯電路600和圖4中每個接收器420中的相同。傳送邏輯電路600包括狀態(tài)邏輯電路601，用于接收一個允許信號PASS1和一個經(jīng)過篩選的選通脈沖信號DSO1，這兩個信號和圖4中接收器4201中的同名器件相似。允許信號PASS1來自64選1的格雷碼選通器，并且是從上述多個時延版本的DSO1信號中選出的一個。狀態(tài)邏輯電路601輸出兩個狀態(tài)互補的信號PASS1T，PASS1B。所以當(dāng)PASS1T處于邏輯高電平時，PASS1B處于邏輯低電平，同理類推。
傳送邏輯電路600也有一個穿越電路602，包含一個第一和第二P通道器件P1，P2以及第一和第二N通道器件N1，N2。P1的源連接到一個參考電壓VDD，輸出到P2的源。P2的輸出作為N1的源，形成604節(jié)點的一個信號BUSH。N1的源連接到N2的輸出，N2的源接地。
傳送邏輯電路600也包含一個選通脈沖信號保持電路603，包括第三和第四的P通道裝置P3，P4以及第三和第四N通道器件N3，N4。P4的源連接到一個參考電壓VDD，輸出到P3的源。P3的輸出作為N4的源，形成604節(jié)點的一個BUSH信號。N4的源連接到N3的輸出，N3的源接地。
鎖定電路602接收一個差分接收器的輸出信號DS1，如圖4所示的差分接收器423。DS1連接到P2和N1的門電路。
節(jié)點604的BUSH信號作為輸入連接到轉(zhuǎn)換器I1和I2。轉(zhuǎn)換器I1輸出一個緩存輸出信號DSoI1，提供給集成電路上的核心接收邏輯電路，圖中未標注。轉(zhuǎn)換器I2輸出一個緩存輸出信號DSo1，提供給集成電路上的核心接收邏輯電路，圖中未標注。
信號PASS1T連接到N2和P3的門電路。Pass1B信號連接到P1和N4的門電路。
運行時，接收器工作，狀態(tài)邏輯電路601將信號PASS1B置低，打開P1裝置，關(guān)閉N4裝置。因此互補信號PASS1T為高，打開N2裝置，關(guān)閉P3裝置。因此，一旦差分接收器輸出信號DS1為低，BUSH信號就通過P1和P2拉高。一旦差分接收器輸出信號DS1為高，BUSH信號就通過P1和P2拉低。因此，BUSH信號就通過穿越電路602和轉(zhuǎn)換器I1，I2傳給DSO1和DSO11信號，其中DSO1反饋給狀態(tài)邏輯電路601。如圖4所示，DSO1也提供給64抽頭的延時單元的輸入端。當(dāng)DSO1進行傳送時，狀態(tài)邏輯電路601將PASS1B置高，關(guān)閉P1，打開N4，將PASS1T置低，打開P3，關(guān)閉N2，使穿越電路602停止工作并處于一個鎖定狀態(tài)，使得選通信號保持電路603保持BUSH信號的狀態(tài)，同時也保持DS)1和DSO11的狀態(tài)。接下來穿越電路602中P1和N2被關(guān)閉，P3和N4工作使得BUSH信號的狀態(tài)保持，DS1的傳輸即鎖定。
當(dāng)PASS1重新置低時，比如少于或者等于兩個周期的DCLK結(jié)束，狀態(tài)邏輯電路601將PASS1T置高，將PASS1B置低，從而使接收器重新開始接收之后DS1的傳輸。
圖7的流程圖700表示本發(fā)明實施例中源同步系統(tǒng)選通脈沖接收器的鎖定方法。該方法可以通過流程圖700執(zhí)行，并用流程圖700描述，但本發(fā)明包括但不限于該描述方法。
如圖7所示，流程開始第一產(chǎn)生步驟730，產(chǎn)生一參考時鐘信號的多個連續(xù)時延版本，然后從該參考時鐘信號的多個連續(xù)時延版本中選擇落后該參考時鐘信號的一第一時間間隔的一延時信號，其中該第一時間間隔長度小于或等于一定個的上述參考時鐘信號的時鐘周期；在步驟702中，通過一選擇矢量信號來選擇該參考時鐘信號的多個連續(xù)時延版本的一合適的時鐘信號；鎖定步驟，當(dāng)在步驟706中，選通脈沖接收器中監(jiān)測到發(fā)送的一選通脈沖信號時，則鎖定該選通脈沖接收信號達到上述第一時間間隔；未接收到上述選通脈沖信號，則繼續(xù)保持等待狀態(tài)，等待上述選通信號的發(fā)送。其中，該鎖定步驟更包括在第二產(chǎn)生步驟734，產(chǎn)生上述選通脈沖信號的多個連續(xù)時延版本，并在步驟710中，使用一經(jīng)過編碼的選擇矢量信號，從步驟734產(chǎn)生的選通脈沖信號的多個時延版本中選擇一個時延的選通脈沖信號來決定該第一時間間隔。
在第三產(chǎn)生步驟738中，通過降低該選擇矢量信號的一定值來產(chǎn)生一經(jīng)過調(diào)整的選擇矢量信號，其中，該經(jīng)過調(diào)整的選擇矢量信號和該經(jīng)過編碼的選擇矢量信號用于指示一第二時間間隔，在步驟714中，上述經(jīng)過編碼的選擇矢量信號通過從上述選通脈沖信號的多個連續(xù)時延版本中選擇的一個合適的版本來決定上述的第二時間間隔。
在步驟718中對選通脈沖接收信號進行第一時間間隔的鎖定接收。
圖7所示的流程圖700中，產(chǎn)生參考時鐘信號的多個連續(xù)時延版本的步驟730，產(chǎn)生選通脈沖信號的多個連續(xù)時延版本的步驟734，產(chǎn)生經(jīng)過調(diào)整的選擇矢量信號的步驟738，上述產(chǎn)生步驟730，734，738，在本發(fā)明中并無嚴格的先后順序，圖中所示僅為平行關(guān)系，通過改變信號產(chǎn)生順序所實現(xiàn)的和本實施例相同的裝置和效果，同樣在本發(fā)明的如權(quán)利要求范圍內(nèi)。
本發(fā)明的一個優(yōu)點在于可以在目前受到由松耦合引起的噪聲限制的封裝(package)內(nèi)進行構(gòu)建。因為本發(fā)明按照一個優(yōu)化過的時間間隔對同步選通脈沖接收器進行鎖定，噪聲影響的選通信號也通過封裝鎖定而去除。因此適用本發(fā)明技術(shù)的集成電路可以使用成本較低的封裝技術(shù)，也就是對更少的層，更緊湊的信號跟蹤組，次優(yōu)的噪聲特性進行封裝。
雖然已經(jīng)詳細的描述了本發(fā)明的目的，特性，優(yōu)點，但是其它實施例也在本發(fā)明的范圍之內(nèi)。例如，雖然本發(fā)明的要點在于集成電路的接收器。發(fā)明人認為這只是所包括的實施例之一?？梢岳斫?，本發(fā)明可以用于為大規(guī)模集成電路，印刷電路板或者相似的連接方案提供接收器和延時鎖定環(huán)。
另外，雖然本發(fā)明通過在x86兼容的微處理器環(huán)境下的實際應(yīng)用來描述對源同步選通脈沖信號的錯誤進行排除的方法。需要注意的是本發(fā)明也可以應(yīng)用于除此之外的領(lǐng)域中。例如，一個特定功能的信號處理器或者是使用源同步協(xié)議進行數(shù)據(jù)交換的微控制器。因此，上述設(shè)備也可以使用本文所描述的方法和應(yīng)用。
此外，值得注意的是，這里使用了一個參考時鐘DCLK來反映溫度，總線頻率和電壓引起的變化，因此，適合用一個矢量來表示接收器需要的延時時間長度。另外，本發(fā)明中，2個參考時鐘DCLK的時鐘周期對于接收器鎖定來說效果較好。當(dāng)然，在x86兼容的四倍速總線速率的源同步環(huán)境中，上述細節(jié)的介紹對于本發(fā)明來說是必不可少的。在其它的系統(tǒng)中，可能需要不同的參考信號和不同的延時長度。本發(fā)明的基本原理可以在其它應(yīng)用中使用。例如，可以選用第一時鐘信號的16倍速作為參考信號，時延長度小于或等于8個參考信號周期更為合適。
雖然本發(fā)明主要由一個控制部分和具有延時單元的接收器組成，并且，在一個實施例內(nèi)，接收器具有相同的抽頭數(shù)目。發(fā)明人注意到這不是本發(fā)明的必要范圍。需要注意的是，控制部分需要提供足夠的抽頭給延時鎖定環(huán)計算參考時鐘的周期數(shù)目。接收器為延時單元提供足夠數(shù)量的抽頭對于產(chǎn)生一個鎖定時延來說是必須的，而該鎖定時延的長度是由延時鎖定環(huán)測量計算的時鐘周期數(shù)目決定的。例如，本發(fā)明的一個實施例為控制部分延時鎖定單元有32個抽頭，可以測量DCLK的一個周期，并提供相應(yīng)的矢量信號。在這個實施例內(nèi)，為了產(chǎn)生接收器的鎖定延時，接收器包括一個的64抽頭的延時單元并將所提供的信號矢量的值翻倍從而產(chǎn)生一個鎖定時延，該時延小于或等于2個DCLK時鐘周期，當(dāng)然，其它部分也進行相應(yīng)的改變。
允許在本發(fā)明所提出的概念和具體應(yīng)用的基礎(chǔ)上進行設(shè)計，修改，以實現(xiàn)相同的目的。任何的修改，替換，改造均受本發(fā)明權(quán)力要求書的限制。
權(quán)利要求
1.一種對源同步接收器中的接收錯誤進行排除的裝置，包括一延時鎖定環(huán)，用于接收一參考時鐘信號，并產(chǎn)生一選擇矢量信號和一經(jīng)過編碼的選擇矢量信號，該選擇矢量信號和該經(jīng)過編碼的選擇矢量信號用于指示一第一時間間隔，其中，該選擇矢量信號從該參考時鐘信號的多個連續(xù)時延版本中選擇一合適的時鐘信號，并且所選的該合適的時鐘信號比上述參考時鐘信號落后該第一時間間隔，該第一時間間隔少于或等于一定個的該參考時鐘信號的時鐘周期；以及一個以上的選通脈沖接收器，每個上述選通脈沖接收器連接上述延時鎖定環(huán)，并在相應(yīng)的選通脈沖信號發(fā)送后，對該選通脈沖信號進行上述第一時間間隔的接收鎖定，其中，上述經(jīng)過編碼的選擇矢量信號通過從上述選通脈沖信號的多個連續(xù)時延版本中選擇的一個合適的版本來決定上述的第一時間間隔。
2.如權(quán)利要求1所述的裝置，其特征在于，該選擇矢量信號包含有一選自于由一經(jīng)過調(diào)整的選擇矢量信號與一未經(jīng)過調(diào)整的選擇矢量信號所構(gòu)成的組合的信號。
3.如權(quán)利要求2所述的裝置，其特征在于，該延時鎖定環(huán)更包括一調(diào)整邏輯電路，用于接收上述未經(jīng)調(diào)整的選擇矢量信號，通過降低該未經(jīng)調(diào)整的選擇矢量信號的值來產(chǎn)生上述經(jīng)過調(diào)整的選擇矢量信號；其中，該經(jīng)過調(diào)整的選擇矢量信號和該經(jīng)過編碼的選擇矢量信號用于指示一第二時間間隔，上述經(jīng)過編碼的選擇矢量信號通過從上述選通脈沖信號的多個連續(xù)時延版本中選擇的一個合適的版本來決定上述的第二時間間隔。
4.如權(quán)利要求3所述的裝置，其特征在于，更包括一調(diào)值邏輯電路，連接到上述延時鎖定環(huán)，用于指示所減的該一定值。
5.如權(quán)利要求4所述的裝置，其特征在于，上述調(diào)值邏輯電路包括一多個熔絲。
6.如權(quán)利要求4所述的裝置，其特征在于，上述調(diào)值邏輯電路包括一內(nèi)存單元。
7.如權(quán)利要求4所述的裝置，其特征在于，上述調(diào)值邏輯電路通過一多個I/O管腳的信號來指示該一定值。
8.如權(quán)利要求1所述的裝置，其特征在于，該選擇矢量信號和該經(jīng)過編碼的選擇矢量信號是不斷調(diào)整更新的。
9.如權(quán)利要求1所述的裝置，其特征在于，該延時鎖定環(huán)更包括具有第一多個抽頭的一延時單元，該延時單元的每個抽頭和上述參考時鐘信號的連續(xù)時延版本對應(yīng)。
10.如權(quán)利要求9所述的裝置，其特征在于，具有第一多個抽頭的該延時單元的每個抽頭包括兩個連續(xù)層疊反相器。
11.如權(quán)利要求9所述的裝置，其特征在于，每個上述選通脈沖接收器更包括有第二多個抽頭的一相同延時單元，每個該相同延時單元的抽頭和上述選通脈沖信號的連續(xù)時延版本對應(yīng)，其中，具有第一多個抽頭的該延時單元和具有第二多個抽頭的該相同延時單元在抽頭的數(shù)目上相同。
12.如權(quán)利要求1所述的裝置，其特征在于，每個上述選通脈沖接收器更包括一穿越電路，從差分接收器接收一輸出信號，當(dāng)該穿越電路處于工作狀態(tài)時，使上述差分接收器的上述輸出信號的狀態(tài)可以傳送給一狀態(tài)邏輯電路的輸入端；以及一保持邏輯電路，該保持邏輯電路工作時通過上述穿越電路的一個節(jié)點連接到上述穿越電路，當(dāng)該保持邏輯電路工作時，并維持節(jié)點的狀態(tài)。
13.如權(quán)利要求1所述的裝置，其特征在于，該源同步接收器與具有四倍傳輸率的源同步總線相連接。
14.如權(quán)利要求1所述的裝置，其特征在于，該參考時鐘信號由一總線時鐘信號派生，其中，上述一定個的該參考時鐘信號的時鐘周期包含兩個總線時鐘信號的時鐘周期。
15.如權(quán)利要求1所述的裝置，其特征在于，上述連續(xù)參考時鐘信號的多個時延版本為一選通器的輸入，其中，該選擇矢量信號是上述選通器的一個特定輸入，上述選通器的輸出為上述參考時鐘信號的多個連續(xù)時延版本中的一個。
16.如權(quán)利要求1所述的裝置，其特征在于，該選通脈沖信號的多個連續(xù)時延版本為一選通器的輸入，其中，上述經(jīng)過編碼的選擇矢量信號是該選通器的選擇輸入，該選通器的輸出為上述選通脈沖信號的多個連續(xù)時延版本中的一個。
17.如權(quán)利要求1所述的裝置，其特征在于，上述延時鎖定環(huán)更包括一格雷碼編碼器，用于接收上述選擇矢量信號，并產(chǎn)生上述經(jīng)過編碼的選擇矢量信號。
18.一種對源同步選通脈沖接收器進行鎖定的微處理器，包括一延時鎖定環(huán)，用于接收一參考時鐘信號，并產(chǎn)生一選擇矢量信號和一經(jīng)過編碼的選擇矢量信號，該選擇矢量信號和該經(jīng)過編碼的選擇矢量信號用于指示一第一時間間隔，其中，該選擇矢量信號從該參考時鐘信號的多個連續(xù)時延版本里選擇一合適的時鐘信號，并且所選的該合適的時鐘信號比上述參考時鐘信號落后一第一時間間隔，該第一時間間隔少于或等于一定個的該參考時鐘信號的時鐘周期，上述延時鎖定環(huán)包括一延時單元，該延時單元具有第一多個抽頭，每個該延時單元的第一多個抽頭和上述參考時鐘信號的連續(xù)時延版本對應(yīng)；以及一選通脈沖接收器，連接到上述延時鎖定環(huán)，用來接收上述經(jīng)過編碼的選擇矢量信號和一選通脈沖信號，在接收到該選通脈沖信號之后，對該選通脈沖信號進行上述第一時間間隔的接收鎖定，其中，該選擇矢量信號從該選通脈沖信號的多個連續(xù)時延版本里選擇一合適的選通脈沖信號，上述選通脈沖接收器包括一相同延時單元，該相同延時單元具有第二多個抽頭單元，每個該相同延時單元的第二多個抽頭和上述選通脈沖信號的連續(xù)時延版本對應(yīng)，其中，具有第一多個抽頭的該延時單元和具有第二多個抽頭的該相同延時單元在抽頭的數(shù)目上相同。
19.如權(quán)利要求18所述的微處理器，其特征在于，該選擇矢量信號包含有一選自于由一經(jīng)過調(diào)整的選擇矢量信號與一未經(jīng)過調(diào)整的選擇矢量信號所構(gòu)成的組合的信號。
20.如權(quán)利要求19所述的微處理器，其特征在于，該延時鎖定環(huán)更包括一調(diào)整邏輯電路，用于接收上述未經(jīng)過調(diào)整的選擇矢量信號，通過降低該未經(jīng)過調(diào)整的選擇矢量信號的值來產(chǎn)生上述經(jīng)過調(diào)整的選擇矢量信號，其中，該經(jīng)過調(diào)整的選擇矢量信號和該經(jīng)過編碼的選擇矢量信號用于指示一第二時間間隔，上述經(jīng)過編碼的選擇矢量信號通過從上述選通脈沖信號的多個連續(xù)時延版本中選擇的一個合適的版本來決定上述的第二時間間隔。
21.如權(quán)利要求20所述的微處理器，其特征在于，包括一調(diào)值邏輯電路，連接到上述延時鎖定環(huán)，用于指示所減的該一定值。
22.如權(quán)利要求21所述的微處理器，其特征在于，上述調(diào)值邏輯電路包括一多個熔絲。
23.如權(quán)利要求21所述的微處理器，其特征在于，上述調(diào)值邏輯電路包括一內(nèi)存單元。
24.如權(quán)利要求21所述的微處理器，其特征在于，上述調(diào)值邏輯電路通過一多個I/O管腳的信號來指示所減的數(shù)值。
25.如權(quán)利要求18所述的微處理器，其特征在于，該選擇矢量信號和該經(jīng)過編碼的選擇矢量信號是不斷調(diào)整更新的。
26.如權(quán)利要求18所述的微處理器，其特征在于，具有第一多個抽頭的該延時單元的每個抽頭包括兩個連續(xù)層疊的反相器，其中具有第二多個抽頭的該相同延時單元的每個抽頭也包括兩個連續(xù)層疊的反相器。
27.如權(quán)利要求18所述的裝置，其特征在于，每個上述選通脈沖接收器包括一穿越電路，從差分接收器接收一輸出信號，當(dāng)該穿越電路處于工作狀態(tài)時，使上述差分接收器的上述輸出信號的狀態(tài)可以傳送給一狀態(tài)邏輯電路的輸入端；以及一保持邏輯電路，該保持邏輯電路工作時通過上述穿越電路的一個節(jié)點連接到上述穿越電路，當(dāng)該保持邏輯電路工作時，并維持節(jié)點的狀態(tài)。
28.如權(quán)利要求18所述的微處理器，其特征在于，該源同步選通脈沖接收器與具有四倍傳輸率的源同步總線相連接。
29.如權(quán)利要求18所述的微處理器，其特征在于，該參考時鐘信號由一總線時鐘信號派生，其中，上述一定個的該參考時鐘信號的時鐘周期包含兩個總線時鐘信號的時鐘周期。
30.如權(quán)利要求18所述的微處理器，其特征在于，該連續(xù)參考時鐘信號的多個時延版本為一選通器的輸入，其中，該選擇矢量信號是上述選通器的一特定輸入，上述選通器的輸出為上述參考時鐘信號的多個連續(xù)時延版本中的一個。
31.如權(quán)利要求18所述的微處理器，其特征在于，該選通脈沖信號的多個連續(xù)時延版本為一選通器的輸入，其中，上述經(jīng)過編碼的選擇矢量信號是該選通器的選擇輸入，該選通器的輸出為上述選通脈沖信號的多個連續(xù)時延版本中的一個。
32.如權(quán)利要求18所述的微處理器，其特征在于，該延時鎖定環(huán)更包括一格雷碼編碼器，用于接收上述選擇矢量信號并產(chǎn)生上述經(jīng)過編碼的選擇矢量信號。
33.一種源同步選通脈沖接收器的鎖定方法，包括第一產(chǎn)生步驟，產(chǎn)生一參考時鐘信號的多個連續(xù)時延版本，并從該參考時鐘信號的多個連續(xù)時延版本中選擇落后該參考時鐘信號的一第一時間間隔的一延時信號，其中，該第一時間間隔長度小于或等于一定個的上述參考時鐘信號的時鐘周期；以及通過一選擇矢量信號來選擇該參考時鐘信號的多個連續(xù)時延版本的一合適的時鐘信號；鎖定步驟，當(dāng)在選通脈沖接收器中監(jiān)測到發(fā)送的一選通脈沖信號時，鎖定該選通脈沖接收信號達到上述第一時間間隔，其中，該鎖定步驟更包括第二產(chǎn)生步驟，產(chǎn)生上述選通脈沖信號的多個連續(xù)時延版本，通過一經(jīng)過編碼的選擇矢量信號選擇一個時延的選通脈沖信號來決定該第一時間間隔。
34.如權(quán)利要求33所述的的鎖定方法，其特征在于，更包括第三產(chǎn)生步驟，通過降低該選擇矢量信號的一定值來產(chǎn)生一經(jīng)過調(diào)整的選擇矢量信號，其中，該經(jīng)過調(diào)整的選擇矢量信號和該經(jīng)過編碼的選擇矢量信號用于指示一第二時間間隔，上述經(jīng)過編碼的選擇矢量信號通過從上述選通脈沖信號的多個連續(xù)時延版本中選擇的一個合適的版本來決定上述的第二時間間隔。
35.如權(quán)利要求33所述的鎖定方法，其特征在于，更包括不斷更新該選擇矢量和該經(jīng)過編碼的選擇矢量。
36.如權(quán)利要求33所述的方法，其特征在于，該第一產(chǎn)生步驟更包括使用具有第一多個抽頭單元的一延時單元，每個該延時單元的第一多個抽頭和上述參考時鐘信號的連續(xù)時延版本對應(yīng)。
37.如權(quán)利要求36所述的方法，其特征在于，該第二產(chǎn)生步驟更包括使用具有第二多個抽頭單元的一相同延時單元，每個延時單元的第二多個抽頭和上述選通脈沖信號的連續(xù)時延版本對應(yīng)，其中，具有第一多個抽頭的該延時單元和具有第二多個抽頭的該相同延時單元在抽頭的數(shù)目上相同。
38.如權(quán)利要求33所述的方法，其特征在于，該第一產(chǎn)生步驟更包括由一總線時鐘觸發(fā)該參考時鐘信號，其中上述一定數(shù)量的時鐘周期包含兩個總線時鐘信號的時鐘周期。
39.如權(quán)利要求33所述的方法，其特征在于，該第一產(chǎn)生步驟更包括產(chǎn)生一連續(xù)參考時鐘信號的多個時延版本，該連續(xù)參考時鐘信號的多個時延版本為一選通器的輸入，產(chǎn)生一選擇矢量信號作為上述選通器的一特定輸入，上述選通器輸出上述參考時鐘信號的多個連續(xù)時延版本中的一個。
40.如權(quán)利要求33所述的方法，其特征在于，該第二產(chǎn)生步驟更包括產(chǎn)生一連續(xù)選通脈沖信號的多個時延版本，該連續(xù)選通脈沖信號的多個時延版本為一選通器的輸入；產(chǎn)生一經(jīng)過編碼的選擇矢量信號作為上述選通器的輸入，上述選通器輸出上述選通脈沖信號的多個連續(xù)時延版本中的一個。
41.如權(quán)利要求34所述的方法，其特征在于，該指示指的是對上述選擇矢量信號進行格雷編碼并產(chǎn)生上述經(jīng)過編碼選擇矢量。
全文摘要
一種對源同步接收器中的接收錯誤進行排除的裝置，包括一延時鎖定環(huán)和一個以上的選通脈沖接收器。延時鎖定環(huán)DLL接收一參考時鐘信號，并產(chǎn)生選擇矢量信號和經(jīng)過編碼的選擇矢量信號，用于指示一第一時間間隔；選擇矢量信號從參考時鐘信號的多個連續(xù)時延版本中選擇一合適的時鐘信號，并且所選的該合適的時鐘信號比參考時鐘信號落后該第一時間間隔，該第一時間間隔少于或等于一定個的該參考時鐘信號的時鐘周期。每個選通脈沖接收器連接延時鎖定環(huán)，在相應(yīng)的選通脈沖信號發(fā)送后，對該選通脈沖信號進行上述第一時間間隔的接收鎖定，經(jīng)過編碼的選擇矢量信號通過從上述選通脈沖信號的多個連續(xù)時延版本中選擇的一個合適的版本來決定上述的第一時間間隔。
文檔編號H04L12/40GK101068195SQ20071011181
公開日2007年11月7日 申請日期2007年6月15日 優(yōu)先權(quán)日2007年1月29日
發(fā)明者詹姆斯·R·倫德伯格 申請人:威盛電子股份有限公司