專利名稱：移動終端處理器串口喚醒與流控的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于移動終端技術(shù)領(lǐng)域，具體地說是涉及到適用于電池供電終端 設(shè)備內(nèi)部處理器之間的串口通信方法。
技術(shù)背景移動終端產(chǎn)品使用電池供電，對功耗要求很高。為了降低電量消耗，產(chǎn) 品內(nèi)部大多數(shù)芯片均可以進入休眠狀態(tài)，此時芯片耗電量減少，但是芯片內(nèi) 大多數(shù)器件，包括串口均處于關(guān)閉狀態(tài)。因此芯片休眠時不能進行串口數(shù)據(jù) 的收發(fā)。進行數(shù)據(jù)傳輸時，發(fā)送端需要先喚醒接收端，然后再進行數(shù)據(jù)的發(fā) 送。如果數(shù)據(jù)發(fā)送時接收端還沒準(zhǔn)備好，就會導(dǎo)致數(shù)據(jù)丟失。目前發(fā)送端喚醒接收端的方法有兩種， 一種是通過串口本身電平變化喚 醒接收端，即發(fā)送端在發(fā)送有用數(shù)據(jù)前，先發(fā)送幾個字節(jié)的喚醒數(shù)據(jù)，喚醒 數(shù)據(jù)會導(dǎo)致串口電平變化，從而喚醒接收端。但是有些芯片不支持串口喚醒，這時就只能采用另一種方法應(yīng)用GPIO即通用輸入輸出端口的電平變化導(dǎo) 致中斷喚醒。發(fā)送端與接收端通過一根互連線相連，連線兩端均為GPIO端 口，發(fā)送端設(shè)為輸出，接收端設(shè)為輸入。發(fā)送端發(fā)送時通過改變自身GPIO 端口輸出而控制連線電平變化，從而使接收端的GPIO端口檢測到電平跳變 產(chǎn)生硬件中斷，此中斷會喚醒接收端。如果是雙向通信則需要兩根連接線， 兩端各占用兩個GPIO。以上所述的這兩種喚醒接收端的技術(shù)方式都很簡單，但都存在一個缺點。 即沒有接收端反饋的喚醒確認(rèn)信號，發(fā)送端發(fā)出喚醒動作后等待一段固定時 間，然后就開始發(fā)送數(shù)據(jù)，而這時接收端可能處于不同的狀態(tài)，導(dǎo)致接收端 每次準(zhǔn)備好接收所需要的時間長短不同。因此發(fā)送端等待的固定時間難以確 定，如果等待的時間過短，這就有可能造成發(fā)送端發(fā)送時，接收端還沒有準(zhǔn) 備好，造成數(shù)據(jù)丟失。如果等待的時間過長，要求發(fā)送端在發(fā)送前必須等待 足夠長的時間以保證接收端可以準(zhǔn)備好，這樣就降低了傳輸效率。如果在以上所述的兩種喚醒接收端的技術(shù)方式上增加喚醒確認(rèn)信號的步 驟，要求接收端返回喚醒確認(rèn)信息，也存在一個問題，因為發(fā)送端發(fā)送數(shù)據(jù)
時接收端可能正處于休眠狀態(tài)，從接收端發(fā)現(xiàn)串口電平變化到真正開始接收 數(shù)據(jù)需要一定時間，這就造成開頭部分?jǐn)?shù)據(jù)丟失。因此接收端無法判斷接收 到的具體數(shù)據(jù)是什么，也就不可能返回確認(rèn)信息，這就需要發(fā)送端重發(fā)喚醒 數(shù)據(jù)，從而導(dǎo)致效率下降。而GPIO電平喚醒方式可以使用另外一根互連線 實現(xiàn)喚醒確認(rèn)，但這樣一來如果是雙向通信就需要4根連接線來進行喚醒與 喚醒確認(rèn)。而移動終端追求微型化，其所用芯片的端口資源比較緊張，通常無法提供這么多的GPIO端口。一般情況下，發(fā)送端與接收端都會有兩個緩沖區(qū)(BUFFER)分別緩沖 發(fā)送和接收的數(shù)據(jù)。當(dāng)接收端收到數(shù)據(jù)后，數(shù)據(jù)存放在接收BUFFER中，'只 有在數(shù)據(jù)處理完后才能刪除。如果有時接收到的數(shù)據(jù)需要較長的處理時間， 而此時串口一直還在接收，就有可能造成接收緩沖區(qū)溢出，從而導(dǎo)致數(shù)據(jù)丟 失。而且損壞的數(shù)據(jù)也要占用接收緩沖區(qū)的空間，等待處理器進行判斷、刪 除，這就導(dǎo)致接收緩沖區(qū)的數(shù)據(jù)溢出情況進一步惡化。對于數(shù)據(jù)溢出的解決方法有三種。方法一是降低串口的物理傳輸速率， 但這會造成系統(tǒng)整體性能的下降，且仍然不能保證在所有情況下數(shù)據(jù)均能夠 得到及時的處理。方法二是采用硬件流控，需要在發(fā)送端與接收端之間增加 四根專用連接線。硬件流控根據(jù)接收FIFO是否已滿來控制是否發(fā)送，這就 需要軟件在接收BUFFER已滿的信息時就停止取FIFO的操作，這種硬件流 控的方法也增加了軟件的復(fù)雜性，且硬件流控需要額外占用4個端口，在很 多情況下是不可接受的。方法三是釆用軟件流控，發(fā)送端與接收端之間通過 串口發(fā)送指令通知對方暫?；蚶^續(xù)發(fā)送來避免數(shù)據(jù)的處理速度趕不上傳輸速 度。這增加了軟件實現(xiàn)的復(fù)雜度，流控指令本身也增加了系統(tǒng)的負(fù)擔(dān)。且某 些情況下流控指令可能丟失，從而導(dǎo)致流控失敗?；诖?，本發(fā)明以一種巧妙可靠的方式來解決移動終端處理器之間串口 喚醒和數(shù)據(jù)溢出問題。 發(fā)明內(nèi)容本發(fā)明的目的在于提供一種簡單可靠的處理器之間串口喚醒和流控的方 法，在串口通信中使用兩根控制線，實現(xiàn)了串口雙向喚醒、雙向喚醒確認(rèn)、 雙向流控和死機監(jiān)測。為了達到上述目的，本發(fā)明釆用以下技術(shù)方案予以實現(xiàn)
移動終端處理器串口喚醒與流控的方法，包括以下步驟 第一處理器設(shè)置管腳為輸出狀態(tài)，改變與第二處理器之間連接線的電平高低；第二處理器接收到連接線的電平變化，產(chǎn)生中斷，改變電平觸發(fā)的類型； 第一處理器設(shè)置管腳返回為輸入狀態(tài)，連接線也返回原來的電平形成一 個脈沖；第二處理器產(chǎn)生中斷，關(guān)閉控制管腳的中斷，并退出休眠狀態(tài)，查看接 收緩沖區(qū)是否有空間；如果接收緩沖區(qū)有空間且串口可用，則設(shè)置管腳為輸出狀態(tài)，改變連接 線的電平；第一處理器響應(yīng)電平變化，關(guān)閉控制管腳的中斷，通過與第二處理器連 接的數(shù)據(jù)線開始發(fā)送數(shù)據(jù)。在本發(fā)明的技術(shù)方案中，還具有以下技術(shù)特征第二處理器設(shè)置管腳返 回輸入狀態(tài)，連接線也返回原來電平，形成一個脈沖，第二處理器形成的確 認(rèn)喚醒脈沖寬度比第一處理器形成的喚醒脈沖寬度大。第一處理器和第二處理器之間的連接線上設(shè)置有上拉電阻，在處理器管 腳為輸入狀態(tài)時，連接線保持為高電平，第一處理器形成的喚醒脈沖和第二 處理器形成的確認(rèn)喚醒脈沖均為一個高低髙脈沖，脈沖寬度范圍是l微秒至 10毫秒。在本發(fā)明的技術(shù)方案中，還具有以下技術(shù)特征所述的兩個處理器控制 管腳均為GPIO通用輸入輸出端口。所述的兩個處理器均釆用電平觸發(fā)中斷， 中斷類型在高電平觸發(fā)和低電平觸發(fā)之間切換。在本發(fā)明的技術(shù)方案中，還具有以下技術(shù)特征第二處理器發(fā)送確認(rèn)喚 醒脈沖時設(shè)置串口休眠定時器。在本發(fā)明的技術(shù)方案中，還具有以下技術(shù)特征如果第一處理器在時限 內(nèi)沒有接收到第二處理器發(fā)送的確認(rèn)喚醒脈沖，則再次發(fā)送喚醒脈沖，第一 處理器再次發(fā)送喚醒脈沖的前后瞬間判斷一下連接線的電平狀態(tài)。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點和積極效果是應(yīng)用電平觸發(fā)中斷在兩 個處理器之間發(fā)送喚醒脈沖和確認(rèn)喚醒脈沖的步驟，節(jié)省了把處理器從休眠 狀態(tài)喚醒的時間，最大程度上保證了串口傳輸?shù)目焖?、穩(wěn)定、可靠。


圖1是本發(fā)明處理器之間通信端口連接的示意圖； 圖2是本發(fā)明的流程圖；圖3是本發(fā)明處理器之間喚醒和確認(rèn)喚醒的匯報過程示意圖； 圖4是本發(fā)明處理器多次發(fā)送喚醒脈沖的示意圖。
具體實施方式
下面結(jié)合附圖和實施例對本發(fā)明作進一步的描述。如圖l所示，為實現(xiàn)雙向通信，第一處理器1和第二處理器2之間用于 通信的有4根連接線。其中兩根單向數(shù)據(jù)線用于數(shù)據(jù)的收發(fā)，另外兩根雙向 控制線用于喚醒、喚醒確認(rèn)和流控。如果兩個處理器之間只是單向通信，則 只需要一根數(shù)據(jù)線與 一根控制線?？刂凭€兩端管腳均為GPIO管腳，處理器可以把管腳設(shè)置為輸入或輸出 狀態(tài)，并且管腳可以根據(jù)輸入電平變化產(chǎn)生硬件中斷。在每一條控制線上連 接有上拉電阻，以保證控制線兩端管腳在均設(shè)為輸入時連接線會保持在高電 平上。此上拉電阻可以是外接的，也可以是芯片內(nèi)置的。上拉電阻阻值需要 根據(jù)芯片特性而定，阻值應(yīng)盡量大以減少耗電。在第一處理器內(nèi)部，有一個發(fā)送緩沖區(qū)11和接收緩沖區(qū)12，通過對應(yīng) 的寄存器13和寄存器14發(fā)送和接收數(shù)據(jù)，在第二處理器內(nèi)部，有一個接收 緩沖區(qū)21和發(fā)送緩沖區(qū)22,通過對應(yīng)的寄存器23和寄存器24接收和發(fā)送 數(shù)據(jù)。如圖2所示，兩個處理器之間進行喚醒和確認(rèn)喚醒以及流控過程的具體 步驟如下201步驟第一處理器設(shè)置管腳為輸出狀態(tài)，改變與第二處理器之間連 接線的電平高低。第一處理器為了發(fā)送喚醒信號，先把控制管腳由輸入狀態(tài)設(shè)置為輸出狀 態(tài)，連接線置為低電平。步驟202:第二處理器接收到連接線的電平變化，產(chǎn)生中斷，改變電平 觸發(fā)的類型，管腳由低電平觸發(fā)設(shè)置為高電平觸發(fā)。
步驟203:第一處理器設(shè)置管腳返回為輸入狀態(tài)，連接線也返回原來的 高電平，從而形成一個高低高脈沖作為喚醒信號。步驟204:第二處理器產(chǎn)生中斷，關(guān)閉控制管腳的中斷，并退出休眠狀態(tài)。步驟205:第二處理器判斷接收緩沖區(qū)是否有空間且串口是否可用。判斷結(jié)果為否，則說明第二處理器沒有做好數(shù)據(jù)接收的準(zhǔn)備，不能接收 數(shù)據(jù)，繼續(xù)進行步驟206:即第一處理器等待一定時間后，返回到201步驟， 進行再一次的喚醒過程。再次喚醒過程可以重復(fù)多次。判斷結(jié)果為是，則說明第二處理器已經(jīng)做好數(shù)據(jù)接收的準(zhǔn)備，能夠接收 數(shù)據(jù)，進行步驟207:第二處理器設(shè)置管腳為輸出狀態(tài)，連接線為低電平。步驟208:第一處理器響應(yīng)電平變化，關(guān)閉控制管腳的中斷，通過與第 二處理器連接的數(shù)據(jù)線開始發(fā)送數(shù)據(jù)。步驟209:第二處理器設(shè)置管腳返回輸入狀態(tài)，連接線也返回原來電平， 形成 一個高低高脈沖作為確認(rèn)喚醒的信號。因為使用邊緣觸發(fā)中斷來檢測GPIO管腳電平變化可靠性不高，本技術(shù) 方案中使用的是電平觸發(fā)中斷。實現(xiàn)時，中斷類型需要在高電平觸發(fā)和低電 平觸發(fā)之間來回切換。控制線變?yōu)榈碗娖胶?，GPIO管腳會收到低電平中斷。 此時中斷類型需要更改為高電平觸發(fā)，這樣當(dāng)控制線變回高電平時，就會產(chǎn) 生高電平中斷。收到高電平中斷后管腳的中斷類型會重新變?yōu)榈碗娖接|發(fā)， 來檢測下一個電平變化。圖3說明的是以第一處理器為發(fā)送端，第二處理器為接收端的一次完整 的通信過程。圖中A點處串口處于非工作狀態(tài)，此時控制線兩端管腳均設(shè)為 輸入。因為有上拉電阻的存在，因此控制線保持在高電平。此時第一處理器 的控制管腳不響應(yīng)中斷，第二處理器的控制管腳設(shè)為響應(yīng)低電平中斷。在圖3中B點，當(dāng)?shù)谝惶幚砥鳒?zhǔn)備向第二處理器發(fā)送數(shù)據(jù)時，發(fā)送端先 將控制管腳設(shè)為輸出低電平，從而導(dǎo)致控制線變?yōu)榈碗娖?。第二處理器發(fā)現(xiàn) 其控制管腳變?yōu)榈碗娖剑a(chǎn)生低電平中斷。在第二處理器的中斷處理函數(shù)中 不做其它操作，只是將控制管腳的中斷類型改為高電平觸發(fā)，等待控制線變 回高電平。在圖3中C點，第一處理器將控制管腳重新設(shè)為輸入，并設(shè)置管腳響應(yīng) 低電平中斷。因為上拉電阻的關(guān)系，控制線會立刻變?yōu)楦唠娖?，從而形成?個高低高脈沖。電平的變化會導(dǎo)致第二處理器產(chǎn)生中斷，第二處理器的中斷 處理函數(shù)中首先關(guān)閉控制管腳的中斷。然后通知系統(tǒng)開始喚醒及準(zhǔn)備接收工 作。作為喚醒信號的高低高脈沖的寬度，即持續(xù)時間需要根據(jù)第二處理器的 特性來確定。有些處理器可以檢測到幾微秒寬的脈沖，而有些處理器休眠時 只能檢測到幾亳秒寬的脈沖，因此脈沖寬度設(shè)置范圍是l微秒至IO毫秒。第二處理器退出休眠狀態(tài)后，首先査看接收緩沖區(qū)BUFFER剩余空間是否足夠。 如果剩余空間足夠，而且串口已經(jīng)準(zhǔn)備好，就會將控制管腳從輸入改為輸出 低電平，在圖3中D點，第一處理器此時響應(yīng)低電平中斷，因此會被觸發(fā)。第一 處理器被觸發(fā)后，就可以知道第二處理器已經(jīng)準(zhǔn)備好接收數(shù)據(jù)了。則第一處 理器關(guān)閉管腳中斷響應(yīng)，然后立刻開始發(fā)送數(shù)據(jù)。因此在D點串口已經(jīng)可以 開始發(fā)送數(shù)據(jù)了 ，不需要等到控制線回到高電平后再發(fā)送。在圖3中E點，第二處理器輸出低電平足夠長時間后，重新將管腳置為 輸入，且中斷設(shè)為低電平觸發(fā)。此時連線會立刻回到高電平，形成一個高低 高脈沖。脈沖寬度必須足夠?qū)捯源_認(rèn)第一處理器可以如前所述觸發(fā)低電平中 斷。至此，喚醒與喚醒確認(rèn)過程結(jié)束。如果在收到喚醒脈沖時，第二處理器已經(jīng)處于可接收數(shù)據(jù)狀態(tài)，會立即 返回確認(rèn)脈沖。但如果第二處理器此時忙于某種操作，如處于鎖中斷狀態(tài)， 或接收BUFFER剩余空間不夠，會過一段時間當(dāng)?shù)诙幚砥鳚M足接收條件后 才返回確認(rèn)脈沖。而第一處理器必須等到確認(rèn)脈沖后才會開始發(fā)送數(shù)據(jù)，這 就相當(dāng)于放慢了串口傳輸速率，做到了自動限速。確認(rèn)脈沖的存在極大的增 強了通信的可靠性，防止數(shù)據(jù)流量大造成的數(shù)據(jù)丟失問題的發(fā)生。在第二處 理器作為接收端，發(fā)送確認(rèn)脈沖時會設(shè)置串口休眠定時器，當(dāng)串口不再工作、 相關(guān)任務(wù)完成，且定時器到時，第二處理器會重新進入休眠狀態(tài)。為了降低 電量消耗，收到喚醒脈沖后第二處理器設(shè)置的串口休眠定時器時間很短，如 果需要串口長時間處于工作狀態(tài)，則需要第一處理器作為發(fā)送端在指令中指 定串口休眠定時器時間。喚醒脈沖和確認(rèn)脈沖同時有第二個功能，即確認(rèn)接收端即第二處理器是 否處于死機狀態(tài)。在某些極端狀態(tài)下，處理器可能會死機，不再響應(yīng)任何操
作。而如果接收端死機則不會回復(fù)確認(rèn)脈沖，發(fā)送端即第一處理器可以很容 易的通過確認(rèn)脈沖的有無來檢測接收端是否可正常工作。這通常用于主控端 判斷被控端是否異常，主控端會定期向被控端發(fā)送喚醒脈沖，如果收不到確 認(rèn)脈沖則說明被控端死機，主控端會據(jù)此進行處理，如控制被控端重啟等操 作，避免系統(tǒng)長時間處于異常狀態(tài)。如圖4所示，因為各種原因，第一處理器發(fā)出的第一個喚醒脈沖在時限 內(nèi)可能得不到確認(rèn)脈沖回復(fù)。此時第一處理器作為發(fā)送端會發(fā)送第二個喚醒 脈沖。喚醒脈沖根據(jù)情況可以重發(fā)多次，比如喚醒脈沖最大重發(fā)次數(shù)為5次， 如果最后一次發(fā)送的喚醒脈沖仍未得到確認(rèn)，則說明接收端工作異常。如果第一處理器發(fā)送多個喚醒脈沖，在某種情況下，第二處理器返回的 確認(rèn)脈沖也可能會有多個。因為發(fā)送端控制管腳在收到第一個確認(rèn)脈沖后就 不再響應(yīng)中斷，這樣除第一個確認(rèn)脈沖外其它確認(rèn)脈沖并不會被發(fā)送端檢測 到。接收端的第一個確認(rèn)脈沖有可能和發(fā)起端第二個喚醒脈沖重合，從而造 成發(fā)送端收不到確認(rèn)。解決辦法為確認(rèn)脈沖要比喚醒脈沖寬。發(fā)送端在發(fā)送 第二個喚醒脈沖前瞬間判斷 一下連線的當(dāng)前狀態(tài)，如果為低則說明已經(jīng)收到了確認(rèn)脈沖，只是中斷還沒有來的及處理，因此第二個喚醒脈沖將不再發(fā)送。 發(fā)送端在第二個喚醒脈沖發(fā)送后立刻再判斷一下連線狀態(tài)，如果為低則說明 正在接收確認(rèn)脈沖，不需再等待確認(rèn)就可以直接進行串口數(shù)據(jù)發(fā)送。脈沖信號寬度如果是幾微秒，可以釆用死循環(huán)的方法來實現(xiàn)。移動終端 處理器的主頻經(jīng)常是可變的，處理器主頻不同時，相同等待時間死循環(huán)次數(shù) 不同。因此需要根據(jù)當(dāng)前處理器的主頻來判斷執(zhí)行死循環(huán)的次數(shù)。而如果脈 沖信號寬度為毫秒級，則只能使用定時器的方法實現(xiàn)。本發(fā)明應(yīng)用電平觸發(fā)中斷在兩個處理器之間發(fā)送喚醒脈沖和確認(rèn)喚醒脈 沖的步驟，提高了串口傳輸?shù)目煽啃浴?br> 權(quán)利要求
1.移動終端處理器串口喚醒與流控的方法，其特征在于包括以下步驟第一處理器設(shè)置管腳為輸出狀態(tài)，改變與第二處理器之間連接線的電平高低；第二處理器接收到連接線的電平變化，產(chǎn)生中斷，改變電平觸發(fā)的類型；第一處理器設(shè)置管腳返回為輸入狀態(tài)，連接線也返回原來的電平形成一個脈沖；第二處理器產(chǎn)生中斷，關(guān)閉控制管腳的中斷，并退出休眠狀態(tài)，查看接收緩沖區(qū)是否有空間且串口是否可用；如果接收緩沖區(qū)有空間且串口可用，則設(shè)置管腳為輸出狀態(tài)，改變連接線的電平；第一處理器響應(yīng)電平變化，關(guān)閉控制管腳的中斷，通過與第二處理器連接的數(shù)據(jù)線開始發(fā)送數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的移動終端處理器串口喚醒與流控的方法，其 特征在于第二處理器設(shè)置管腳返回輸入狀態(tài)，連接線也返回原來電平，形成 一個脈沖。
3. 根據(jù)權(quán)利要求1或2所述的移動終端處理器串口喚醒與流控的方法， 其特征在于第二處理器形成的確認(rèn)喚醒脈沖寬度比第一處理器形成的喚醒脈 沖寬度大。
4. 根據(jù)權(quán)利要求1所述的移動終端處理器串口喚醒與流控的方法，其 特征在于第一處理器和第二處理器之間的連接線上設(shè)置有上拉電阻，在處理 器管腳為輸入狀態(tài)時，連接線保持為高電平。
5. 根據(jù)權(quán)利要求1、 2、 3或者4所述的移動終端處理器串口喚醒與流 控的方法，其特征在于第一處理器形成的喚醒脈沖和第二處理器形成的確、認(rèn) 喚醒脈沖均為一個高低高脈沖，脈沖寬度范圍是l微秒至IO亳秒。
6. 根據(jù)權(quán)利要求1、 2、 3或者4所述的移動終端處理器串口喚醒與流, 控的方法，其特征在于所述的兩個處理器控制管腳均為GPIO通用輸入輸出 端口。
7. 根據(jù)權(quán)利要求1或者2所述的移動終端處理器串口喚醒與流控的方 法，其特征在于所述的兩個處理器均釆用電平觸發(fā)中斷，中斷類型在高電平 觸發(fā)和低電平觸發(fā)之間切換。
8. 根據(jù)權(quán)利要求1所述的移動終端處理器串口喚醒與流控的方法，其特征在于第二處理器發(fā)送確認(rèn)喚醒脈沖時設(shè)置串口休眠定時器。
9. 根據(jù)權(quán)利要求1所述的移動終端處理器串口喚醒與流控的方法，其 特征在于如果第一處理器在時限內(nèi)沒有接收到第二處理器發(fā)送的確認(rèn)喚醒脈 沖，則再次發(fā)送喚醒脈沖。
10. 根據(jù)權(quán)利要求3或者9所述的移動終端處理器串口喚醒與流控的方 法，其特征在于第一處理器再次發(fā)送喚醒脈沖的前后瞬間判斷一下連接線的 電平狀態(tài)。
全文摘要
本發(fā)明公開一種移動終端處理器串口喚醒與流控的方法，包括以下步驟第一處理器設(shè)置管腳為輸出狀態(tài)，改變與第二處理器之間連接線的電平高低；第二處理器接收到連接線的電平變化，產(chǎn)生中斷，改變電平觸發(fā)的類型；第一處理器設(shè)置管腳返回為輸入狀態(tài)，連接線也返回原來的電平形成一個脈沖；第二處理器產(chǎn)生中斷，關(guān)閉控制管腳的中斷，并退出休眠狀態(tài)，查看接收緩沖區(qū)是否有空間且串口是否可用；如果接收緩沖區(qū)有空間且串口可用，則設(shè)置管腳為輸出狀態(tài)，改變連接線的電平；第一處理器響應(yīng)電平變化，關(guān)閉控制管腳的中斷，通過與第二處理器連接的數(shù)據(jù)線開始發(fā)送數(shù)據(jù)，在串口通信中使用兩根控制線，實現(xiàn)了串口雙向喚醒、雙向喚醒確認(rèn)、雙向流控和死機監(jiān)測。
文檔編號H04B1/40GK101150809SQ20071011308
公開日2008年3月26日 申請日期2007年11月3日 優(yōu)先權(quán)日2007年11月3日
發(fā)明者姚利剛 申請人:青島海信移動通信技術(shù)股份有限公司