專利名稱：一種測量接收機(jī)延時(shí)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測量接收機(jī)延時(shí)(RXD)的方法。所述方法使用接收機(jī)內(nèi)部時(shí)鐘脈沖源，不必修改FPGA(Field Programmable Gate Array，現(xiàn)場可編程陣列)程序和不必預(yù)留專用接口。

背景技術(shù)：
WiMAX(Worldwide Interoperability for Microwave Access，全球微波接入互操作性認(rèn)證)接收機(jī)一般包括用于進(jìn)行基帶信號處理部件和數(shù)字信號處理器(DSP)，基帶處理部件用于對來自空口經(jīng)過一系列處理的基帶數(shù)字信號進(jìn)行同步和解調(diào)，該部件一般用FPGA來實(shí)現(xiàn)，而數(shù)字信號處理器一般用來對基帶處理部件輸出的解調(diào)信號作進(jìn)一步的解交織、譯碼、解擾等信號處理。
WiMAX接收機(jī)從空口接收到無線信號和數(shù)字器件接收到對應(yīng)的I、Q數(shù)據(jù)之間不可避免存在一定的延時(shí)，該延時(shí)被稱為接收機(jī)延時(shí)(RXD)。對接收機(jī)延時(shí)必須予以補(bǔ)償以保證無線信號空間距離測量的準(zhǔn)確程度。因此，在接收機(jī)研發(fā)階段需要對該接收機(jī)延時(shí)進(jìn)行測量。
如圖1所示，以WiMAX接收機(jī)為例，到達(dá)接收機(jī)空口的WiMAX信號要經(jīng)過RXD才能送到FPGA。WiMAX無線信號幀頭在5ms脈沖(WiMAX幀長度為5ms)時(shí)送到空口，則FPGA會在5ms脈沖后延遲RXD的時(shí)刻收到幀頭數(shù)據(jù)，測量得到的FPGA接收幀頭數(shù)據(jù)的采樣點(diǎn)位置，然后將該采樣點(diǎn)位置再除以FPGA采樣頻率就能計(jì)算得到RXD。
現(xiàn)有方法一般使用如圖2所示的方式組網(wǎng)進(jìn)行接收機(jī)延時(shí)的測量。信號源輸出5ms脈沖作為同步信號，同時(shí)通過RF線纜向WiMAX接收機(jī)空口發(fā)送WiMAX信號，所述的5ms脈沖指示信號源輸出WiMAX信號幀的起始時(shí)刻。FPGA以5ms脈沖為起始時(shí)刻采集I、Q數(shù)據(jù)，將數(shù)據(jù)送往DSP處理，DSP運(yùn)算后找出幀頭位置，幀頭位置和對應(yīng)的5ms脈沖之間的間隔就是RXD。這種方法需要WiMAX接收機(jī)預(yù)留FPGA的外部信號輸入接口，F(xiàn)PGA也需要專門編寫測試程序接收外部5ms脈沖信號以適應(yīng)這種測量方法。


發(fā)明內(nèi)容
本發(fā)明提出一種測量接收機(jī)延時(shí)的方法，能夠快速準(zhǔn)確有效地測量出RXD。
一種測量接收機(jī)延時(shí)的方法，所述接收機(jī)包括FPGA、數(shù)字信號處理器和內(nèi)置的時(shí)鐘脈沖源，所述FPGA用于對基帶數(shù)字信號進(jìn)行同步和解調(diào)輸出I、Q數(shù)據(jù)、所述數(shù)字信號處理器用于對所述I、Q數(shù)據(jù)進(jìn)行信號處理，所述時(shí)鐘脈沖源為FPGA以及所述接收機(jī)的外部時(shí)鐘端口提供時(shí)鐘脈沖，所述方法包括如下步驟 A、將所述外部時(shí)鐘端口連接至外部信號源，以使得所述內(nèi)置的時(shí)鐘脈沖源產(chǎn)生的時(shí)鐘脈沖作為所述外部信號源的觸發(fā)； B、設(shè)置所述外部信號源使其輸出測試信號起始位置對齊所述時(shí)鐘源； C、將所述外部信號源產(chǎn)生的測試信號通過射頻線纜傳送至所述接收機(jī)的空口； D、測試所述FPGA輸出的I、Q數(shù)據(jù)的信號功率流，比較該信號功率流的起始點(diǎn)以及時(shí)鐘脈沖確定所述接收機(jī)延時(shí)。
其中，可以使用外部設(shè)備來確定所述接收機(jī)延時(shí)，也可使用所述接收機(jī)內(nèi)置的數(shù)字信號處理器來確定所述接收機(jī)延時(shí)。
當(dāng)使用外部設(shè)備是，步驟C中利用邏輯分析儀截取所述FPGA輸出的I、Q數(shù)據(jù)，并將I、Q數(shù)據(jù)信號形成為采樣數(shù)據(jù)，進(jìn)一步通過所述邏輯分析儀形成數(shù)據(jù)文件拷貝到計(jì)算機(jī)，利用計(jì)算機(jī)分析所述采樣數(shù)據(jù)搜尋I、Q數(shù)據(jù)的信號功率流起始點(diǎn)，利用所述信號功率流起始點(diǎn)表征FPGA接收到的信號幀的幀頭位置，比較所述幀頭位置和5ms脈沖確定所述接收機(jī)延時(shí)。
如果只進(jìn)行粗略的測量，則利用EXCEL軟件分析所述采樣數(shù)據(jù)，采用如下公式計(jì)算每個(gè)采樣點(diǎn)的I、Q數(shù)據(jù)的信號功率，其中In和Qn為第n個(gè)采樣點(diǎn)的I、Q數(shù)據(jù)信號幅值，然后繪制所述信號功率流的曲線，根據(jù)所述曲線判斷信號功率流的起始點(diǎn)。
如果需要進(jìn)行精確測量，則可利用例如Matlab那樣的數(shù)值分析軟件分析所述采樣數(shù)據(jù)以提高測量精度。
當(dāng)使用數(shù)字信號處理器時(shí)，利用所述接收機(jī)的數(shù)字信號處理器分析所述FPGA輸出的I、Q數(shù)據(jù)，計(jì)算搜尋所述I、Q數(shù)據(jù)的信號功率流起始點(diǎn)，利用所述信號功率流起始點(diǎn)表征FPGA接收到的信號幀的幀頭位置，比較所述幀頭位置和時(shí)鐘脈沖確定所述接收機(jī)延時(shí)。
所述方法尤其適用于WiMAX接收機(jī)的接收機(jī)延時(shí)測量，這時(shí)，所述的時(shí)鐘脈沖為5ms時(shí)鐘脈沖。
本發(fā)明涉及的方法使用的接口都是接收機(jī)的缺省接口，F(xiàn)PGA使用的程序也和工作程序一致，基本不需要修改。而使用Excel繪制圖形測量RXD，算法簡單，精度也不差，誤差可以控制在400ns以內(nèi)；如果使用DSP或者M(jìn)atlab處理數(shù)據(jù)，測量出的RXD精確度很高，誤差可以保證在1～2個(gè)樣點(diǎn)以內(nèi)。



圖1示出5ms脈沖、WiMAX無線信號、FPGA采樣之間的時(shí)間關(guān)系； 圖2示出現(xiàn)有技術(shù)RXD測量組網(wǎng)圖； 圖3示出本方法RXD測量組網(wǎng)圖； 圖4示出Excel繪制的信號功率曲線。

具體實(shí)施例方式 下面結(jié)合附圖，對本發(fā)明作進(jìn)一步說明。
圖3是本發(fā)明方法測量RXD的組網(wǎng)圖。
使用信號源產(chǎn)生WiMAX信號，信號通過射頻電纜送往接收機(jī)的空口。在所述WiMAX接收機(jī)中預(yù)先設(shè)置一5ms時(shí)鐘脈沖源，該5ms時(shí)鐘脈沖源連接接收機(jī)的FPGA，同時(shí)連接至接收機(jī)外部時(shí)鐘接口，該時(shí)鐘接口可向外部信號源傳輸該5ms時(shí)鐘脈沖信號，以可以將接收機(jī)的5ms時(shí)鐘脈沖作為信號源的觸發(fā)，通過設(shè)置可以保證輸出的WiMAX信號的起始時(shí)刻和5ms脈沖一致。
接收機(jī)內(nèi)的FPGA也同樣使用該內(nèi)置的5ms時(shí)鐘脈沖源產(chǎn)生的5ms時(shí)鐘脈沖指示接收數(shù)字I、Q數(shù)據(jù)的起始時(shí)刻。
當(dāng)利用外部設(shè)備進(jìn)行RXD的測量時(shí)，可以在FPGA到DSP的輸出線路上利用邏輯分析儀采集截取I、Q數(shù)據(jù)。現(xiàn)有的邏輯分析儀可以將采集的采樣數(shù)據(jù)形成文件拷貝到電腦。
如果只需要粗略測量RXD，可以直接使用Excel處理數(shù)據(jù)文件，用如下公式計(jì)算每個(gè)采樣點(diǎn)的信號功率 其中In和Qn為第n個(gè)采樣點(diǎn)的I、Q數(shù)據(jù)； 最后作出如圖4所示的信號功率的幅度曲線，由圖4可以看出，幀頭應(yīng)該在第195和第199個(gè)采樣點(diǎn)之間，可取其中間值197作為幀頭位置，進(jìn)一步可以得到 RXD＝197/采樣頻率。
使用Excel繪制圖形測量RXD，算法簡單，誤差可以控制在400ns以內(nèi)。
如果需要精確測量RXD，可利用計(jì)算機(jī)中的數(shù)值分析軟件例如Matlab等工具，對數(shù)據(jù)文件進(jìn)行解析，找出幀頭所在的樣點(diǎn)位置。
也可不利用外部設(shè)備進(jìn)行RXD的精確測量，即將FPGA的輸出數(shù)據(jù)直接送往接收機(jī)內(nèi)部的DSP(接收機(jī)內(nèi)部一般都有DSP進(jìn)行I、Q數(shù)據(jù)解析)，通過該DSP計(jì)算找出幀頭樣點(diǎn)位置。
使用DSP或者M(jìn)atlab處理數(shù)據(jù)進(jìn)行RXD的精確測量，誤差可以保證在1～2個(gè)樣點(diǎn)以內(nèi)。
使用本方法測量無線通信接收延時(shí)(RXD)，適用多種場合，而且，本方法使用的接口都是WiMAX接收機(jī)的缺省接口，可以在研發(fā)初期DSP程序還沒有完成的情況下使用Excel和Matlab等計(jì)算機(jī)工具進(jìn)行輔助處理，簡化測量RXD的方法，提高測量精度，也可以在缺少邏輯分析儀的情況下使用接收機(jī)內(nèi)部的DSP進(jìn)行數(shù)據(jù)處理，同時(shí)使用缺省接口而不必預(yù)留專用接口、不必修改FPGA程序?？偟膩碚f，本方法比原有方法更方便、快捷、準(zhǔn)確。
前面已說明本發(fā)明所涵蓋的內(nèi)容和具體步驟。本發(fā)明雖然為WiMAX接收機(jī)所設(shè)計(jì)，但其原理和方法可以推廣應(yīng)用到TD-SCDMA等其他時(shí)分?jǐn)?shù)字通信領(lǐng)域使用。本領(lǐng)域技術(shù)人員將認(rèn)識到，本發(fā)明并不限于上述實(shí)施例，在不脫離本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種形式上和細(xì)節(jié)上的改變。
權(quán)利要求
1.一種測量接收機(jī)延時(shí)的方法，所述接收機(jī)包括FPGA、數(shù)字信號處理器和內(nèi)置的時(shí)鐘脈沖源，所述FPGA用于對基帶數(shù)字信號進(jìn)行同步和解調(diào)輸出I、Q數(shù)據(jù)、所述數(shù)字信號處理器用于對所述I、Q數(shù)據(jù)進(jìn)行信號處理，所述時(shí)鐘脈沖源為FPGA以及所述接收機(jī)的外部時(shí)鐘端口提供時(shí)鐘脈沖，所述方法包括如下步驟
A、所述外部時(shí)鐘端口連接至外部信號源，以使得所述內(nèi)置的時(shí)鐘脈沖源產(chǎn)生的時(shí)鐘脈沖作為所述外部信號源的觸發(fā)；
B、設(shè)置所述外部信號源使其輸出測試信號起始位置對齊所述時(shí)鐘脈沖；
C、將所述外部信號源產(chǎn)生的測試信號通過射頻線纜傳送至所述接收機(jī)的空口；
D、測試所述FPGA輸出的I、Q數(shù)據(jù)的信號功率流，比較該信號功率流的起始點(diǎn)以及來自所述內(nèi)部時(shí)鐘脈沖源的時(shí)鐘脈沖的起始位置以確定所述接收機(jī)延時(shí)。
2.如權(quán)利要求1所述的測量接收機(jī)延時(shí)的方法，其特征在于步驟C中利用邏輯分析儀截取所述FPGA輸出的I、Q數(shù)據(jù)，并將I、Q數(shù)據(jù)信號形成為采樣數(shù)據(jù)，并進(jìn)一步通過所述邏輯分析儀形成數(shù)據(jù)文件拷貝到計(jì)算機(jī)，利用計(jì)算機(jī)分析所述采樣數(shù)據(jù)搜尋I、Q數(shù)據(jù)的信號功率流起始點(diǎn)，利用所述信號功率流起始點(diǎn)表征FPGA接收到的信號幀的幀頭位置，比較所述幀頭位置和時(shí)鐘脈沖的起始位置確定所述接收機(jī)延時(shí)。
3.如權(quán)利要求2所述的測量接收機(jī)延時(shí)的方法，其特征在于利用EXCEL軟件分析所述采樣數(shù)據(jù)，利用如下公式計(jì)算每個(gè)采樣點(diǎn)的I、Q數(shù)據(jù)的信號功率其中In和Qn為第n個(gè)采樣點(diǎn)的I、Q數(shù)據(jù)信號幅值，然后繪制所述信號功率流的曲線，根據(jù)所述曲線判斷信號功率流的起始點(diǎn)。
4.如權(quán)利要求2所述的測量接收機(jī)延時(shí)的方法，其特征在于利用數(shù)值分析軟件分析所述采樣數(shù)據(jù)以提高測量精度。
5.如權(quán)利要求4所述的測量接收機(jī)延時(shí)的方法，其特征在于所述數(shù)值分析軟件為Matlab。
6.如權(quán)利要求1所述的測量接收機(jī)延時(shí)的方法，其特征在于利用所述接收機(jī)的數(shù)字信號處理器分析所述FPGA輸出的I、Q數(shù)據(jù)，計(jì)算搜尋所述I、Q數(shù)據(jù)的信號功率流起始點(diǎn)，利用所述信號功率流起始點(diǎn)表征FPGA接收到的信號幀的幀頭位置，比較所述幀頭位置和5ms脈沖確定所述接收機(jī)延時(shí)。
7.如權(quán)利要求1-6中任一項(xiàng)所述的測量接收機(jī)延時(shí)的方法，其特征在于所述接收機(jī)為符合WiMAX規(guī)范的接收機(jī)，所述的內(nèi)置的時(shí)鐘脈沖源為5ms時(shí)鐘脈沖源。
全文摘要
本發(fā)明涉及一種測量接收機(jī)延時(shí)的方法，所述接收機(jī)包括FPGA、數(shù)字信號處理器和內(nèi)置的時(shí)鐘脈沖源，所述FPGA用于對基帶數(shù)字信號進(jìn)行同步和解調(diào)輸出I、Q數(shù)據(jù)、所述數(shù)字信號處理器用于對所述I、Q數(shù)據(jù)進(jìn)行信號處理，所述時(shí)鐘脈沖源為FPGA以及所述接收機(jī)的外部時(shí)鐘端口提供時(shí)鐘脈沖，所述方法使用接收機(jī)內(nèi)置時(shí)鐘脈沖源觸發(fā)外部測試信號源的測試信號，從而不需要增加預(yù)留接口也不需要專門修改FPGA程序就能夠測量接收機(jī)延時(shí)。
文檔編號H04L25/03GK101184068SQ200710179530
公開日2008年5月21日 申請日期2007年12月14日 優(yōu)先權(quán)日2007年12月14日
發(fā)明者翔 何, 陳印鋒, 湛秀平, 陳惠鋒 申請人:北京北方烽火科技有限公司