專利名稱：電力設(shè)備防盜數(shù)據(jù)處理終端的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于電力設(shè)備的安全裝置，特別涉及一種保證設(shè)備可 靠運行和工作人員安全的電力設(shè)備防盜數(shù)據(jù)處理終端。
技術(shù)背景目前，為了提髙電力設(shè)備的自身防盜水平和系統(tǒng)的自動化管理水 平，降低設(shè)備丟失成本、實現(xiàn)安全生產(chǎn)的目的。均采用現(xiàn)場機及軟件 平臺，其缺點是實時性差、可靠性低、造價高及不方便維護。 發(fā)明內(nèi)容本實用新型的目的在于克服上述技術(shù)不足，提供一種具有實時性 強、可靠性高、造價低及維護方便，保證設(shè)備可靠運行的電力設(shè)備防 盜數(shù)據(jù)處理終端。本實用新型解決技術(shù)問題采用的技術(shù)方案是 一種由電源電路、 電量變換電路、通信模塊電路、日歷時鐘電路、防盜釆集電路、報警 電路和自檢及加密電路組成的電力設(shè)備防盜數(shù)據(jù)處理終端，其特點是 在系統(tǒng)中設(shè)置了 CPU控制電路、CPU控制電路包括ATMEGAs單 片機IC,、電阻排R,、電感L,、晶體振蕩器Y,和電容C3 C6; IC,的 7腳接Y,和C3的一端，8腳接Y,另一端和C4一端，C3、 Q另一端 相接并接地，13腳接日歷時鐘電路中的曰歷時鐘芯片IC2的7腳和電 阻排Ri的4腳，12腳接IC2的6腳和R,的5腳，6、 4腳接R，的1
腳和電源，15、 16腳分別接自檢及加密電路中的P2的4、 1腳和IC6 的5、 6腳，22、 19腳接地，18腳接Cs、 L,的一端，20腳接(36的 一端，Li的另一端接電源，C5、 C6的另一端接地，21腳接地，3、 5 腳接地；23腳接電量變換電路中的電阻AVRs和電容AVC3的一端， 24腳接電阻BVRg和電容BVQ的一端，25腳接電阻CVRs和電容 CVC3的 一端，26腳接電阻ATR 和電容ATC3 —端，27腳接電阻BIR^ 和電容BTC3—端，28腳接電阻C[R8和電容CIC3的一端，29腳接自檢加密電路中的插排P2的5腳，11腳接報警電路中的電阻R2的一端,2腳接防盜信息采集電路中的與非門IC4的6腳和R,的7腳，l腳接 單穩(wěn)態(tài)觸發(fā)器IC5的7腳，32腳接R3的一端和光電耦合器IQ的4 腳；31腳接通信模塊電路中的電阻TCR4、 TCR3的一端，30腳接通 信模塊TCJ,的18腳，17腳接自檢加密電路中的插排P2的3腳，14 腳接通信模塊電路4的通信模塊IC^的15腳。本實用新型的有益效果是該電力設(shè)備的防盜數(shù)據(jù)處理終端可根 據(jù)臨近位置、接近、振動等防盜數(shù)據(jù)以及電流、電壓等參數(shù)的變化、 電壓等參數(shù)的變化，隨時自動釆取措施，并釆用多種手段實時監(jiān)測所 有位置、接近、振動等防盜數(shù)據(jù)和電流、電壓等參數(shù)，保證設(shè)備可靠 運行和工作人員的安全；可靠性高、造價低及維護方便。


以下結(jié)合附圖以實施例具體說明。圖1示電力設(shè)備防盜數(shù)據(jù)處理終端框圖。圖2示圖1的電源電路原理圖。 圖3示圖1的電量變換電路原理圖。 圖4示圖1的電量變換電路原理圖。圖5示圖1的CPU控制、自檢及加密、報警、日歷時鐘電路原 理圖。圖6示圖1的通信模塊、防盜信息采集電路原理圖。 圖中，l-電源電路；2-電量變換電路；3-CPU控制電路；4-通信 模塊電路；5-日歷時鐘電路；6-防盜信息釆集電路；7-報警電路；8-自檢及加密電路；Id-ATMEGA8單片機；Y,-晶體振蕩器；L,-電感； PIQ、 PIQ-三端穩(wěn)壓器;PTC3-電源穩(wěn)壓器;Po-直流電源輸入端； Prl2V蓄電池；BAT-電池；AI、 BI、 CI-A、 B、 C向電流輸入端； AIS、 BIS、 CIS-電量變送器;AIICA、 BIICA、 CIICA-運算放大器; AnCB、 BI1CB、 CnCB-運算放大器；AV、 BV、 CV-A、 B、 C向電 壓輸入端；AVS、 BVS、 CVS-電量變送器；AVICA、 BVICA、 CVICA-運算放大器；AVICB、 BVICB、 CVICB-運往放大器；TCJ,-通信模塊； SIM-手機卡；I(V日歷時鐘芯片；ICV光電耦合器；IQ-與非門；PP P2、 P4-插排；J廣繼電器；KV加密單片機；TCQ廣三極管；PCD，、 PCD2、 AID,、 AID2、 AID3、 BID!、 BID2、 BID3、 CID,、 CID2、 CID3、 AVD'、 AVD2、 AVD3、 BVD,、 BVD2、 BVD3、 CVD,、 CVD2、 CVD3-二極管； TCD廣發(fā)光二極管；PC!、 PC2、 PC3、 PC6、 AIC2、 BIC2、 CIC2、 AVC2、 BVC2、 CVC2、 C2、 C -電解電容；PC4、 PC5、 PC7、 PC8、 AId、 BIC!、 CId、 AIC3、 BIC3、 CIC3、 AVQ、 BVd、 CVC,、 AVC3、 BVC3、 CVC3、 C!、 C廣CV電容；R廣電阻排；PR,、 PR2、 PR3、 AIR2、 BIR2、 CIR2、 AIRs、 BIRs、 CIR 、 AVR!、 BVR'、 CVR,、 AVRg、 BVR8、 CVRg、 TCR!、 TCR3、 TCR4、 2R。 R2 R,-電阻；具體實施方式
參照附圖， 一種由電源電路l、電量變換電路2、通信模塊電路 4、曰歷時鐘電路5、防盜信息釆集電路6、報警電路7和自檢及加密 電路8組成的電力設(shè)備防盜數(shù)據(jù)處理終端，其特點是在系統(tǒng)中設(shè)置了 CPU控制電路3、 CPU控制電路3包括ATMEGA8單片機IQ、電 阻排Ri、電感L,、晶體振蕩器Y,和電容C廣C6; IQ的7腳接Y,和 C3的一端，8腳接Y,另一端和Q—端，C3、 C4另一端相接并接地， 13腳接日歷時鐘電路5中的曰歷時鐘芯片IC2的7腳和電阻排Ri的4 腳，12腳接IC2的6腳和R,的5腳，6、 4腳接R,的l腳和電源，15、 16腳分別接自檢及加密電路8中的P2的4、 1腳和IC6的5、 6腳， 22、 19腳接地，18腳接Cs、 Li的一端，20腳接C6的一端，L,的另 一端接電源，C5、 Q的另一端接地，21腳接地，3、 5腳接地；23腳 接電量變換電路2中的電膽AVRg和電容AVC3的一端，24腳接電阻 BVR8和電容BVC3的 一端，25腳接電阻CVRg和電容CVC3的 一端， 26腳接電阻ATR 和電容ATC3 —端，27腳接電阻BIRs和電容BTC3 一端，28腳接電阻CIR8和電容CIQ的一端，29腳接自檢加密電路 中的插排P2的5腳，11腳接報警電路7中的電阻R2的一端，2腳接 防盜信息釆集電路6中的與非門IC4的6腳和R,的7腳，l腳接單穩(wěn) 態(tài)觸發(fā)器ICs的7腳，32腳接R3的一端和光電耦合器IC3的4腳；31 腳接通信模塊電路4中的電阻TCR4、 TCR3的一端，30腳接通信模 塊TC^的18腳，17腳接自檢及加密電路8中的插排P2的3腳，14 腳接通信模塊電路4的通信模塊ICJ,的15腳。電源電路l (見附圖2)包括:三端穩(wěn)壓器PId、 PIC2、電源穩(wěn) 壓器PIC3、直流電源輸入端P。、蓄電池P3、 二極管PD,、 PD2,電解 電容PC廣PC3、 PC6、電容PCt、 PC5、 PC7、 PQ和電阻PR廣PR3; PIC, 的l腳接Pd的正極、PD2、 PD,、 PR,的一端、PC2的正極和PIC2的 3腳，2腳接Pd的負極和地，3腳接PC3的正極、PQ—端、PIC3的 4腳和防盜信息釆集電路6中的插排P4的l腳；Po的1腳接PD,的另 一端，2腳接地；P3的2腳接PRp PD2的另一端，l腳接地，PC3的 負極接PC4的另 一端和地，PIC2的1腳接地，2腳接PC6的正極、PC7、 PCs—端和電源，PQ負極接地，PC7、 PQ另一端接地，PIQ的2、 3 腳接地，1腳接PC5、 PR2、 PR3—端，5腳接PC5、 PR2另一端和通 信模塊電路4中的ICJ，的1、 2、 3、 4、 5腳、TCD,的一端，PR3的 另一端接地。電量變換電路2(見附圖3、 4)包括A、 B、 C向電壓輸入端AV、 BV、 CV、電量變送器AVS、 BVS、 CVS、運算放大器AVICA、 BVICA、 CVTCA、 運算放大器AIICB、 BIICB、 CIICB、 A、 B、 C向電流輸 入端AI、 BI、 CI、電量變逆器ALS、 BLS、 CLS,運算放大器AIICA、 BIICA、 CIICA、運算放大器AVICB、 BVICB、 CVICB、 二極管AVDt、 AVD2、 AVD3、 BVD!、 BVD2、 BVD3、 CVD,、 CVD2、 CVD3、電解 電容AVC2、 BVC2、 CVC2、 AIC2、 BIC2、 CIC2、電容AVQ、 BVC!、 CVd、 AVC3、 BVC3、 CVC3、 AIQ、 BId、 CIC,、 AIC3、 BIC3、 CIC3、
電阻AVR廣AVRs、 BVR廣BVRg、 CVR廣CVRs; R廣AIRg、 BIR2~BIR8、 CIR2 CIR8; AV的1腳接AVS的2腳，2腳接AVR的一端，AVS的 1腳接AVR!的另 一端，3腳接AVR2、 AVDt 、 AVD2和AVR3的 一端， 4腳接AVR2、 AVD。 AVD2的另一端、地和AVICA的3腳；AVICA 的2腳接AVR3的另一端和AVR4的一端，4腳接地，1腳接AVD3的 一端，8腳接電源，AVD3的另一端接AVd—端、AVC2正極、AVR5 的一端和AVR4另一端，AVd接AVC2負極和地；AVICB的5腳接 AVR5另 一端，6腳接AVR6、 AVR7 —端，7腳接AVR7另 一端和AVR8 一端；AVR6另一端接地，AVQ另一端接地。BV的1腳接BVS的2 腳，2腳接BVR!的 一端；BVS的3腳接BVR2、 BVD，、 BVD2和BVR3 的一端，4腳接BVR2、 BVD!、 BVD2另一端、地和BVICA的3腳， 1腳接BVR,的另一端；BVICA的2腳接BVR3的另一端、BVR4 — 端，4腳接地，1腳接BVD3的一端，8腳接電源；BVD3的另一端接 BVR4另一端、BVd—端，BVC2正極、BVRs—端，BVd另一端接 BVC2負極和地；BVICB的5腳接BVRs的另一端，6腳接BV&、 BVR7—端，7腳接BVR7和BVRs另一端，BVC3另一端接地，BVR6 另 一端接地；CV的1腳接CVS的2腳，2腳接CVR,的 一端；CVS 的1腳接CVRi的另 一端，3腳接CVR2、 CVD,、 CVD2和CVR3 —端， 4腳接CVR2、 CVD,、 CVD2另一端、地和CVICA的3腳；CVICA 的2腳接CVR3另一端和CVR4—端，4腳接地，1腳接CVD3—端， 8腳接電源；CVD3另一端接CVd—端、CVR4另一端、CVC2正極 和CVR5 —端，CVd另一端接CVC2負極和地；CVICB的5腳接CVR5
的另 一端，7腳接CVR 、 CVR7 —端，6腳接CVR7另 一端和 一端，CV&另一端接地，CVC3另一端接地。AI的1、 2腳接AIS的 2、 1腳，AIS的3腳接AIR2、 AID,、 AID2、 AIR3的一端，4腳接AIR2、 AID, 、 AID2另 一端、地和AIICA的3腳，AIICA的2腳接AIR3另一 端和AIR4—端，4腳接地，1腳接AID3—端，8腳接是電源；AID3 另一端接AId、 AIRs—端和AIC2正極，AId另一端接AIC2的負極 和地；AIICB的5腳接AIRs的另一端，6腳接AIR6、 AIR7的一端， AIR6的另一端接地，7腳接AIR7另一端、AIRs—端，AIQ的另一端 接地；BI的1、 2腳接BIS的2、 1腳，BIS的3腳接BIR2、 BID,、 BID2、 BIR3的一端，4腳接BIR2、 BID!、 BID2另一端、地和BIICA 的3腳；BIICA的2腳接BIR3另一端和BIR4—端，4腳接地，l腳 接BID3的一端,8腳接是源；BID3的另 一端接BIQ、 BIR5 一端、BIC2 正極和BIR4另一端，Bld另一端接BIC2負極和地；BIICB的5腳接 BIRs另一端，6腳接BIR^、 BIR7的一端，7腳接BIRg—端和BIR7另 一端，BIR6另一端接地，BIC3—端接地。CI的1、 2腳分別接CIS 的2、 l腳；CIS的3腳接CIR2、 CID^ CID2、 CIR3的一端，4腳接 CIR2、 CID,、 CID2另 一端、地和CIICA的3腳；CIICA的2腳接CIR3 的另一端、CIR4—端，4腳接地，1腳接CID3—端，8腳接電源， CID3的另端接CId、 CIRs—端、CIC2的正極和CIR4的另一端，CIC, 的另一端接CIQ的負極和地；CI]:CB的5腳接CIRs另一端，6腳接 CIR^、 CIR7的一端，CIR6的另 一端接地，7腳接CIRg —端和CIR7的另一端，CIC3的另一端接地。
通信模塊電路4 (見附圖6)包括通信模塊ICJ"手機卡SIM、 三極管TCQ!、發(fā)光二極管TCDp電阻TCR廣TCR4, ICJ!的6、 7、 8、 9、 10腳接報警電路7中的P,的2腳和防盜信息采集電路8中ICS 的4腳，24、 28腳接SIM的3、 5腳，25、 26、 27、 29腳分別接SIM 的2、 6、 1、 4腳，29腳接地，32腳接TCR2的一端；TCQi的基極 接TCR,的另一端，發(fā)射極接地，集電極接TCR，一端，TCR1另一端 接TCDi的另一端。曰歷時鐘電路5(見附圖5)包括日歷時鐘芯片IC2、電池BAT、 二極管D,、 D2、電解電容C2和電容Q; IC2的8腳接Dp D2、 d 的一端和Q的正極，4腳接C,另一端、C2的負極和地，Di另一端接 電源，D2另一端接BAT—端，BAT另一端接地防盜信息釆集電路6(見附圖6)包括單穩(wěn)態(tài)觸發(fā)器IQ、與非門IQ、光電耦合器IC3、插排P4、電解電容C7和電阻R3 R7、 ZR,、J2; ICs的l、 4、 8腳接地，2腳R7—端和C7的正極，5腳接IC4的2 腳、3、 16腳接電源，R7的另一端接電源，C7負極接地。IQ的l腳 接Rs、 ZR,—端，3腳接8腳，4腳接5腳，7腳接地，9腳接2的1 腳和R6—端，R6另一端接電源，J2的2腳接地，14腳接電源；P4 的1腳接PIC,的3腳、PIC3的4腳、PC4的一端和PC3的正極，，2 腳接R4—端，3腳接地；IC3的l腳接R4另一端，2腳接3腳和地，R3另一端接電源。報警電路7(見附圖5)包括插排P，、繼電器J。三極管Q,、 二 極管03和電阻112; P,的1腳接J^的8、 9腳，2腳接P2的6腳；Q，
的基極接R2的另一端，發(fā)射極接地，集電極接D3的一端，J的16腳, D3的另一端接J、的l腳和電源，J、的4、 13腳接PId的l腳。自檢及加密電路8 (見附圖5)包括加密單片機TQ，插排P2; TC6的4腳接地，8腳接電源；P2的2腳接電源。
權(quán)利要求1、 一種由電源電路(l)、電量變換電路(2)、通信模塊電路(4)、 日歷時鐘電路(5)、防盜信息采集電路(6)、報警電路(7)和自檢 及加密電路(8)組成的電力設(shè)備防盜數(shù)據(jù)處理終端，其特征在于在 系統(tǒng)中設(shè)置了 CPU控制電路(3 )、 CPU控制電路(3 )包括ATMEGA8 單片機(Id)、電阻排(Ri)、電感(L,)、晶體振蕩器(Y,)和電容(C廣CJ; (IC》)的7腳接(Y。和(C3)的一端，8腳接(Y,)另 一端和(C4) 一端，(C3)、 (C4)另一端相接并接地，13腳接日歷時 鐘電路(5)中的日歷時鐘芯片(IC2)的7腳和電阻排(R,)的4腳， 12腳接(IC2)的6腳和(RJ的5腳，6、 4腳接(R!)的l腳和電 源，15、 16腳分別接自檢及加密電路(8)中的插排(P2)的4、 1 腳和加密單片機(IC6)的5、6腳，22、 19腳接地，18腳接電容(Cs)、 電感(L。的一端，20腳接(C6)的一端，(L,)的另一端接電源，(C5)、 (C6)的另一端接地，21腳接地，3、 5腳接地；23腳接電量 變換電路(2)中的電阻(AVR8)和電容(AVC3)的一端，24腳接 電阻(BVR8)和電容(BVC3)的一端，25腳接電阻(CVR8)和電 容(CVC3)的一端，26腳接電阻(ATR8)和電容(ATC3) —端，27 腳接電阻(BIR )和電容(BTC3) —端，28腳接電阻(CIR8)和電 容(CIC3)的一端，29腳接自檢加密電路中的插排(P2)的5腳，11 腳接報警電路(7)中的電阻(R2)的一端，2腳接防盜信息采集電 路(6)中的與非門(IC4)的6腳和(R,)的7腳，l腳接單穩(wěn)態(tài)觸發(fā)器(IC5)的7腳，32腳接電阻(R3)的一端和光電耦合器(IC3) 的4腳；31腳接通信模塊電路(4)中的電阻(TCR4)、 ( TCR3)的 一端，30腳接通信模塊(TCJ。的18腳，17腳接自檢及加密電路(8) 中的插排(P2)的3腳，14腳接通信模塊電路(4 )的通信模塊(ICJ,) 的15腳。
專利摘要本實用新型屬于電力設(shè)備的安全裝置，特別涉及一種保證設(shè)備可靠運行和工作人員安全的電力設(shè)備防盜數(shù)據(jù)處理終端，由電源電路(1)、電量變換電路(2)、通信模塊電路(4)、日歷時鐘電路(5)、防盜信息采集電路(6)、報警電路(7)和自檢及加密電路(8)組成，在系統(tǒng)中設(shè)置了(CPU)控制電路(3)、(CPU)控制電路(3)包括(ATMEGA₈)單片機(IC₁)、電阻排(R₁)、電感(L₁)、晶體振蕩器(Y₁)和電容(C₃～C₆)；電力設(shè)備的防盜數(shù)據(jù)處理終端自動采取措施，保證設(shè)備可靠運行和工作人員的安全；可靠性高、造價低及維護方便。
文檔編號H04M11/04GK201039282SQ20072001220
公開日2008年3月19日 申請日期2007年5月18日 優(yōu)先權(quán)日2007年5月18日
發(fā)明者劉家寧 申請人:劉家寧