專利名稱：基于ARM7微處理器的WorldFIP主控板卡的制作方法
技術領域：
本實用新型涉及WorldFIP網(wǎng)絡控制系統(tǒng)中的高級別設備，尤其涉及一種基 于ARM 7微處理器的WorldFIP主控板卡。
背景技術：
WorldFIP是以法國ALST0M公司為主推行的一種開放的現(xiàn)場總線實時工業(yè)控 制網(wǎng)絡，可用于連續(xù)或斷續(xù)過程的自動化控制系統(tǒng)。作為滿足IEC現(xiàn)場總線標 準之一 (IEC 61158)和EN50170-3標準的WorldFIP較好地將實時性和效率要 求結合在一起。即在不影響實時通信的前提下，在同一條總線上也能傳遞隨機 信息，為與IT技術的融合打下了堅實的基礎。同時，WorldFIP總線又具有與 Internet連接的擴展性能，在國內(nèi)的機車、電廠等工業(yè)領域已廣泛應用。目前， 國內(nèi)應用的WorldFIP總線設備都是采用進口，這樣不但成本高而且兼容性不夠 好，造成了資源、資金的浪費?；谝陨显蛭覈验_始自主研發(fā)WorldFIP總 線設備。
WorldFIP主控板卡作為WorldFIP網(wǎng)絡的最高級別設備，國內(nèi)仍采用ALST0M 公司提供的WorldFIP板卡，而ALST0M公司提供的WorldFIP板卡均為通用PCI 或ISA通用接口，無法滿足鐵路機車車輛控制的特殊要求。國內(nèi)還沒有自主研 發(fā)的WorldFIP主控板卡，因此急需一種兼容性好、價格便宜并且有著自主產(chǎn)權 的WorldFIP主控板卡來填補國內(nèi)的空白。 發(fā)明內(nèi)容
本實用新型的目的在于針對現(xiàn)有技術的不足和國內(nèi)同類產(chǎn)品的空白，研制 一種兼容性好、造價低、自主產(chǎn)權的基于ARM7微處理器的WorldFIP主控板卡。 本實用新型的技術解決手段為
一種基于ARM 7微處理器的WorldFIP主控板卡，包括WorldFIP接口電路， 它是由通訊控制器、介質(zhì)冗余管理器和驅(qū)動隔離器通過總線連接構成，完成主 控板卡與現(xiàn)場總線的通信任務；其特征在于還包括主控器和主控器外圍電路；所述的主控器為ARM 7微處理器的數(shù)據(jù)接口通過系統(tǒng)外總線同通訊控制器的數(shù) 據(jù)接口直接連接，主控器的控制接口通過一塊可編程控制芯片CPLD與通訊控制 器的控制接口進行連接，實現(xiàn)主控器對通訊控制器進行控制和數(shù)據(jù)交換以及電 平配比；所述的主控器外圍電路包括串行接口 RS232/RS485總線驅(qū)動器，實現(xiàn) 設備擴展、調(diào)試、網(wǎng)絡初始化和程序監(jiān)控等功能。
所述的通訊控制器為FULLFIP2，介質(zhì)冗余管理器為FIPDUAL和驅(qū)動隔離器 為FILEDRIVE與FIFLDTR組合組件。
所述的CPLD —方面做邏輯處理功能，將主控器的控制信號進行邏輯組合對 通訊控制器進行控制，通訊控制器的返回信號也通過CPLD進行邏輯處理后發(fā)送 給主控器，另外一個方面起到了電平匹配的功能，將電平轉(zhuǎn)換成通訊控制器所 滿足的電平等級。
該板卡采用主控器和通訊控制器一體化設計，只需5V電源供電即可完成系 統(tǒng)的控制、通信功能。
所述外圍電路還包括程序存儲器、動態(tài)存儲器、看門狗電路和實時時鐘芯 片，提供硬件系統(tǒng)的監(jiān)控功能、處理器工作時的程序存儲和運行的物理介質(zhì)， 以及在WorldFIP協(xié)議里面可以起到過程數(shù)據(jù)和消息的時間戳等功能。
與現(xiàn)有技術相比，本實用新型的優(yōu)點是顯而易見的，同類產(chǎn)品相比具有
(1) 具有高速進行大數(shù)據(jù)交換能力。
(2) 機車布線少、布線簡單和故障點少等優(yōu)點。
(3) 解決了 WorldFIP主控板卡主要靠從國外購買的狀況，降低了使用成本。
(4) 更加利于WorldFIP微碼在一個新的操作系統(tǒng)的移植。

圖1為本實用新型的結構示意圖2為本實用新型的ARM與FULLFIP2接口示意圖3為本實用新型的電器連接示意圖4為ARM 7及其外圍電路接口電路圖5為FULLFIP2的電路連接圖6為FIPDUAL、 FILEDRIVE和FIFLDTR電路連接圖1為本實用新型的說明書摘要附圖。
圖中1、主控器，2、程序存儲器，3、動態(tài)存儲器，4、通訊控制
器，5、介質(zhì)冗余管理器，6、驅(qū)動隔離器，8、系統(tǒng)外總線，9、 WorldFIP 總線，10、冗余WorldFIP總線，11、 RS232/RS485總線驅(qū)動器，12、 CPLD， 13、鎖存器。
具體實施方式

由圖1 圖6所示的基于ARM 7微處理器的WorldFIP主控板卡，包括 WorldFIP接口電路，它是由通訊控制器4、介質(zhì)冗余管理器5和驅(qū)動隔離器6 通過總線連接構成，完成主控板卡與現(xiàn)場總線的通信任務；其特征在于還包括 主控器1和主控器外圍電路；所述的主控器1為ARM 7微處理器的數(shù)據(jù)接口通 過系統(tǒng)外總線8同通訊控制器4的數(shù)據(jù)接口直接連接，主控器1的控制接口通 過一塊可編程控制芯片CPLD 12與通訊控制器4的控制接口進行連接，實現(xiàn)主 控器1對通訊控制器4進行控制和數(shù)據(jù)交換以及電平配比；所述的主控器外圍 電路包括串行接口 RS232/RS485總線驅(qū)動器2，實現(xiàn)設備擴展、調(diào)試、網(wǎng)絡初始 化和程序監(jiān)控等功能。
主控器1為ARM 7微處理器采用NET+50，這是一款基于ARM 7 TDMI內(nèi)核 的純32位高性能嵌入式RISC處理器，作為整個系統(tǒng)的主控單元，發(fā)出控制命 令，進行數(shù)據(jù)交換，它支持32位、24位、16位以及8位數(shù)據(jù)總線。最高主頻 可以達到130MHz。采用3級指令流水線。使用單一 32位數(shù)據(jù)總線傳送指令和數(shù) 據(jù)。對存儲器的數(shù)據(jù)訪問支持8位，16位，32位。該芯片主要有以下的特征資 源帶有MII接口的完整10/100BaseT Ethernet MAC; IO個通道DMA控制器; 2個完全獨立的HDLC/UART/SPI串行口； P1284/ENI/GPIO接口，共享管腳；2
個獨立的27位可編程定時器；5個獨立的可編程片選；支持同步的和異步外設
時序；支持所有的SRAM、 FD/ED0靈M、 SDRAM、 FLASH、 EEPROM;支持廣泛的實 時操作系統(tǒng)，如pSOS、 VxWorks、 Nucleus、 0S9等。
其中，外圍電路還包括看門狗電路，采用專門的看門狗管理芯片IMP706， 可以實現(xiàn)板卡的電壓監(jiān)視功能，具有很強的可靠性；串行通信接口或以太網(wǎng)通 信接口可以RS485/RS232方式進行程序監(jiān)控，調(diào)試及外部設備通信；其中，S485 接口是為了給沒有帶WorldFIP接口的設備預留的，因為一般機車上RS485通信 接口比較多，這樣就可以方便很多不具備WorldFIP接口的設備上WorldFIP網(wǎng) 絡；RS232接口主要是用在配置WorldFIP網(wǎng)絡上，用戶可通過上層軟件將配置 文件下載到板卡上可以實現(xiàn)WorldFIP網(wǎng)絡初始化的配置，提高了應用的靈活性 能和便利性能。網(wǎng)絡接口可以提供網(wǎng)絡接口的設備上WorldFIP網(wǎng)絡、定時器和 I/O接口等資源用于對程序的控制中。FLASH/SDRAM則作為處理器工作時的程序 存儲和運行的物理介質(zhì)。實時時鐘芯片DS3231用于時間的存儲功能，同時在 WorldFIP協(xié)議里面可以起到過程數(shù)據(jù)和消息的時間戳作用。 通信模塊連接主要完成主控板卡與現(xiàn)場總線的通信任務。此模塊主要包括 以下幾個部分通信控制器FULLFIP2、介質(zhì)冗余控制器件FIPDUAL、總線驅(qū)動器 件FIELDRIVE和信號隔離變壓器FIELDTR。所述的通訊控制器4為FULLFIP2，介質(zhì) 冗余管理器5為FIPDUAL和驅(qū)動隔離器6為FILEDRIVE與FIFLDTR組合組件。其結 構圖如圖l所示?，F(xiàn)場總線通信控制器4選用FULLFIP2，它可以實現(xiàn)WorldFIP現(xiàn) 場總線絕大多數(shù)的聯(lián)接和應用協(xié)議，包括數(shù)據(jù)鏈路層的一套周期和非周期的緩 沖傳送和信息服務、具有總線仲裁功能、支持MPS應用層服務，包括提示、刷新 和同步機制。該芯片一旦配置成功，它將能獨自完成相關的網(wǎng)絡功能，并將相 關數(shù)據(jù)存入自有的存儲器(Private RAM)，供用戶調(diào)用，用戶微處理器負責運 行應用軟件。用戶請求和網(wǎng)絡事件是完全異步的，因為任何數(shù)據(jù)庫的訪問沖突 都由內(nèi)部算法解決。為使之能夠更好的完成工作FULLFIP2芯片外帶的SRAM芯片 是完全由FULLFIP2自己管理的，在選擇該SMM時，我們采用了訪問速度等級很 高的芯片靜態(tài)SRAM AS7C4096-15JI，用來暫存WorldFIP的數(shù)據(jù)信息。 由于通信控制器FULLFIP2提供的是介質(zhì)非冗余結構，并不具備冗余處理功 能，為了滿足鐵路機車車輛控制可靠性的特殊要求，加設了 FIPDUAL用于實現(xiàn) 介質(zhì)冗余控制。它完成如下功能自動選擇通道，在用戶處理器的請求下自動 禁止一個或兩個通道；存儲每個通道傳輸錯誤并通知用戶處理器(傳輸錯誤是指 由介質(zhì)冗余單元所指示的線過載、線欠載、曼徹斯特編碼錯誤)，供應"接 收通道"數(shù)據(jù)給FULLFIP2，將寄存器傳輸錯誤提交給用戶處理器，提供用于檢 測的"內(nèi)部循環(huán)""模式。選用FILEDRIVE組件是一組完全集成的總線驅(qū)動電 路，用來提供協(xié)議組件與現(xiàn)場總線隔離變壓器之間的接口(這一功能也被稱為 MAU介質(zhì)附加單元)，其中FILEDRIVE組件集成了 1個總線驅(qū)動器、1個總線 接收器、1組傳送錯誤檢測電路、1個監(jiān)視接口和l組檢測接口電路。選用
FIFLDTR組件是隔離變壓器。它們提供了 1個FILEDRIVE線驅(qū)動器和現(xiàn)場總線 物理介質(zhì)之間的電隔離。與FILEDRIVE相聯(lián)系的FIELDTR實現(xiàn)介質(zhì)附加單元 (MAU)的功能。根據(jù)IEC11582 - 2 (物理層標準和服務規(guī)定)，對于3種不 同的現(xiàn)場總線速度(31. 25kbps、 1Mbps、 2. 5Mbps)可采用不同速率的隔離變壓器， 在一般的系統(tǒng)中使用的是WorldFIP 1Mbps的通信速率。FIELDTR變壓器均設 計成半雙工模式，并滿足IEC61158中關于EMC標準。由于系統(tǒng)設計成1Mbps的 通信速率，故協(xié)議控制芯片的時鐘采用64MHz。BRQn、BGNTn、DTACKn是FULLFIP2 與ARM的握手信號；RWn是訪問FULLFIP2內(nèi)部寄存器的讀寫控制信號，CSn是 片選信號，F(xiàn)ULLFIP2需占用ARM兩個中斷請求信號線，其中IRQn是FULLFIP2的 中斷請求、E0C是FULLFIP2的總線仲裁周期結束中斷信號；WRn和RDn分別為 FULLFIP2對其私有RAM的讀寫信號，74LS273對FULLFIP2的地址/數(shù)據(jù)復用信 號進行鎖存，通信模塊的基本原理圖如圖2所示。
如圖2 ARM主控芯片通過一塊可編程控制芯片CPLD 12和FULLFIP2連接， 該可編程芯片一方面做邏輯處理功能，將ARM芯片的控制信號進行邏輯組合對 FULLFIP2芯片進行控制，同時，F(xiàn)ULLFIP2芯片的返回信號也通過可編程控制芯 片進行邏輯處理后送給ARM主控芯片，另外一個方面就是起到了電平匹配的功 能，將電平轉(zhuǎn)換成FULLFIP2芯片所滿足的電平等級。該板卡采用微處理器和通 信控制器一體化設計，外圍只需提供5V電源即可完成系統(tǒng)的控制、通信功能。
由于WorldFIP的微碼一部分被固化在FULLFIP2芯片里面， 一部分作為用 戶的程序的一部分進行發(fā)布給用戶使用，目的就是為了使用戶基于不同的操作 系統(tǒng)、不同的微處理器來實現(xiàn)WorldFIP總線的功能。
Nucleus Plus操作系統(tǒng)具有良好的實時性能，而且其內(nèi)核使開放源碼的搶 占式多任務操作系統(tǒng)內(nèi)核，采用軟件組的方法，包括多任務調(diào)度、內(nèi)存管理、 任務間通訊、任務的同步與互斥、中斷管理、定時器等來支持工程的開發(fā)， WorldFIP總線的功能的實現(xiàn)就是在該實時操作系統(tǒng)內(nèi)核的強大功能支持下，結 合WorldFIP微碼來實現(xiàn)的。
由于FULLFIP2通信控制器是一種不公開機理的芯片，用戶無法直接對該芯 片進行編程，對它的操作均需通過ALST0M公司提供的FDM函數(shù)來實現(xiàn)，F(xiàn)DM(FIP DEVICE MANAGER)是一套用來完成對通信控制器的管理以及它與FIPC0DE微碼 交互的軟件，它以函數(shù)庫的形式與用戶程序連接。這里使用的是FDM4.11的版
本。操作系統(tǒng)的移植就是如何將FDM嵌入自己的軟件中。首先，F(xiàn)DM有一個 use—opt. h的頭文件，它包含了一些與操作系統(tǒng)以及硬件相關的選項如pS0S、 VxWorks、 Solaris等。由于該系統(tǒng)是在Nucleus下開發(fā)，所以使用時需要增加 一個編譯選項ftdefine FDM—WITH—Nucleus YES;同時將別的相關選項關閉。 另外，由于我們的微處理器是大開端的所以一定要將CPU大小開端的選項改為 大開端。比較重要的是需要對FDM的信號量、臨界區(qū)、內(nèi)存以及對硬件的底層 訪問函數(shù)的改寫，使用Nucleus的函數(shù)重新定義。
上層應用實現(xiàn)，對操作系統(tǒng)的底層移植完成后，就可以用FDM提供的接口 函數(shù)庫進行用戶應用程序的編寫。用戶可以實現(xiàn)變量和消息的處理。在程序中 使用了兩個任務來分別完成變量的讀寫以及消息的發(fā)送過程，消息的讀處理是 根據(jù)FULLFIP2內(nèi)部機制來實現(xiàn)的，用戶只需要在接收消息初始化定義的函數(shù)體 里面取出讀到的消息內(nèi)容即可。具體的程序過程如下
a、 在Nucleus操作系統(tǒng)下調(diào)用Application—Initialize ()函數(shù)進行系統(tǒng)資 源，任務以及信號量的定義，并將定義的中斷函數(shù)和FULLFIP2內(nèi)部的IRQ以及 EOC連接起來。
b、 用f dm_initialize ()禾口 fdm—initialize—network(&Soft， &Hard，如ser) 實現(xiàn)FDM庫的初始化工作和FDM實例的創(chuàng)建。其中，Soft是 FDM—CONFIGURATION—SOFT的結構體，定義一些關于WorldFIP軟件配置的參數(shù)， Hard是一個FDM—CONFIGURATION—HARD的結構體，主要是定義和硬件相關的一些 參數(shù)如接口地址，私有RAM的空間等。User是一個FDMJDENTIFICATION類型的 結構體，有用定義標識變量。
c、 調(diào)用fdm—valid—medium(p—Network，JffiDIUM—1—2)函數(shù)啟動介質(zhì)冗余的 功能，其中，p_Network是fdm—initialize—network ()函數(shù)的返回值， —MEDIUM」_2表示使用的是雙介質(zhì)冗余。
以上所述，僅為本實用新型較佳的具體實施方式
，但本實用新型的保護范 圍并不局限于此，任何熟悉本技術領域的技術人員在本實用新型揭露的技術范 圍內(nèi)，根據(jù)本實用新型的技術方案及其發(fā)明構思加以等同替換或改變，都應涵 蓋在本實用新型的保護范圍之內(nèi)。
權利要求1、一種基于ARM 7微處理器的WorldFIP主控板卡，包括WorldFIP接口電路，它是由通訊控制器(4)、介質(zhì)冗余管理器(5)和驅(qū)動隔離器(6)通過總線連接構成，完成主控板卡與現(xiàn)場總線的通信任務；其特征在于還包括主控器(1)和主控器外圍電路；所述的主控器(1)為ARM 7微處理器的數(shù)據(jù)接口通過系統(tǒng)外總線(8)同通訊控制器(4)的數(shù)據(jù)接口直接連接，主控器(1)的控制接口通過一塊可編程控制芯片CPLD(12)與通訊控制器(4)的控制接口進行連接，實現(xiàn)主控器(1)對通訊控制器(4)進行控制和數(shù)據(jù)交換以及電平配比；所述的主控器外圍電路包括串行接口RS232/RS485總線驅(qū)動器(2)，實現(xiàn)設備擴展、調(diào)試、網(wǎng)絡初始化和程序監(jiān)控等功能。
2、 根據(jù)權利要求1所述的基于ARM 7微處理器的WorldFIP主控板卡，其 特征在于所述的通訊控制器(4)為FULLFIP2，介質(zhì)冗余管理器(5)為FIPDUAL 和驅(qū)動隔離器(6)為FILEDRIVE與FIFLDTR組合組件。
3、 根據(jù)權利要求1所述的基于ARM 7微處理器的WorldFIP主控板卡，其 特征在于該板卡將主控器(1)和通訊控制器(4)設計在一個板子上，這樣只 需5V電源供電即可完成系統(tǒng)的控制、通信功能。
4、 根據(jù)權利要求1所述的基于ARM 7微處理器的WorldFIP主控板卡，其 特征在于所述外圍電路還包括程序存儲器(2)、動態(tài)存儲器(3)、看門狗電路 和實時時鐘芯片，提供硬件系統(tǒng)的監(jiān)控功能、處理器工作時的程序存儲和運行 的物理介質(zhì)，以及在WorldFIP協(xié)議里面可以起到過程數(shù)據(jù)和消息的時間戳等功
專利摘要本實用新型公開了一種基于ARM 7微處理器的WorldFIP主控板卡，包括WorldFIP接口電路，它是由通訊控制器、介質(zhì)冗余管理器和驅(qū)動隔離器通過總線連接構成，完成主控板卡與現(xiàn)場總線的通信任務；其特征在于還包括主控器和主控器外圍電路；主控器為ARM 7微處理器的數(shù)據(jù)接口通過系統(tǒng)外總線同通訊控制器的數(shù)據(jù)接口直接連接，主控器的控制接口通過一塊可編程控制芯片CPLD與通訊控制器的控制接口進行連接，實現(xiàn)主控器對通訊控制器進行控制和數(shù)據(jù)交換以及電平配比；主控器外圍電路包括串行接口RS232/RS485總線驅(qū)動器。該板卡具有兼容性好、造價低等特點，適宜在WorldFIP網(wǎng)絡控制系統(tǒng)中應用。
文檔編號H04L12/28GK201178422SQ20072001244
公開日2009年1月7日 申請日期2007年5月30日 優(yōu)先權日2007年5月30日
發(fā)明者濤 吳, 李時智, 李礫工, 馬晨普 申請人:中國北車股份有限公司