專利名稱：一種嵌入式音頻監(jiān)測(cè)裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及監(jiān)控裝置，特別是涉及一種嵌入式音頻監(jiān)測(cè)裝置。
背景技術(shù)：
傳統(tǒng)的音頻總控系統(tǒng)的實(shí)現(xiàn)方案中多采用音頻矩陣、音頻切換器、音頻處理器、音頻分 配器、音頻監(jiān)測(cè)儀等設(shè)備來(lái)實(shí)現(xiàn)信號(hào)實(shí)時(shí)電平監(jiān)測(cè)、系統(tǒng)內(nèi)對(duì)講、多點(diǎn)監(jiān)聽(tīng)、報(bào)警指示、音 頻指標(biāo)在線測(cè)量、代播報(bào)警，設(shè)備繁多，架設(shè)復(fù)雜。

實(shí)用新型內(nèi)容
本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供一種克服上述不足、便于將采集、分析、播放 等功能整合為一體的嵌入式音頻監(jiān)測(cè)裝置。
本實(shí)用新型是這樣實(shí)現(xiàn)的它包括音頻模塊，所述音頻模塊包括分別通過(guò)現(xiàn)場(chǎng)可編程門(mén) 陣列與嵌入式處理器相連的AD轉(zhuǎn)換模塊、DA轉(zhuǎn)換模塊、AES解碼模塊和AES編碼模塊；所 述嵌入式處理器通過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列控制AD轉(zhuǎn)換模塊或AES解碼模塊對(duì)音頻數(shù)據(jù)進(jìn)行采 集，并控制DA轉(zhuǎn)換模塊或AES編碼模塊對(duì)音頻數(shù)據(jù)進(jìn)行播放；所述現(xiàn)場(chǎng)可編程門(mén)陣列用來(lái) 作為所述嵌入式處理器的一個(gè)高速數(shù)據(jù)接收接口和一個(gè)發(fā)送接口；所述AES解碼模塊用于將 符合AES標(biāo)準(zhǔn)的音頻信號(hào)轉(zhuǎn)換成數(shù)字音頻信號(hào)；所述AES編碼信號(hào)用于將數(shù)字音頻信號(hào)轉(zhuǎn)換 成符合AES標(biāo)準(zhǔn)的音頻信號(hào)。
還包括與嵌入式處理器相連的網(wǎng)絡(luò)控制器。
所述的嵌入式處理器為通用精簡(jiǎn)指令系統(tǒng)運(yùn)算控制器。
本實(shí)用新型在現(xiàn)行廣播信號(hào)專線傳輸(模擬信號(hào)或AES信號(hào))的基礎(chǔ)上，將信號(hào)實(shí)時(shí)電 平監(jiān)測(cè)、系統(tǒng)內(nèi)對(duì)講、多點(diǎn)監(jiān)聽(tīng)、報(bào)警指示、音頻指標(biāo)在線測(cè)量、代播報(bào)警系統(tǒng)等采用最新 的網(wǎng)絡(luò)音頻技術(shù)融合成一個(gè)獨(dú)立的輔助一體化系統(tǒng)。同時(shí)由于采用內(nèi)部帶有RAM的FPGA， 不但解決了成本的問(wèn)題，也給設(shè)計(jì)帶來(lái)靈活的改進(jìn)空間。FPGA中為接收和發(fā)送各分配有兩 塊大小為2048bytes的雙口RAM作為數(shù)據(jù)緩存用。在實(shí)際使用時(shí)，根據(jù)音頻數(shù)據(jù)的采樣率大 小，每次緩存一定大小的數(shù)據(jù)，兩塊數(shù)據(jù)存儲(chǔ)區(qū)域相互切換，保證數(shù)據(jù)緩存沒(méi)有讀寫(xiě)錯(cuò)誤。


附圖為嵌入式音頻監(jiān)測(cè)裝置結(jié)構(gòu)原理示意圖。
具體實(shí)施方式
根據(jù)附圖，嵌入式音頻監(jiān)測(cè)裝置主要包括嵌入式CPU、現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)、網(wǎng) 絡(luò)控制器和由AD轉(zhuǎn)換模塊、DA轉(zhuǎn)換模塊、AES解碼模塊和AES編碼模塊構(gòu)成的音頻模塊。 接收數(shù)據(jù)時(shí)，嵌入式CPU通過(guò)FPGA的邏輯控制部分設(shè)置AD轉(zhuǎn)換模塊或AES解碼模塊的工作 模式，使其接收模擬或AES音頻信號(hào)并轉(zhuǎn)換成數(shù)字音頻信號(hào)送入FPGA,該數(shù)據(jù)在FPGA中的 數(shù)據(jù)緩存部分緩沖后進(jìn)入嵌入式CPU，之后由嵌入式CPU對(duì)音頻數(shù)據(jù)進(jìn)行分析、處理或轉(zhuǎn)發(fā)。 發(fā)送數(shù)據(jù)時(shí)，嵌入式CPU通過(guò)FPGA的邏輯控制部分控制DA轉(zhuǎn)換模塊或AES編碼模塊的工作 模式，并將數(shù)字音頻數(shù)據(jù)經(jīng)由FPGA緩沖后送入DA轉(zhuǎn)換模塊或AES編碼模塊，由上述兩個(gè)模 塊將數(shù)字音頻數(shù)據(jù)轉(zhuǎn)換成模擬或AES音頻信號(hào)。嵌入式CPU還可通過(guò)網(wǎng)絡(luò)控制器，接收網(wǎng)絡(luò) 上傳輸來(lái)的數(shù)字音頻數(shù)據(jù)并進(jìn)行分析、處理或轉(zhuǎn)發(fā)，同時(shí)也可以將數(shù)字音頻數(shù)據(jù)通過(guò)網(wǎng)絡(luò)發(fā) 送出去。
當(dāng)要實(shí)現(xiàn)音頻矩陣/切換器/分配器的功能時(shí)，根據(jù)矩陣/切換器/分配器的規(guī)模需要(輸入 通道數(shù)+輸出通道數(shù))塊板卡以及網(wǎng)絡(luò)交換機(jī)，將輸入音頻的板卡對(duì)應(yīng)的設(shè)置成模擬或AES 模式，并通過(guò)網(wǎng)絡(luò)發(fā)送板卡接收到的數(shù)字音頻數(shù)據(jù)；將輸出音頻的板卡對(duì)應(yīng)的設(shè)置成模擬或 AES模式，并通過(guò)網(wǎng)絡(luò)接收需要輸出的輸入卡音頻數(shù)據(jù)進(jìn)行播放。
當(dāng)要實(shí)現(xiàn)音頻監(jiān)測(cè)儀的功能，將輸入音頻的板卡設(shè)置成對(duì)應(yīng)的模擬或AES模式，由CPU 對(duì)接收下來(lái)的音頻進(jìn)行電平、相位等指標(biāo)的監(jiān)測(cè)。
在嵌入式音頻監(jiān)測(cè)裝置中，嵌入式CPU選用了Intel公司的Xscale微體系結(jié)構(gòu)的嵌入式微 處理器芯片PXA255。 AD轉(zhuǎn)換模塊釆用Cirrus Logic公司的CS5361芯片以及相應(yīng)的運(yùn)放電路， DA轉(zhuǎn)換模塊采用Qrrus Logic公司的CS4391A芯片以及相應(yīng)的運(yùn)放電路，AES解碼模塊采用 Cirrus Logic公司的CS8416芯片，AES編碼模塊采用Cirrus Logic公司的CS8406芯片以及相應(yīng) 的運(yùn)放電路。網(wǎng)絡(luò)控制器采用SMSC公司的10/100M自適應(yīng)網(wǎng)絡(luò)傳輸芯片。
權(quán)利要求1、一種嵌入式音頻監(jiān)測(cè)裝置，包括音頻模塊，其特征在于所述音頻模塊包括分別通過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列與嵌入式處理器相連的AD轉(zhuǎn)換模塊、DA轉(zhuǎn)換模塊、AES解碼模塊和AES編碼模塊；所述嵌入式處理器通過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列控制AD轉(zhuǎn)換模塊或AES解碼模塊對(duì)音頻數(shù)據(jù)進(jìn)行采集，并控制DA轉(zhuǎn)換模塊或AES編碼模塊對(duì)音頻數(shù)據(jù)進(jìn)行播放；所述現(xiàn)場(chǎng)可編程門(mén)陣列用來(lái)作為所述嵌入式處理器的一個(gè)高速數(shù)據(jù)接收接口和一個(gè)發(fā)送接口；所述AES解碼模塊用于將符合AES標(biāo)準(zhǔn)的音頻信號(hào)轉(zhuǎn)換成數(shù)字音頻信號(hào)；所述AES編碼信號(hào)用于將數(shù)字音頻信號(hào)轉(zhuǎn)換成符合AES標(biāo)準(zhǔn)的音頻信號(hào)。
2、 根據(jù)權(quán)利要求l所述的嵌入式音頻監(jiān)測(cè)裝置，其特征在于還包括與嵌入式處理器相連 的網(wǎng)絡(luò)控制器。
3、 根據(jù)權(quán)利要求l所述的嵌入式音頻監(jiān)測(cè)裝置，其特征在于所述的嵌入式處理器為通用 精簡(jiǎn)指令系統(tǒng)運(yùn)算控制器。
專利摘要本實(shí)用新型為一種嵌入式音頻監(jiān)測(cè)裝置。它包括分別通過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列與嵌入式處理器相連的由AD轉(zhuǎn)換模塊、DA轉(zhuǎn)換模塊、AES解碼模塊和AES編碼模塊構(gòu)成的音頻模塊；所述嵌入式處理器通過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列控制AD轉(zhuǎn)換模塊或AES解碼模塊對(duì)音頻數(shù)據(jù)進(jìn)行采集，并控制DA轉(zhuǎn)換模塊或AES編碼模塊對(duì)音頻數(shù)據(jù)進(jìn)行播放；所述現(xiàn)場(chǎng)可編程門(mén)陣列用來(lái)作為所述嵌入式處理器的一個(gè)高速數(shù)據(jù)接收接口和一個(gè)發(fā)送接口；所述AES解碼模塊用于將符合AES標(biāo)準(zhǔn)的音頻信號(hào)轉(zhuǎn)換成數(shù)字音頻信號(hào)；所述AES編碼信號(hào)用于將數(shù)字音頻信號(hào)轉(zhuǎn)換成符合AES標(biāo)準(zhǔn)的音頻信號(hào)。本實(shí)用新型在現(xiàn)行廣播信號(hào)專線傳輸?shù)幕A(chǔ)上，將信號(hào)實(shí)時(shí)電平監(jiān)測(cè)、系統(tǒng)內(nèi)對(duì)講、多點(diǎn)監(jiān)聽(tīng)、報(bào)警指示、音頻指標(biāo)在線測(cè)量、代播報(bào)警系統(tǒng)等采用最新的網(wǎng)絡(luò)音頻技術(shù)融合成一個(gè)獨(dú)立的輔助一體化系統(tǒng)。
文檔編號(hào)H04L12/24GK201008182SQ200720067350
公開(kāi)日2008年1月16日 申請(qǐng)日期2007年2月14日 優(yōu)先權(quán)日2007年2月14日
發(fā)明者呂家瑜, 惠新標(biāo), 毅 曹, 陳立德, 樑 顧 申請(qǐng)人:上海風(fēng)格信息技術(shù)有限公司