專(zhuān)利名稱(chēng)：基頻帶硬件傳輸架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及的是一種傳輸設(shè)備，特別涉及的是一種基頻帶硬件傳輸架構(gòu)。
技術(shù)背景現(xiàn)有的數(shù)字?jǐn)?shù)據(jù)運(yùn)算與傳輸，多以軟件控制微控制器以執(zhí)行對(duì)于數(shù)據(jù)的攫取、 運(yùn)算、傳輸與儲(chǔ)存等功能。微控制器之中斷次數(shù)較多，數(shù)據(jù)搬移頻繁，使微控制 器處在經(jīng)常性的工作狀態(tài)。攫取同步信號(hào)的系統(tǒng)時(shí)間因中斷前執(zhí)行指令長(zhǎng)短不一 容易產(chǎn)生系統(tǒng)時(shí)序抖動(dòng)(jitter)加大，因而造成數(shù)據(jù)傳輸錯(cuò)誤。微控制器須執(zhí)行無(wú) 謂的重送或鏈路重建步驟，無(wú)形中降低微控制器的運(yùn)算能力與整體數(shù)字?jǐn)?shù)據(jù)傳輸 效率，同時(shí)也消耗還多的電力，尤其對(duì)于強(qiáng)調(diào)環(huán)保、省電與傳輸質(zhì)量的可攜式語(yǔ) 音設(shè)備，無(wú)法符合實(shí)際的需要?，F(xiàn)有的可攜式語(yǔ)音設(shè)備，通常需須具備待機(jī)長(zhǎng)的功能，同時(shí)具有迷你輕巧的 特點(diǎn)；就操作功能而言，若要具備高速運(yùn)算或傳輸能力，則須搭配高頻率的晶體、 振蕩器或微控制器，其結(jié)果將導(dǎo)致設(shè)備還耗電；若一味增加電源容量，不僅無(wú)法 達(dá)到迷你輕巧的特點(diǎn)，整體重量勢(shì)必增加。其解決的道，可使微控制器在單位時(shí) 間內(nèi)的工作頻率減少，增加休眠狀態(tài)，減少電源消耗；但是特制化基頻帶電路仍 需要在最低耗能條件下始能維持設(shè)備的基本功能，就實(shí)務(wù)上而言，以目前使用 2.4GHzISM波段的藍(lán)芽(BlueTooth)無(wú)線數(shù)字信號(hào)模塊，其基頻電路前端處理射頻 (RF)的數(shù)字信號(hào)收發(fā)組件需要振蕩器的最低工作頻率約為12MHz，若能使基頻電 路與數(shù)字信號(hào)收發(fā)組件共享同一個(gè)振蕩器，可使系統(tǒng)的耗電減少；但是要以工作 頻率約為12MHz的振蕩器操作在傳輸數(shù)據(jù)、語(yǔ)音壓縮與數(shù)字信號(hào)處理，其頻率速 度明顯不足；且一般現(xiàn)有的數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊每接收8個(gè)bit外部信號(hào)數(shù)據(jù)即產(chǎn) 生一個(gè)中斷信號(hào)至微控制器，造成中斷信號(hào)頻繁與等待時(shí)間過(guò)長(zhǎng)，微控制器待命 處理收發(fā)數(shù)據(jù)的時(shí)間過(guò)久，無(wú)法執(zhí)行其它呼叫控制(Call Control)或數(shù)字信號(hào)處理 (音頻頻譜分析、語(yǔ)音壓縮)等需較高處理頻率的工作，嚴(yán)重降低整體數(shù)據(jù)傳輸效 率與運(yùn)算的速度，同時(shí)也增加電源消耗，故在實(shí)際使用上仍不符合使用者的所需。發(fā)明內(nèi)容本實(shí)用新型的主要目的是在提供一種基頻帶硬件傳輸架構(gòu)，用以克服上述缺陷。為實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案在于，提供一種基頻帶硬件傳 輸架構(gòu)，其具有一無(wú)線數(shù)字信號(hào)收發(fā)單元、 一雙向數(shù)據(jù)接口、 一頻率恢復(fù)校正功 能區(qū)塊(包含一接收數(shù)據(jù)頻率修正器)、 一相關(guān)器(包含一位移緩存器與一接序碼比 較器)、 一微控制器、 一編譯碼模塊、 一頻率事件控制模塊(包含一系統(tǒng)頻率、一 定時(shí)器、 一系統(tǒng)時(shí)間攫取緩存器與一發(fā)射同步脈波產(chǎn)生器)、 一數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模 塊(包含二事件監(jiān)視器、 一數(shù)據(jù)指針器、 一邏輯控制器與一位移緩存器)、 一直接 記憶存取區(qū)塊(包含一隨機(jī)存取內(nèi)存與一內(nèi)存仲裁多任務(wù)器)、 一收發(fā)模塊命令控 制器與一振蕩器等的組合設(shè)計(jì)，而在所述的相關(guān)器以接序碼比較器鑒識(shí)輸入數(shù)據(jù) 的相似度是否達(dá)到默認(rèn)值，然后產(chǎn)生接序碼中斷信號(hào)同時(shí)傳遞至微控制器與頻率 事件控制模塊，使中斷觸發(fā)的系統(tǒng)時(shí)間可通過(guò)硬件攫取，減少相對(duì)于以軟件攫取 的時(shí)序抖動(dòng)產(chǎn)生的頻率誤差，接序碼中斷信號(hào)同時(shí)也通知微控制器系統(tǒng)將開(kāi)始接 收信息，由于微控制器與頻率事件控制模塊均收到相同之中斷信號(hào)(可避免現(xiàn)有 架構(gòu)的微控制器因尚在執(zhí)行其它軟件指令，使其進(jìn)入中斷排程的時(shí)間不一致，造 成攫取中斷信號(hào)的時(shí)序與計(jì)數(shù)產(chǎn)生誤差或延遲)，使得微控制器具有精確參考時(shí) 間調(diào)整本機(jī)與主頻率機(jī)器時(shí)框偏移誤差，并做進(jìn)一步修正，使雙方維持在可接受 的誤差范圍內(nèi)進(jìn)行通訊或數(shù)據(jù)傳遞的功能；此外，接序碼比較器也產(chǎn)生接收觸發(fā) 信號(hào)至數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊的邏輯控制器，使的開(kāi)始傳送來(lái)自串并聯(lián)位移緩存器 的接收數(shù)據(jù)進(jìn)入內(nèi)存。邏輯控制器周期性告知內(nèi)存仲裁多任務(wù)器，接收外部信號(hào) 數(shù)據(jù)的工作即將開(kāi)始，同時(shí)暫停微控制器搬移內(nèi)存內(nèi)數(shù)據(jù)的執(zhí)行優(yōu)先權(quán)，此控制 邏輯以直接內(nèi)存存取方式和微控制器碰撞等待機(jī)制配合，增加整體的實(shí)用性。為達(dá)上述的目的，本實(shí)用新型是一種基頻帶硬件傳輸架構(gòu)，包括有一無(wú)線數(shù) 字信號(hào)收發(fā)單元、 一雙向數(shù)據(jù)接口、 一頻率恢復(fù)校正功能區(qū)塊、 一相關(guān)器、 一微 控制器、 一編譯碼模塊、 一頻率事件控制模塊、 一數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊、 一直接 記憶存取區(qū)塊、 一收發(fā)模塊命令控制器與一振蕩器，以發(fā)射同步脈波產(chǎn)生器監(jiān)視 系統(tǒng)時(shí)間，并在預(yù)定時(shí)間產(chǎn)生 一個(gè)數(shù)據(jù)發(fā)射時(shí)間定位脈波，此脈波觸發(fā)數(shù)據(jù)串并 聯(lián)轉(zhuǎn)換模塊開(kāi)始讀取儲(chǔ)存在隨機(jī)存取內(nèi)存內(nèi)的數(shù)據(jù)至位移緩存器；邏輯控制器則計(jì)數(shù)已輸出數(shù)據(jù)容量并周期性填補(bǔ)數(shù)據(jù)進(jìn)入位移緩存器，數(shù)據(jù)串并聯(lián)轉(zhuǎn)換器與直 接記憶存取區(qū)塊運(yùn)作方式與接收模式相同；同時(shí)，微控制器經(jīng)由并行總線以最高 頻率填寫(xiě)數(shù)據(jù)至隨機(jī)存取內(nèi)存；與現(xiàn)有技術(shù)比較本實(shí)用新型的有益效果在于，首先本實(shí)用新型發(fā)射與接收功 能通過(guò)采用較低頻率的微控制器硬件架構(gòu)，達(dá)到精準(zhǔn)時(shí)序同步，節(jié)省系統(tǒng)整體電 路運(yùn)作時(shí)的電源消耗，延長(zhǎng)待機(jī)時(shí)間與實(shí)質(zhì)提升數(shù)字?jǐn)?shù)據(jù)封包傳輸效率與安全， 增加整體的實(shí)用性與功能性；其次所述的編譯碼模塊可對(duì)接收的信號(hào)施予冗余校驗(yàn)，對(duì)發(fā)送的信號(hào)先施予 糾錯(cuò)或拌碼等功能，增加本實(shí)用新型信號(hào)傳輸?shù)墓δ苄耘c安全性者。再次在所述的雙向數(shù)據(jù)接口連接所述的頻率恢復(fù)校正功能區(qū)塊，并通過(guò)所述 的頻率恢復(fù)校正功能區(qū)塊所設(shè)置的接收數(shù)據(jù)頻率修正器，可供恢復(fù)外來(lái)接收信號(hào) 的取樣頻率，同時(shí)具有使所述的取樣頻率與本地頻率同步的功效。最后通過(guò)所述的數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊所設(shè)置的兩個(gè)事件監(jiān)視器與一數(shù)據(jù)指針 器，可分別產(chǎn)生喚醒中斷信號(hào)、封包傳輸完成中斷信號(hào)和數(shù)據(jù)尋址中斷信號(hào)，而 數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊與微控制器并接至一 內(nèi)存仲裁多任務(wù)器與 一共享的隨機(jī)存取 內(nèi)存，所述的內(nèi)存仲裁多任務(wù)器是維持信號(hào)以一定的先后順序輸入或輸出隨機(jī)存 取內(nèi)存，數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊每接收8個(gè)bit的外部信號(hào)數(shù)據(jù)即先儲(chǔ)存至隨機(jī)存取 內(nèi)存的緩沖區(qū)(Buffer),未如現(xiàn)有的程序，先輸入至微控制器處理；數(shù)據(jù)尋址信號(hào) 是做為存取接收數(shù)據(jù)至內(nèi)存絕對(duì)地址的累加指針，當(dāng)接收數(shù)據(jù)至某一容量時(shí)，系 統(tǒng)依實(shí)際需求適時(shí)發(fā)出喚醒中斷信號(hào)，通知微控制器采取最高頻率，經(jīng)由并行總 線至隨機(jī)存取內(nèi)存 一 次性大量處理已接收的數(shù)據(jù)；大幅提升微控制器處理效能， 封包傳輸完成中斷信號(hào)結(jié)束封包數(shù)據(jù)接收后，通知微控制器數(shù)據(jù)接收已暫告一段 落，微控制器因而具有相對(duì)較多的時(shí)間可執(zhí)行其它語(yǔ)音信號(hào)、數(shù)字信號(hào)的處理、 運(yùn)算或其它應(yīng)用，增加整體的功能與效率。


圖1為本實(shí)用新型種基頻帶硬件傳輸架構(gòu)結(jié)構(gòu)圖一; 圖2為本實(shí)用新型種基頻帶硬件傳輸架構(gòu)結(jié)構(gòu)圖二; 圖3為本實(shí)用新型種基頻帶硬件傳輸架構(gòu)結(jié)構(gòu)圖三。
具體實(shí)施方式

以下結(jié)合附圖，對(duì)本新型上述的和另外的技術(shù)特征和優(yōu)點(diǎn)作更詳細(xì)的說(shuō)明。 請(qǐng)參閱圖l，本實(shí)用新型是一種基頻帶硬件傳輸架構(gòu)，所述的基頻帶硬件傳 輸架構(gòu)包括有一無(wú)線數(shù)字信號(hào)收發(fā)單元10、 一雙向數(shù)據(jù)接口 20、 一頻率恢復(fù)校正 功能區(qū)塊30(包含一接收數(shù)據(jù)頻率修正器31)、 一相關(guān)器(Correlator)40(包含一位移 緩存器41與一接序碼比較器42)、 一微控制器(MCU-Micro Control Unit)50、 一編 譯碼模塊(Coder)90、 一頻率事件控制模塊60(包含一系統(tǒng)頻率61(System Clock)、 一發(fā)射同步脈波產(chǎn)生器62、 一系統(tǒng)時(shí)間攫取緩存器63與一定時(shí)器(Timer) 64)、 一數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊70(包含兩事件監(jiān)視器71、 72、 一數(shù)據(jù)指針器73、 一位移 緩存器74與一邏輯控制器75)、 一直接記憶存取(DMA-Direct Memory Access)區(qū) 塊100(包含一隨機(jī)存取內(nèi)存(RAM-Random-Access Memory)80與 一 內(nèi)存仲裁多任 務(wù)器130)、 一收發(fā)模塊命令控制器120與一振蕩器100;其中，前述的雙向數(shù)據(jù) 接口 20、頻率校正功能區(qū)塊30、相關(guān)器40、微控制器50、頻率事件控制模塊60、 數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊70、編譯碼模塊90、直接記憶存取區(qū)塊IOO與收發(fā)模塊命令 控制器120是組設(shè)成一系統(tǒng)模塊150;所述的無(wú)線數(shù)字信號(hào)收發(fā)組件IO是供無(wú)線 數(shù)字信號(hào)的接收與發(fā)射；所述的雙向數(shù)據(jù)接口 20是連接所述的數(shù)字信號(hào)收發(fā)組件 10,以無(wú)線數(shù)字信號(hào)收發(fā)組件IO傳輸信號(hào)；所述的頻率校正功能區(qū)塊30是連接 所述的雙向數(shù)據(jù)接口 20,所述的頻率校正功能區(qū)塊30是設(shè)有一接收數(shù)據(jù)頻率修 正器31,以供校正并同步本機(jī)與外來(lái)信號(hào)的數(shù)據(jù)與頻率特性；所述的相關(guān)器40 的接序碼比較器42是連接所述的頻率校正功能區(qū)塊30，其功能為比對(duì)來(lái)自外部 接收信號(hào)的接序碼相似度是否達(dá)到預(yù)設(shè)期望值，經(jīng)比對(duì)完成后，產(chǎn)生接序碼中斷 信號(hào)(Access CodeJnt)傳遞至所述的^U空制器50與所述的頻率事件控制沖莫塊60 的系統(tǒng)時(shí)間攫取緩存器63,以硬件執(zhí)行攫取與記錄接序碼中斷信號(hào)觸發(fā)系統(tǒng)的時(shí) 間，做為系統(tǒng)時(shí)序調(diào)整的參考基準(zhǔn)，提升信號(hào)時(shí)序同步的精確度，避免因時(shí)序抖 動(dòng)造成信號(hào)攫取錯(cuò)誤，同時(shí)可避免現(xiàn)有架構(gòu)的微控制器50因尚在執(zhí)行其它軟件指 令，使其進(jìn)入中斷排程的時(shí)間不一致，造成接序碼中斷信號(hào)的時(shí)序產(chǎn)生誤差或不 一致性的延遲，使系統(tǒng)同步不夠精準(zhǔn)；如此，則微控制器50具有精確數(shù)據(jù)供時(shí)間 調(diào)整時(shí)框偏移誤差，使頻率跟隨端與頻率自主端維持在可接受的誤差范圍內(nèi)進(jìn)行 通訊或數(shù)據(jù)傳遞的功能；相關(guān)器40的比較器42并且產(chǎn)生接收觸發(fā)信號(hào)(Rx—Trig), 通知數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊70的邏輯控制器75,產(chǎn)生一控制信號(hào)開(kāi)始接收來(lái)自位移緩存器74的數(shù)據(jù)，在周期性數(shù)據(jù)完整時(shí)取得內(nèi)存仲裁多任務(wù)器130權(quán)位，暫時(shí) 停止微控制器50自隨機(jī)存取內(nèi)存80存取數(shù)據(jù)，并且將接收數(shù)據(jù)依據(jù)數(shù)據(jù)指針器 73定位指針存入隨機(jī)內(nèi)存，在接收外部數(shù)據(jù)至某一容量時(shí)，數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊 70的事件監(jiān)視器71依實(shí)際需求適時(shí)發(fā)出喚醒中斷信號(hào)(Wake—Int),通知微控制器 50中止待機(jī)狀態(tài)，至隨機(jī)存取內(nèi)存80—次性大量處理已接收數(shù)據(jù)，增加微控制 器處理的能力與效率；在完成接收數(shù)據(jù)后，數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊70的事件監(jiān)視器 72發(fā)出封包傳輸完成中斷信號(hào)(WrapJnt),通知微控制器50數(shù)據(jù)接收暫告一段落， 進(jìn)而執(zhí)行資料的讀取、處理、運(yùn)算或傳輸數(shù)據(jù)信號(hào)至其它附屬語(yǔ)音處理單元，增 加本實(shí)用新型整體的實(shí)用性與功能性。(請(qǐng)參閱圖2)所述的微控制器50是與相關(guān)器40、直接記憶存取區(qū)塊IOO、編譯碼模塊90 (所述的編譯碼模塊卯可執(zhí)行糾錯(cuò)(FEC: Forward Error Correction),冗余校驗(yàn) (CRC: Cyclic Redundant Check)與拌碼(Scramble)三種功能，在發(fā)送信號(hào)數(shù)據(jù)前與 接收信號(hào)數(shù)據(jù)后，通過(guò)微控制器50自隨機(jī)存取內(nèi)存80傳輸數(shù)據(jù)至編譯碼模塊90， 分別實(shí)施糾錯(cuò)、拌碼或冗余校驗(yàn)等偵錯(cuò)、加密和解密的功能，增加本實(shí)用新型的 數(shù)據(jù)安全性與系統(tǒng)穩(wěn)定性。)與數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊70連接，以控制數(shù)據(jù)的存取 (其中，所述的相關(guān)器40是包括一位移緩存器(Shifter)41和一接序碼比較器 (Thresholder)42，而以所述的接序碼比較器42判定輸入的信號(hào)數(shù)據(jù)其接序碼相似 度是否達(dá)有到默認(rèn)值，然后產(chǎn)生接序碼中斷信號(hào)同時(shí)傳遞至微控制器50與頻率事 件控制模塊60,接序碼比較器42也產(chǎn)生接收觸發(fā)信號(hào)(Rx—Trig)，通知數(shù)據(jù)串并 聯(lián)轉(zhuǎn)換模塊70可開(kāi)始接收來(lái)自對(duì)方的數(shù)據(jù)。)；所述的頻率事件控制模塊60是 與相關(guān)器40與數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊70連接，并接收所述的相關(guān)器40的接序碼比 較器42所傳出的接序碼中斷信號(hào)(Access Code一Int)，攫取與記錄所述的中斷信號(hào) 事件產(chǎn)生時(shí)的系統(tǒng)時(shí)間，同時(shí)通過(guò)時(shí)間比較后再調(diào)整可使頻率跟隨端鎖定無(wú)線通 訊系統(tǒng)時(shí)序，并且供附屬相關(guān)單元使用的參考與成為通訊同步時(shí)框收發(fā)時(shí)槽(Time Slot)的起點(diǎn)；而所述的數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊70是設(shè)有兩個(gè)事件監(jiān)視器71、 72與 數(shù)據(jù)指針器73，以分別產(chǎn)生二種控制微控制器50中斷信號(hào)喚醒中斷信號(hào) (Wakejnt)和封包傳輸完成中斷信號(hào)(Wrap—Int),以及數(shù)據(jù)存取尋址信號(hào)做為與數(shù) 據(jù)儲(chǔ)存在隨機(jī)存取內(nèi)存80的地址參考指針，進(jìn)而執(zhí)行數(shù)據(jù)在后續(xù)時(shí)槽(Time Slot) 的攫取，處理和運(yùn)算。而在發(fā)送狀態(tài)時(shí)(請(qǐng)參閱圖3),系統(tǒng)時(shí)槽(Time Slot)由頻率事件控制模塊60規(guī)劃控制，經(jīng)由發(fā)射同步脈波產(chǎn)生器64產(chǎn)生 一個(gè)脈波至數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊70的邏輯控制器75,指示邏輯控制器75發(fā)出一控制信號(hào)至內(nèi)存仲裁多任務(wù)器130, 暫時(shí)停止微控制器50槽位自隨機(jī)存取內(nèi)存80存取數(shù)據(jù)，并且以并行總線采最高 頻率周期性填補(bǔ)傳輸數(shù)據(jù)至數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊70的位移緩存器74,經(jīng)由雙向 數(shù)據(jù)接口 20與無(wú)線數(shù)字信號(hào)收發(fā)單元10,進(jìn)而開(kāi)始發(fā)送信號(hào)。其中，所述的無(wú)線數(shù)字信號(hào)收發(fā)組件IO是進(jìn)一步連接一收發(fā)模塊命令控制器 120。另外，所述的隨機(jī)存取內(nèi)存80是進(jìn)一步連接一內(nèi)存仲裁多任務(wù)器130,以 供所述的內(nèi)存仲裁多任務(wù)器130先連接微控制器50與數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊70, 使信號(hào)依一定的排程順序?qū)懭牖蜃x出隨機(jī)存取內(nèi)存，利控制數(shù)據(jù)存??；此外，系 統(tǒng)模塊150的振蕩頻率系統(tǒng)一由振蕩器IIO提供，系統(tǒng)模塊150的振蕩頻率也輸 出至無(wú)線數(shù)字信號(hào)收發(fā)單元10，通過(guò)共享同一振蕩器100的設(shè)計(jì)，使具有減少系 統(tǒng)的耗電，加強(qiáng)頻率同步的精確度，增加整體的功能性。綜上所述，使得本實(shí)用新型具有通過(guò)較低頻頻率的微控制器硬件架構(gòu)，即可 達(dá)成須由相對(duì)高速頻率微控制器始能完成的功能，提升實(shí)質(zhì)有效的信號(hào)傳輸效率、 處理能力與信息穩(wěn)定度，而提供無(wú)線跳頻通訊系統(tǒng)精準(zhǔn)時(shí)序同步，減少信號(hào)傳輸 與處理時(shí)發(fā)生錯(cuò)誤的機(jī)率，節(jié)省電路運(yùn)作時(shí)的電源消耗，可增長(zhǎng)待機(jī)時(shí)間與達(dá)到 高效率數(shù)字?jǐn)?shù)據(jù)封包傳輸?shù)刃Ч?，增加整體的功能與效率。由以上詳細(xì)說(shuō)明，可使熟知本項(xiàng)技藝者明了本實(shí)用新型的確可達(dá)成前述目的， 實(shí)已符合專(zhuān)利法的規(guī)定，提出專(zhuān)利申請(qǐng)。以上說(shuō)明對(duì)本新型而言只是說(shuō)明性的，而非限制性的，本領(lǐng)域普通技術(shù)人員 理解，在不脫離以下所附權(quán)利要求所限定的精神和范圍的情況下，可做出許多修 改，變化，或等效，但都將落入本實(shí)用新型的保護(hù)范圍內(nèi)。
權(quán)利要求1、一種基頻帶硬件傳輸架構(gòu)，其特征在于其包括有一無(wú)線數(shù)字信號(hào)收發(fā)單元、一雙向數(shù)據(jù)接口、一頻率恢復(fù)校正功能區(qū)塊、一相關(guān)器、一微控制器、一頻率事件控制模塊、一數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊、一直接記憶存取區(qū)塊、一編譯碼模塊、一收發(fā)模塊命令控制器與一振蕩器；其中，所述的無(wú)線數(shù)字信號(hào)收發(fā)單元進(jìn)行信號(hào)的接收；所述的雙向數(shù)據(jù)接口連接無(wú)線數(shù)字信號(hào)收發(fā)單元，供所述的無(wú)線數(shù)字信號(hào)收發(fā)單元的接收信號(hào)；所述的頻率恢復(fù)校正功能區(qū)塊連接所述的雙向數(shù)據(jù)接口，供校正頻率跟隨端與頻率自主端的頻率特性；所述的相關(guān)器連接所述的頻率恢復(fù)校正功能區(qū)塊；所述的微控制器是與相關(guān)器、直接記憶存取區(qū)塊與編譯碼模塊連接；所述的頻率事件控制模塊與相關(guān)器、數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊與振蕩器連接；所述的數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊是與相關(guān)器、微控制器、頻率事件控制模塊與直接記憶存取區(qū)塊連接。
2、 根據(jù)權(quán)利要求1所述的基頻帶硬件傳輸架構(gòu)，其特征在于所述的頻率恢 復(fù)校正功能區(qū)塊設(shè)有 一 接收數(shù)據(jù)頻率修正器。
3、 根據(jù)權(quán)利要求1所述的基頻帶硬件傳輸架構(gòu)，其特征在于所述的相關(guān)器 包括一位移緩存器和一接序碼比較器。
4、 根據(jù)權(quán)利要求1所述的基頻帶硬件傳輸架構(gòu)，其特征在于所述的數(shù)據(jù)串 并聯(lián)轉(zhuǎn)換模塊設(shè)有兩個(gè)事件監(jiān)視器與一個(gè)數(shù)據(jù)指針器，所述的數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模 塊并接有 一 與微控制器共享的隨機(jī)存取內(nèi)存。
5、 根據(jù)權(quán)利要求1所述的基頻帶硬件傳輸架構(gòu)，其特征在于所述的無(wú)線數(shù) 字信號(hào)收發(fā)單元還連接一收發(fā)模塊命令控制器。
6、 根據(jù)權(quán)利要求1所述的基頻帶硬件傳輸架構(gòu)，其特征在于所述的直接記 憶存取區(qū)塊包含一隨機(jī)存取內(nèi)存與 一 內(nèi)存仲裁多任務(wù)器。
7、 根據(jù)權(quán)利要求1所述的基頻帶硬件傳輸架構(gòu)，其特征在于所述的數(shù)據(jù)串 并聯(lián)轉(zhuǎn)換模塊內(nèi)設(shè)有一邏輯控制器，以控制系統(tǒng)的接收數(shù)據(jù)安排。
8、 根據(jù)權(quán)利要求1所述的基頻帶硬件傳輸架構(gòu)，其特征在于所述的頻率事 件控制模塊設(shè)有 一 系統(tǒng)時(shí)間攫取緩存器。
9、 一種基頻帶硬件傳輸架構(gòu)，所述的基頻帶硬件傳輸架構(gòu)包括有一無(wú)線數(shù)字 信號(hào)收發(fā)單元、 一雙向數(shù)據(jù)接口、 一頻率恢復(fù)校正功能區(qū)塊、 一相關(guān)器、 一微控 制器、 一頻率事件控制模塊、 一數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊、 一直接記憶存取區(qū)塊、一編譯碼模塊、 一收發(fā)模塊命令控制器與一振蕩器；其中，所述的數(shù)字信號(hào)收發(fā)單元進(jìn)行信號(hào)的發(fā)射；所述的雙向數(shù)據(jù)接口是連接所述的數(shù)字信號(hào)收發(fā)單元，以供 無(wú)線數(shù)字信號(hào)收發(fā)單元的發(fā)射信號(hào)；所述的微控制器與所述的相關(guān)器、直接記憶 存取區(qū)塊與編譯碼模塊連接；所述的頻率事件控制模塊與所述的相關(guān)器、數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊與振蕩器連接；所述的數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊是與相關(guān)器、微控制器、 頻率事件控制模塊與直接記憶存取區(qū)塊連接。
10、 根據(jù)權(quán)利要求9所述的基頻帶硬件傳輸架構(gòu)，其特征在于所述的無(wú)線 數(shù)字信號(hào)收發(fā)單元是進(jìn)一步連接一收發(fā)模塊命令控制器。
11、 根據(jù)權(quán)利要求9所述的基頻帶硬件傳輸架構(gòu)，其特征在于所述的直接 記憶存取區(qū)塊是包含一隨機(jī)存取內(nèi)存與 一 內(nèi)存仲裁多任務(wù)器。
12、 根據(jù)權(quán)利要求9所述的基頻帶硬件傳輸架構(gòu)，其特征在于所述的數(shù)據(jù) 串并聯(lián)轉(zhuǎn)換模塊內(nèi)是設(shè)有一邏輯控制器，以控制系統(tǒng)的發(fā)射數(shù)據(jù)排程。
專(zhuān)利摘要本實(shí)用新型為一種基頻帶硬件傳輸架構(gòu)，尤指一種可通過(guò)一無(wú)線數(shù)字信號(hào)收發(fā)組件、一雙向數(shù)據(jù)接口、一頻率恢復(fù)校正功能區(qū)塊、一相關(guān)器、一微控制器、一編譯碼模塊、一頻率事件控制模塊、一數(shù)據(jù)串并聯(lián)轉(zhuǎn)換模塊、一直接記憶存取區(qū)塊、一收發(fā)模塊命令控制器與一振蕩器的組合設(shè)計(jì)，以使用較低頻頻率的微控制器，而可提供跳頻通信系統(tǒng)精準(zhǔn)時(shí)序同步，節(jié)省電路運(yùn)作時(shí)的電源消耗，延長(zhǎng)待機(jī)時(shí)間，可達(dá)到實(shí)質(zhì)提升數(shù)字?jǐn)?shù)據(jù)封包傳輸效率與訊息穩(wěn)定度等效果，而適用在各式基頻帶硬件傳輸架構(gòu)或類(lèi)似的架構(gòu)。
文檔編號(hào)H04B1/38GK201104353SQ20072017765
公開(kāi)日2008年8月20日 申請(qǐng)日期2007年9月29日 優(yōu)先權(quán)日2007年9月29日
發(fā)明者陳偉騰 申請(qǐng)人:冠宇國(guó)際電訊股份有限公司