專利名稱：用于降低ofdm傳輸波形峰均值比的方法和設備的制作方法
技術領域：
概括地說，本申請涉及通過分布式網(wǎng)絡的信息傳輸，更具體地說，涉 及用于降低OFDM傳輸信號的峰均值比的方法和設備。
背景技術：
數(shù)據(jù)網(wǎng)絡(比如無線通信網(wǎng))需要在專為單獨某個終端定制的服務和 向大量終端提供的服務之間進行折衷。舉個例子，向很多資源有限的便攜 式設備(用戶)分發(fā)多媒體內(nèi)容就是個復雜的問題。因此，對于網(wǎng)絡管理 員、內(nèi)容零售商和服務提供商來說，找到一種快速高效地分發(fā)內(nèi)容和/或其
它網(wǎng)絡服務的方法，并且通過此方法提高帶寬利用率和功率效率是非常重 要的。
在當前的內(nèi)容傳遞/媒體分發(fā)系統(tǒng)中，將實時的和非實時的服務打包并 分發(fā)給網(wǎng)絡上的設備。舉個例子，通信網(wǎng)絡可以利用正交頻分復用(OFDM) 在網(wǎng)絡服務器和一個或多個移動設備之間提供通信。在這一技術中，將構 成傳輸波形的OFDM符號流與服務打包以便通過分發(fā)網(wǎng)絡進行分發(fā)。每個 符號包括由要傳輸?shù)臄?shù)據(jù)進行調(diào)制的多個子載波。
通常，傳輸波形需要滿足監(jiān)管機構設定的規(guī)范。為了滿足特定的頻譜 規(guī)范，放大傳輸信號不應該引入任何的失真。舉個例子，發(fā)射機的功率放 大器應該在發(fā)射信號的整個動態(tài)范圍內(nèi)線性地工作。
傳輸波形的一個測量指標叫做峰均值比(PAR)。 一般來說，傳輸波形的PAR等級越高，就需要越大的功率放大器，耗電量也就越多。 一種用于 降低傳輸波形的PAR等級的方法是削減該傳輸波形以保證特定的PAR特 征。但不幸的是，這種技術帶來的后果是產(chǎn)生較高的帶外頻率分量，這不 是期望的結果。
因此，找到一種用于降低傳輸波形的PAR等級而不產(chǎn)生高帶外頻率分 量的系統(tǒng)，并因此克服高PAR等級相關的問題將是非常有利的。

發(fā)明內(nèi)容
在一個或多個方面，提供了PAR降低系統(tǒng)，包括方法和設備，用于降 低傳輸波形的PAR等級。例如，相比于實際數(shù)據(jù)傳輸期間的PAR等級，傳 輸波形在沒有實際數(shù)據(jù)要傳輸?shù)臅r候PAR等級更高。在一個方面，PAR降 低系統(tǒng)用于保證無論是否有實際數(shù)據(jù)在進行傳輸，該傳輸波形都保持完全 一致的PAR等級。由于該系統(tǒng)用于降低傳輸波形的PAR等級，所以也能夠 降低功率放大器尺寸并減少相應的功耗。
在一方面，提供了一種用于降低傳輸波形的峰均值比的方法。該方法 包括獲取主要加擾器序列；生成具有基于要加擾的數(shù)據(jù)的長度特征的次 要加擾器序列；組合主要和次要加擾器序列以便產(chǎn)生PAR降低序列。
在另一方面，提供了一種用于降低傳輸波形的峰均值比的設備。該設 備包括次要生成器，用于生成具有基于要加擾的數(shù)據(jù)的長度特征的次要 加擾器序列；組合邏輯電路，用于組合主要加擾器序列和次要加擾器序列 以便產(chǎn)生PAR降低序列。
在另一方面，提供了一種用于降低傳輸波形的峰均值比的設備。該設 備包括用于獲取主要加擾器序列的模塊；用于生成具有基于要加擾的數(shù) 據(jù)的長度特征的次要加擾器序列的模塊；用于組合主要和次要加擾器序列 以便產(chǎn)生PAR降低序列的模塊。
在另一方面，提供了一種存有計算機程序的計算機可讀介質(zhì)，該計算 機程序包括由至少一個處理器執(zhí)行，用于降低傳輸波形的峰均值比的指令。 該計算機程序包括用于獲取主要加擾器序列的指令；用于生成具有基于 要加擾的數(shù)據(jù)的長度特征的次要加擾器序列的指令；用于組合主要和次要 加擾器序列以便產(chǎn)生PAR降低序列的指令。在又一個方面，提供了至少一個處理器用于執(zhí)行降低傳輸波形峰均值 比的方法。該方法包括獲取主要加擾器序列；生成具有基于要加擾的數(shù) 據(jù)的長度特征的次要加擾器序列；組合主要和次要加擾器序列以便產(chǎn)生 PAR降低序列。
在閱讀這里接下來公布的


、描述和權利要求之后，本發(fā)明的 其它方面會變得顯而易見。

通過參考下面結合附圖對本發(fā)明的描述，上述各個方面會更加顯而易見-.
圖1示出了包括PAR降低系統(tǒng)的一個方面的網(wǎng)絡； 圖2示出了用于PAR降低系統(tǒng)中的PAR降低邏輯電路的一個方面； 圖3示出了用于PAR降低系統(tǒng)中的PAR降低邏輯電路的一個方面； 圖4示出了用于PAR降低系統(tǒng)中的線性反饋移位寄存器的一個方面； 圖5示出了一種用于提供PAR降低系統(tǒng)的方法的一個方面； 圖6示出了用于選擇性地組合主要和次要加擾器序列以便生成用在 PAR降低系統(tǒng)中的PAR降低序列的方法的一個方面； 圖7示出了 PAR降低系統(tǒng)的一個方面。
具體實施例方式
在一個或多個方面，提供PAR降低系統(tǒng)用于降低OFDM系統(tǒng)中傳輸波 形的PAR等級。舉個例子，在一個方面，該傳輸波形包括的傳輸幀的復用 內(nèi)容流包含對實時和/或非實時服務的特定排歹U、順序、交織和/或其它編碼 方式。這樣的傳輸幀有一些空的數(shù)據(jù)(或零)，這會提高該傳輸波形的PAR 等級。該PAR降低系統(tǒng)降低由空數(shù)據(jù)造成的高PAR等級，以保證無論是否 有實際數(shù)據(jù)在進行傳輸，該傳輸波形都保持完全相同的PAR等級。因此， 通過降低傳輸波形的PAR等級，能夠減小功率放大器尺寸和相應的功耗。
圖1示出的網(wǎng)絡100包括PAR降低系統(tǒng)的一個方面。該網(wǎng)絡100包括 移動設備102、服務器104和數(shù)據(jù)網(wǎng)絡106。為了描述方便，假設該數(shù)據(jù)網(wǎng) 絡106利用OFDM技術在服務器104和一個或多個移動設備之間提供通信。在一個方面，服務器104提供的服務可以由與網(wǎng)絡106通信的設備訂 購。該服務器104通過通信鏈路108與網(wǎng)絡106相連。該通信鏈路108包 括任何適用的通信鏈路，比如基于OFDM技術的無線鏈路，使得服務器104 可以與網(wǎng)絡106進行通信。該網(wǎng)絡106包括可以從服務器104向與網(wǎng)絡106 相連接的設備(比如設備102)提供服務的有線和/或無線網(wǎng)絡的任意組合。
在這一方面的設備102包括移動電話，該移動電話通過無線鏈路110 與網(wǎng)絡106通信。在一個方面，無線鏈路110包括基于OFDM技術的無線 通信鏈路。
需要注意的是，網(wǎng)絡106可以與任意數(shù)量和/或類型的便攜式設備進行 通信。舉個例子，其它適用于該PAR降低系統(tǒng)的各個方面的設備包括、但 并不僅限于個人數(shù)字助理(PDA)、電子郵件設備、尋呼機、筆記本電腦、 mp3播放器、視頻播放器或臺式計算機。
服務器104包括的內(nèi)容有實時和/或非實時服務。舉個例子，這些服務 包括多媒體內(nèi)容，包括新聞、體育、天氣、財經(jīng)信息、電影、和/或應用、 程序、文本或任何其它類型的適用的內(nèi)容或服務。因此，這些服務可以包 括視頻、音頻或以任何適用格式編排的其它信息。
該內(nèi)容輸入到基帶處理邏輯電路112?；鶐幚磉壿嬰娐?12處理內(nèi)容 以便產(chǎn)生基帶波形，包括一個或多個包含該內(nèi)容的傳輸幀。舉個例子，該 基帶處理邏輯電路112可以包括編碼器、交織器、加擾器、映射器、D/A 轉(zhuǎn)換器和/或任何其它類型的基帶處理邏輯電路。在一個方面，該基帶處理 邏輯電路包括主要加擾器118，其生成主要加擾器比特序列用于對基帶波形 加擾。該主要加擾器比特將基帶波形在較長的時間間隔上進行隨機化處理。 舉個例子，該主要加擾器比特可以將基帶波形在幾個OFDM符號上進行隨 機化處理。但是，只用主要加擾器序列對數(shù)據(jù)進行隨機化可能無法使數(shù)據(jù) 充分隨機化，因而相比真正完成隨機化的數(shù)據(jù)，會導致時域OFDM符號的 PAR等級較高。
為了獲取降低的PAR等級，該基帶處理邏輯電路112還包括PAR降低 邏輯電路120。該PAR降低邏輯電路120用于提供次要加擾器序列比特。 該次要加擾器序列的長度是基于每個OFDM符號中的數(shù)據(jù)量選擇的。在一 個或多個方面，該次要加擾器比特可以選擇性地與主要加擾比特結合起來，以便產(chǎn)生用于更徹底地隨機化基帶數(shù)據(jù)的PAR降低序列。在一個方面，將 該次要加擾器序列連續(xù)地與該主要加擾器序列組合，以便產(chǎn)生用于隨機化 基帶數(shù)據(jù)的PAR降低序列。在另一個方面，將該次要加擾器序列選擇性地 與主要加擾器序列組合，以便產(chǎn)生PAR降低序列。舉個例子，當要加^t的 數(shù)據(jù)為空數(shù)據(jù)(或零)時，選擇性地組合該次要序列。這一方面額外的優(yōu) 點就是，對于當前只基于主要加擾器序列對接收到的數(shù)據(jù)進行解擾的接收 設備具有向后兼容性。然后，將生成的PAR降低序列用于徹底地對基帶數(shù) 據(jù)進行隨機化，以便產(chǎn)生PAR降低的基帶波形。
將基帶處理邏輯電路112產(chǎn)生的降低PAR的基帶波形輸入到調(diào)制器 114中，該調(diào)制器用于將基帶波形調(diào)制為傳輸波形。將該傳輸波形輸入到功 率放大器(PA) 116，在此對傳輸波形進行放大以便通過網(wǎng)絡106傳輸，如 122所示。因為PAR降低邏輯電路120能更徹底地對基帶數(shù)據(jù)進行隨機化， 所以傳輸波形的PAR等級得以降低，使得PA 116可以比較小從而降低成本 和省電。
設備102在接收邏輯電路124接收傳輸波形。該接收邏輯電路124用 于提供任何需要的處理，以便對傳輸波形進行解碼，獲取傳輸?shù)姆?。?PAR降低邏輯電路120 —直處于工作狀態(tài)的情況下，該接收邏輯電路124 用于消除第二級的加擾。如果PAR降低邏輯電路120只在已知為空的子載 波上處于工作狀態(tài)，(即，該接收器從來不會嘗試對它們進行解調(diào))，則不 會對接收邏輯電路124有影響。因此，該系統(tǒng)具有向后兼容性。
因此，PAR降低系統(tǒng)的各個方面用于通過執(zhí)行下面的一個或多個操作 提供PAR降低。
a. 生成次要加擾器序列比特。
b. 選擇性地組合次要加擾器序列與主要加擾器序列，以產(chǎn)生PAR降低序 列。
c. 用該PAR降低序列對基帶數(shù)據(jù)進行加擾，以產(chǎn)生徹底隨機化的基帶波 形，從而得到降低了PAR等級的傳輸波形。
因此，PAR降低系統(tǒng)的各個方面用于有效降低傳輸波形的PAR等級。 應注意的是，該PAR降低系統(tǒng)并不僅限于參照圖l所描述的實現(xiàn)方式，在 這些方面的范圍之內(nèi)的其它實現(xiàn)方式也是可以的。PAR的定義
PAR降低系統(tǒng)用于降低傳輸波形的PAR等級。為了便于描述，依照下 面的表達式來定義PAR。
PAR=max(|XNom(t)|2)
其中，
XNom(t) = X(t)/ax
x(t)是基帶波形(復包絡)
c/是基帶信號功率
注意，載波頻率的正弦波在基帶上的PAR為O分貝，在傳輸頻帶上為 3分貝。通常而言，傳輸頻帶波形的PAR比基帶波形的PAR高3分貝。
圖2示出了用于PAR降低系統(tǒng)中的PAR降低邏輯電路200的一個方面。 舉個例子，該PAR降低邏輯電路200適合用作圖1中所示的PAR降低邏輯 電路120。該PAR降低邏輯電路200包括異或邏輯電路202和次要加擾器 204。
主要加擾器206用于生成由PAR降低邏輯電路200接收的主要加擾器 比特208。舉個例子，可以由通常的基帶處理邏輯電路提供主要加擾器206， 比如圖1中所示的主要加擾器118。在一個方面，主要加擾器比特208的序 列是很長的序列，這樣才可以對來自多個OFDM符號的數(shù)據(jù)進行隨機化。 將該主要加擾器比特208輸入到異或邏輯電路202。
次要加擾器204用于提供次要加擾器比特序列210，該序列也輸入到異 或邏輯電路202。在一個方面，該次要加擾器比特序列210比主要序列208 要短，并且設計為對一個OFDM符號中的數(shù)據(jù)進行隨機化。在一個方面， 次要加擾器204包括査找表，從該表生成次要加擾器序列210。舉個例子， 以特定順序從查找表中讀出選定的值來產(chǎn)生次要序列210。
在另一個方面，次要加擾器204包括用選定的種子值進行初始化的線 性反饋移位寄存器(LFSR)。該LFSR的長度特征是基于一個OFDM符號 中要傳輸?shù)臄?shù)據(jù)長度來選定的。異或邏輯電路202用于組合主要和次要加 擾器序列以便產(chǎn)生PAR降低序列212。
將PAR降低序列212輸入異或邏輯電路214，該邏輯電路214也接收
12基帶數(shù)據(jù)216。異或邏輯電路214的作用是產(chǎn)生降低PAR的加擾數(shù)據(jù)218。 然后可以將降低了 PAR的加擾數(shù)據(jù)218處理到OFDM傳輸波形中，該波形 就會顯示出降低PAR等級的效果。
在一個方面，PAR降低邏輯電路200包括CPU、處理器、門陣列、數(shù) 字/模擬硬件邏輯電路、虛擬機、軟件和/或硬件和軟^^的任何組合。舉個例 子，可以利用分立的硬件實現(xiàn)異或202，利用CPU執(zhí)行一條或多條指令來 實現(xiàn)次要加擾器204。
在一個方面，PAR降低系統(tǒng)包括計算機程序，該程序包括一條或多條 存儲在計算機可讀介質(zhì)上的程序指令("指令")，這些指令由至少一個處理 器來執(zhí)行，比如在PAR降低邏輯電路200中執(zhí)行，以提供這里所描述的PAR 降低系統(tǒng)的功能。舉個例子，可以從計算機可讀介質(zhì)(比如軟盤、CDROM、 存儲卡、閃存設備、RAM、 ROM或與PAR降低邏輯電路200有接口的任 何其它類型的存儲設備或計算機可讀介質(zhì))將指令加載到PAR降低邏輯電 路200中。在另一個方面，可以從外設或網(wǎng)絡資源將指令下載到PAR降低 邏輯電路200中。當PAR降低邏輯電路200執(zhí)行指令時，這些指令可以提 供這里所描述的PAR降低系統(tǒng)的各個方面。
圖3示出了用于PAR降低系統(tǒng)中的PAR降低邏輯電路300的一個方面。 舉個例子，PAR降低邏輯電路300適合用作圖1中所示的PAR降低邏輯電 路120。該PAR降低邏輯電路300包括異或邏輯電路202、次要加擾器204 和選擇邏輯電路306。
主要加擾器308用于生成由PAR降低邏輯電路300接收的主要加擾器 比特序列310。舉個例子，可以由通常的基帶處理邏輯電路作為主要加擾器 308，比如圖1中所示的主要加擾器118。在一個方面，主要加擾器比特序 列310是很長的序列，這樣就可以對來自多個OFDM符號的數(shù)據(jù)進行隨機 化。將主要加擾比特310輸入異或邏輯電路302和選擇器306。
次要加擾器304用于提供次要加擾器比特序列312，該序列也輸入到異 或邏輯電路302。在一個方面，次要加擾比特序列312比主要序列310短， 并且設計為對一個OFDM符號中的數(shù)據(jù)進行隨機化。該異或邏輯電路302 用于組合主要加擾比特(310)和次要加擾比特(312)，以便產(chǎn)生組合的加 擾器序列314。將該組合的加擾器序列314輸入到選擇器306。選擇器邏輯電路306包括任何適合的硬件和/或軟件，用于根據(jù)PAR控 制信號316從兩個輸入中選擇一個出現(xiàn)在選擇器輸出端。PAR控制信號316 通常由發(fā)射機邏輯電路(未示出)生成，并且在基帶波形中標識空數(shù)據(jù)值。 舉個例子，當基帶數(shù)據(jù)包括實際數(shù)據(jù)值時，PAR控制信號316處于第一狀 態(tài)(即，0)，當基帶數(shù)據(jù)包括空數(shù)據(jù)(或零)值時，PAR控制信號316處 于第二狀態(tài)(即，1)。當該PAR控制信號316在第一狀態(tài)時，選擇器邏輯 電路306在其輸出端提供主要加擾器序列310作為PAR降低序列318。當 PAR控制信號316在第二狀態(tài)時，選擇器邏輯電路306在其輸出端提供組 合的加擾器序列314作為PAR降低序列318。因此，選擇器邏輯電路306 根據(jù)PAR控制信號316選擇性地組合次要加擾器序列312和主要加擾器序 列310，以便產(chǎn)生PAR降低序列318。
將PAR降低序列318輸入到異或邏輯電路320，該邏輯電路也接收基 帶數(shù)據(jù)322。異或邏輯電路320的異或運算產(chǎn)生PAR降低的加擾數(shù)據(jù)324。 然后將該PAR降低的加擾數(shù)據(jù)324處理到OFDM傳輸波形中，則該波形會 表現(xiàn)出降低的PAR等級。
在一個方面，PAR降低邏輯電路300包括CPU、處理器、門陣列、數(shù) 字/模擬硬件邏輯電路、虛擬機、軟件和/或硬件和軟件的任何組合。舉個例 子，可以利用分立的硬件實現(xiàn)異或邏輯電路302和選擇器邏輯電路306，可 以利用CPU執(zhí)行一條或多條指令來實現(xiàn)次要加擾器304。
在一個方面，該PAR降低系統(tǒng)包括計算機程序，該程序包括一條或多 條存儲在計算機可讀介質(zhì)上的程序指令("指令")，這些指令由至少一個處 理器執(zhí)行，比如PAR降低邏輯電路300，從而提供這里所描述的PAR降低 系統(tǒng)的功能。舉個例子，可以從計算機可讀介質(zhì)(比如軟盤、CDROM、存 儲卡、閃存設備、RAM、 ROM，或與該PAR降低邏輯電路300接口的任 何其它類型的存儲設備或計算機可讀介質(zhì))將指令載入到PAR降低邏輯電 路300中。在另一個方面，可以從外設或網(wǎng)絡資源將指令下載到PAR降低 邏輯電路300中。當PAR降低邏輯電路300執(zhí)行這些指令時，可以提供這 里描述的PAR降低系統(tǒng)的各個方面。
圖4示出了用于PAR降低系統(tǒng)中的LFSR400的一個方面。舉個例子， 該LFSR400適合用作圖2中所示的次要加擾器204，或圖3中所示的次要
14加擾器304。根據(jù)要在一個OFDM符號中傳輸?shù)臄?shù)據(jù)量，可以假設要生成 的次要加擾器序列的長度為1000比特。因此，從LFSR 400輸出的前1000 個比特將會用作次要加擾器序列。
該LFSR 400包括種子寄存器402和一組移位寄存器(Sl-Sll)，通常 顯示在404。種子寄存器402包含載入到移位寄存器404中的種子值。在工 作過程中，移位寄存器404將它們各自的輸出值移位到隨后一級，并由此 輸出次要序列數(shù)據(jù)比特406，用于提供PAR降低。
因此，在PAR降低系統(tǒng)的各個方面中，LFSR400用于為傳輸波形提供 降低的PAR等級。應注意的是，LFSR400僅僅是一種實現(xiàn)方式，在這些方 面的范圍內(nèi)的其它實現(xiàn)方式也是可以的。
次要序列長度判定
如上所述，可以利用査詢表或者LFSR來生成次要序列。查詢表具有 相當?shù)撵`活性，因為事實上可以很簡單地生成任何序列。但是，查詢表開 銷更大，因為它需要存儲器。LFSR的靈活性稍差，但是它也較容易實現(xiàn)并 且通常開銷較少。但是應注意的是，可以利用任何其它適合的技術來生成 用于PAR降低系統(tǒng)的各個方面中的次要序列。
在一個或多個方面，根據(jù)要傳輸?shù)臄?shù)據(jù)判定次要序列的長度。舉個例 子，在一個方面，次要序列的長度大體上等于在一個OFDM符號中要傳輸 的數(shù)據(jù)量。舉個例子，假設一個OFDM符號包括500個子載波，并且利用 QPSK對每個子載波進行調(diào)制，也就是每個子載波編碼成兩個比特。則每個 OFDM符號的數(shù)據(jù)比特量為1000。因此，需要10比特的LFSR來產(chǎn)生用來 為數(shù)據(jù)加擾的1000比特的次要序列。
通常而言，可以根據(jù)一個符號中子載波的數(shù)量(N)乘以每個子載波的 比特數(shù)量來判定次要加擾器序列的長度。但是，應注意的是，雖然這一長 度是優(yōu)選的，但在PAR降低中達到改進并非必需如此。舉個例子，次要序 列可以稍微長于要在一個OFDM符號中傳輸?shù)臄?shù)據(jù)量。舉個例子，當生成 的次要序列中至少實際的一部分用于對包含一個OFDM符號的數(shù)據(jù)進行隨 機化時，即可以完成PAR降低。因此，可以在一定的次要序列長度范圍內(nèi) 實現(xiàn)PAR降低，但是，當次要加擾器序列的長度大體上等于輸入數(shù)據(jù)分組的長度時，可以達到最優(yōu)的性能。
圖5示出了用于提供PAR降低系統(tǒng)的方法500的一個方面。舉個例子， 在一個或多個方面，PAR降低邏輯電路200和/或PAR降低邏輯電路300可 按下面所述進行配置，從而執(zhí)行方法500。
在塊502，獲取主要加擾器序列。舉個例子，主要加擾器序列是可以與 要傳輸?shù)臄?shù)據(jù)組合，以便在較長時間間隙上(即，多個OFDM符號)提供 隨機化的數(shù)據(jù)比特序列。在一個方面，由異或邏輯電路202從主要加擾器 206接收該主要加擾器序列。
在塊504，生成次要加擾器序列。舉個例子，次要序列是可以與要傳輸 的數(shù)據(jù)組合以便在一個選定的時間間隔上(即， 一個OFDM符號)提供隨 機化的數(shù)據(jù)比特序列。在一個方面，次要加擾器序列的長度比主要加擾器 序列長度要短，并且它的長度是根據(jù)要加擾的數(shù)據(jù)確定的。在一個方面， 次要加擾器204用于生成次要加擾器序列210。
在塊506，將主要加擾器序列與次要加擾器序列組合。在一個方面，連 續(xù)組合次要加擾器序列和主要加擾器序列。舉個例子，異或邏輯電路202 用于組合主要加擾器序列208和次要加擾器序列210，以便產(chǎn)生PAR降低 序列212。
在另一個方面，選擇性地組合次要加擾器序列和主要加擾器序列。舉 個例子，選擇邏輯電路306用于根據(jù)PAR控制信號316輸出主要加擾器序 列310或組合的加擾器序列314。選擇邏輯電路306的輸出產(chǎn)生了 PAR降 低序列。
在塊508，將PAR降低序列與傳輸數(shù)據(jù)組合。在一個方面，由異或邏 輯電路214將PAR降低序列212與數(shù)據(jù)組合以便產(chǎn)生PAR降低的數(shù)據(jù)218。 在另一個方面，由異或邏輯電路320將PAR降低序列318與數(shù)據(jù)組合以便 產(chǎn)生PAR降低的數(shù)據(jù)324。
在塊510，生成PAR降低的傳輸波形。舉個例子，由傳輸邏輯電路處 理PAR降低的數(shù)據(jù)218，該邏輯電路將PAR降低的數(shù)據(jù)218調(diào)制和放大到 傳輸波形中用于通過OFDM網(wǎng)絡傳輸。
應注意的是，方法500僅代表一種實現(xiàn)方式，在各個方面的范圍內(nèi)對 方法500的變化、增加、刪減、組合或其它修改也是可能的。圖6示出了用于選擇性地組合主要和次要加擾器序列，以便產(chǎn)生用于 PAR降低系統(tǒng)中的PAR降低序列的方法600的一個方面。舉個例子，該方 法600適合用于執(zhí)行圖5中所示方法500的塊506所描述的操作。在一個 方面，PAR降低邏輯電路300可按下面所述進行配置，從而執(zhí)行方法600。
在塊602，接收PAR控制信號。舉個例子，該PAR控制信號由發(fā)射機 邏輯電路提供，并且標識基帶波形中的空數(shù)據(jù)值。在一個方面，由選擇器 306接收PAR控制信號316。
在塊604，執(zhí)行檢測來判斷PAR控制信號是否處于第二狀態(tài)。舉個例 子，第二狀態(tài)表示要傳輸?shù)幕鶐?shù)據(jù)包括空數(shù)據(jù)(或零數(shù)據(jù))值。如果PAR 控制信號316處于第二狀態(tài)，則該方法繼續(xù)進行到塊606。如果PAR控制 信號316不處于第二狀態(tài)，則該方法繼續(xù)進行到塊608。
在塊606，將主要加擾器序列和次要加擾器序列組合，以便產(chǎn)生PAR 降低序列。舉個例子，由異或邏輯電路302組合主要序列310和次要序列 312以便產(chǎn)生輸入到選擇器306的組合加擾器序列314。因為己經(jīng)判定PAR 控制信號316處于第二狀態(tài)，故選擇器306在選擇器輸出端輸出組合的加 擾器序列314作為PAR降低序列318。
在塊608，將主要加擾器序列作為PAR降低序列傳遞。舉個例子，將 主要序列310輸入到選擇器306。因為已經(jīng)判定PAR控制信號316不處于 第二狀態(tài)，則選擇器306在選擇器輸出端輸出主要序列310作為PAR降低 序列318。
在塊610，該方法繼續(xù)進行到方法500的塊508，在此將生成的PAR 降低序列用于加擾要傳輸?shù)臄?shù)據(jù)。
應注意的是，方法600僅代表一種實現(xiàn)方式，在各個方面的范圍內(nèi)對 方法600的變化、增加、刪減、組合或其它修改也是可能的。
圖7示出了 PAR降低系統(tǒng)700的一個方面。PAR降低系統(tǒng)700包括用 于獲取主要加擾器序列的模塊(702)、用于生成次要加擾器序列的模塊 (704)、用于組合主要加擾器序列和次要加擾器序列以便生成PAR降低序 列的模塊(706)，以及用于組合數(shù)據(jù)和PAR降低序列的模塊(708)。
在一個方面，模塊702-708包括一個或多個處理器，配置為執(zhí)行程序指 令以便提供這里所描述的PAR降低系統(tǒng)的各個方面。在一個方面，模塊702包括異或邏輯電路302，模塊704包括次要加擾 器304，模塊706包括異或邏輯電路302和選擇器邏輯電路306，模塊708 包括異或邏輯電路320。
因此，通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、
現(xiàn)場可編程門陣列(FPGA)或其它可編程邏輯設備、分立門或晶體管器件、
分立硬件組件，或設計用于執(zhí)行本申請所述功能的任何組合可以實現(xiàn)或執(zhí) 行與本申請所公開的各個方面相關聯(lián)的各種示例邏輯電路、邏輯塊、模塊，
和電路。通用處理器可以是微處理器，或者，該處理器也可以是任何常規(guī) 的處理器、控制器、微控制器或者狀態(tài)機。處理器也可能實現(xiàn)為計算設備 的組合，例如，DSP和微處理器的組合、多個微處理器、 一個或多個微處 理器與DSP內(nèi)核的結合，或者任何其它此種結構。
結合本申請的所描述的方法或者算法的步驟可直接實現(xiàn)為硬件、由處 理器執(zhí)行的軟件模塊或其組合。軟件模塊可以存儲于RAM存儲器、閃存、 ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、移動磁 盤、CD-ROM或者本領域熟知的任何其它形式的存儲介質(zhì)中。 一種示例性 的存儲介質(zhì)連接至處理器，從而使處理器能夠從該存儲介質(zhì)讀取信息，且 可向該存儲介質(zhì)寫入信息。當然，存儲介質(zhì)也可以是處理器的組成部分。 處理器和存儲介質(zhì)可以位于ASIC中。該ASIC可以位于用戶終端中。當然，
處理器和存儲介質(zhì)也可以作為分立組件存在于用戶終端中。
為使本領域技術人員能夠?qū)崿F(xiàn)或者使用本發(fā)明，對本公開的各進行了 描述。對于本領域技術人員來說，對這些的各種修改都是顯而易見的，并 且，本申請定義的總體原理也可以在不脫離本發(fā)明的精神和保護范圍的基 礎上適用于其它，比如即時消息服務或任何通用的無線數(shù)據(jù)通信應用。因 此，本發(fā)明并不限于本申請給出的，而是與本申請公開的原理和新穎性特 征相一致的最廣范圍。本申請中使用的"示例性的" 一詞等同切近等同于 "用作例子、例證或說明"。本申請中被描述為"示例性"的任何或設計方 案不應被解釋為比其它或設計方案更優(yōu)選或更具優(yōu)勢。
因此，雖然本申請中舉例說明并描述了PAR降低系統(tǒng)的各個方面，但 是應該了解在不脫離本發(fā)明的精神或本質(zhì)特征的前提下，可以作出各種變 更。因此，本發(fā)明中所公開的內(nèi)容和描述并不是局限性的，而是所附權利要求中所規(guī)定的發(fā)明范圍的示例解釋,
權利要求
1、一種用于降低傳輸波形的峰均值比(PAR)的方法，所述方法包括獲得步驟，其獲得主要加擾器序列；生成步驟，其生成具有基于要加擾的數(shù)據(jù)的長度特征的次要加擾器序列；組合步驟，其組合所述主要和次要加擾器序列，以便產(chǎn)生PAR降低序列。
2、 權利要求l所述的方法，其中，所述生成步驟包括 從列表中生成所述次要加擾器序列。
3、 權利要求l所述的方法，其中，所述生成步驟包括 從線性反饋移位寄存器生成所述次要加擾器序列。
4、 權利要求l所述的方法，其中，所述生成步驟包括生成長度基于要在一個符號中發(fā)射的數(shù)據(jù)量的次要加擾器序列。
5、 權利要求l所述的方法，其中，所述組合步驟包括執(zhí)行異或運算以便組合所述主要加擾器序列和所述次要加擾器序列。
6、 權利要求l所述的方法，其中，所述組合步驟包括 在判定出要加擾的數(shù)據(jù)為零時，選擇性地組合所述主要加擾器序列和所述次要加擾器序列。
7、 權利要求1所述的方法，還包括組合所述PAR降低序列和數(shù)據(jù)，以便產(chǎn)生所述傳輸波形。
8、 一種用于降低傳輸波形的峰均值比(PAR)的裝置，所述裝置包括次要生成器，用于生成具有基于要加擾的數(shù)據(jù)的長度特征的次要加擾器序列；組合邏輯電路，用于組合主要加擾器序列和所述次要加擾器序列以便 產(chǎn)生PAR降低序列。
9、 權利要求8所述的裝置，其中，所述次要生成器用于 從列表中生成所述次要加擾器序列。
10、 權利要求8所述的裝置，其中，所述次要生成器用于-從線性反饋移位寄存器中生成所述次要加擾器序列。
11、 權利要求8所述的裝置，其中，所述次要生成器用于-生成長度基于在一個符號中要發(fā)射的數(shù)據(jù)量的次要加擾器序列。
12、 權利要求8所述的裝置，其中，所述組合邏輯電路用于 執(zhí)行異或運算，以便組合所述主要加擾器序列和所述次要加擾器序列。
13、 權利要求8所述的裝置，其中，所述組合邏輯電路用于-在判定出要加擾的數(shù)據(jù)為零時，選擇性地組合所述主要加擾器序列和所述次要加擾器序列。
14、 權利要求8所述的裝置，還包括第二組合邏輯電路，用于組合所述PAR降低序列和數(shù)據(jù)，以便產(chǎn)生所 述傳輸波形。
15、 一種用于降低傳輸波形的峰均值比(PAR)的裝置，所述裝置包括: 用于獲取的模塊，其用于獲取主要加擾器序列；用于生成的模塊，其用于生成具有基于要加擾的數(shù)據(jù)的長度特征的次 要加擾器序列；用于組合的模塊，其用于組合所述主要和次要加擾器序列以便產(chǎn)生 PAR降低序列。
16、 權利要求15所述的裝置，其中，所述用于生成的模塊包括-用于從列表生成所述次要加擾器序列的模塊。
17、 權利要求15所述的裝置，其中，所述用于生成的模塊包括 用于從線性反饋移位寄存器生成所述次要加擾器序列的模塊。
18、 權利要求15所述的裝置，其中，所述用于生成的模塊包括 用于生成長度基于在一個符號中要傳輸?shù)臄?shù)據(jù)量的次要加擾器序列的模塊。
19、 權利要求15所述的裝置，其中，所述用于組合的模塊包括 用于執(zhí)行異或運算以便組合所述主要加擾器序列和所述次要加擾器序列的模塊。
20、 權利要求15所述的裝置，其中，所述用于組合的模塊包括 用于在判定出要加擾的數(shù)據(jù)為零時選擇性地組合所述主要加擾器序列和所述次要加擾器序列的模塊。
21、 權利要求15所述的裝置，還包括用于組合所述PAR降低序列和數(shù)據(jù)以便產(chǎn)生所述傳輸波形的模塊。
22、 一種上面存儲有計算機程序的計算機可讀介質(zhì)，包括由至少一個 處理器執(zhí)行的指令，用于降低傳輸波形的峰均值比(PAR)，所述計算機程 序包括用于獲取的指令，其獲取主要加擾器序列；用于生成的指令，其生成具有基于要加擾的數(shù)據(jù)的長度特征的次要加 擾器序列；用于組合的指令，其組合所述主要和次要加擾器序列以便產(chǎn)生PAR降 低序列。
23、 權利要求22所述的計算機程序，其中，所述用于生成的指令包括: 用于從列表生成所述次要加擾器序列的指令。
24、 權利要求22所述的計算機程序，其中，所述用于生成的指令包括: 用于從線性反饋移位寄存器生成所述次要加擾器序列的指令。
25、 權利要求22所述的計算機程序，其中，所述用于生成的指令包括: 用于生成長度基于在一個符號中要傳輸?shù)臄?shù)據(jù)量的次要加擾器序列的指令。
26、 權利要求22所述的計算機程序，其中，所述用于組合的指令包括: 用于執(zhí)行異或運算以便組合所述主要加擾器序列和所述次要加擾器序列的指令。
27、 權利要求22所述的計算機程序，其中，所述用于組合的指令包括: 用于在判定出要加擾的數(shù)據(jù)為零時，選擇性地組合所述主要加擾器序列和所述次要加擾器序列的指令。
28、 權利要求22所述的計算機程序，還包括用于組合所述PAR降低序列和數(shù)據(jù)以便產(chǎn)生所述傳輸波形的指令。
29、 至少一個處理器，用于執(zhí)行一種用于降低傳輸波形的峰均值比 (PAR)的方法，所述方法包括獲取步驟，用于獲取主要加擾器序列；生成步驟，用于生成具有基于要加擾的數(shù)據(jù)的長度特征的次要加擾器 序列；組合步驟，用于組合所述主要和次要加擾器序列以便產(chǎn)生PAR降低序列。
30、 權利要求29所述的方法，其中，所述生成步驟包括 從列表生成所述次要加擾器序列。
31、 權利要求29所述的方法，其中，所述生成步驟包括 從線性反饋移位寄存器生成所述次要加擾器序列。
32、 權利要求29所述的方法，其中，所述生成步驟包括 生成長度基于在一個符號中要傳輸?shù)臄?shù)據(jù)量的所述次要加擾器序列。
33、 權利要求29所述的方法，其中，所述組合步驟包括 執(zhí)行異或運算以便組合所述主要加擾器序列和所述次要加擾器序列。
34、 權利要求29所述的方法，其中，所述組合步驟包括 在判定出要加擾的數(shù)據(jù)為零時，選擇性地組合所述主要加擾器序列和所述次要加擾器序列。
35、 權利要求29所述的方法，還包括 組合所述PAR降低序列和數(shù)據(jù)，以便產(chǎn)生所述傳輸波形。
全文摘要
用于降低OFDM發(fā)射信號的峰均值比的方法和裝置。在一方面，提供了一種用于降低傳輸波形的峰均值比的方法。該方法包括獲取主要加擾器序列；生成次要加擾器序列，該次要加擾器序列具有基于要加擾的數(shù)據(jù)的長度特征；將主要和次要加擾器序列組合起來以便產(chǎn)生PAR降低序列。在另一方面，提供一種用于降低傳輸波形的峰均值比的裝置。該裝置包括次要生成器，用于生成具有基于要加擾的數(shù)據(jù)的長度特征的次要加擾器序列；組合邏輯電路，用于將主要加擾器序列和次要加擾器序列組合起來以便產(chǎn)生PAR降低序列。
文檔編號H04L27/26GK101461207SQ200780020681
公開日2009年6月17日 申請日期2007年4月4日 優(yōu)先權日2006年4月4日
發(fā)明者D·L·范費恩, R·克里希納穆爾蒂, 凌復云 申請人:高通股份有限公司