專利名稱：接收電路及其ad轉(zhuǎn)換器的轉(zhuǎn)換表生成方法以及信號(hào)傳輸系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及執(zhí)行芯片內(nèi)多個(gè)電路模塊間的信號(hào)傳輸、或者LSI芯片間的信號(hào)傳 輸、板間或殼體間的信號(hào)傳輸?shù)母咚偈瞻l(fā)系統(tǒng)、以及構(gòu)成該系統(tǒng)的接收電路。
背景技術(shù)：
圖1是示出高速信號(hào)傳輸系統(tǒng)的概要結(jié)構(gòu)的圖。如圖1所示，信號(hào)傳輸系統(tǒng)包括 發(fā)送電路1、傳輸線路2以及接收電路3。在發(fā)送電路l中，由復(fù)用器(MUX)11將低速的并 行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，并通過具有與傳輸線路2的特性阻抗相同的輸出阻抗的驅(qū)動(dòng)器12 將串行數(shù)據(jù)輸出到傳輸線路2。串行數(shù)據(jù)經(jīng)由傳輸線路2被輸入到接收電路3。在接收電 路3中接收的輸入接收波形根據(jù)傳輸線路2的特性而劣化。具體來(lái)說(shuō)，高頻分量發(fā)生損失， 從而波形變鈍。 在發(fā)送的數(shù)據(jù)為"0"和"1"(或者"-l"和"+l")的二值數(shù)據(jù)、并且傳輸線路2上 的劣化小的情況下，相對(duì)于在下側(cè)由"O"和"l"的串示出的串行數(shù)據(jù)的輸入接收波形呈如 圖2(A)所示的信號(hào)波形。如果是這樣的接收信號(hào)波形，則通過將閾值電平設(shè)定成虛線所示 的電平并利用比較器進(jìn)行判定，能夠正確地再現(xiàn)所接收的數(shù)據(jù)。 但是，在傳輸線路2長(zhǎng)或者發(fā)送數(shù)據(jù)的頻率變得非常高的情況下，傳輸線路2上 的劣化增大，從而相對(duì)于在下側(cè)由"0"和"1"的串示出的串行數(shù)據(jù)的輸入接收波形呈如圖 2(B)所示的接收信號(hào)波形。在這樣的接收信號(hào)波形的情況下，僅通過一個(gè)比較器進(jìn)行判定 是無(wú)法正確地再現(xiàn)所接收的數(shù)據(jù)的。因此，如圖2(B)所示，根據(jù)接收數(shù)據(jù)的時(shí)鐘來(lái)檢測(cè)信 號(hào)電平，然后正確地再現(xiàn)所接收的數(shù)據(jù)。 因此，如圖1所示，接收電路3通過配置在輸入部分的模擬/數(shù)字轉(zhuǎn)換器(ADC)31 對(duì)接收信號(hào)(模擬波形)進(jìn)行采樣，進(jìn)行數(shù)字化。均衡電路(EQ)32對(duì)ADC 31的輸出進(jìn) 行波形整形(均衡處理)以補(bǔ)償由傳輸線路引起的波形劣化。整形后的接收數(shù)據(jù)被進(jìn)行 0/1判定，其判定結(jié)果通過鎖存器(Decision Latch)以及解復(fù)用器(Demultiplexer) (D/L DMUX)33而從串行數(shù)據(jù)被轉(zhuǎn)換成并行數(shù)據(jù)。為了進(jìn)行ADC 31中的采樣以及均衡電路32中 的處理，需要時(shí)鐘信號(hào)。時(shí)鐘再現(xiàn)(Clock Recovery)電路(CRU) 34從均衡電路32輸出的 接收數(shù)據(jù)再現(xiàn)數(shù)據(jù)時(shí)鐘。下面說(shuō)明的電路中也設(shè)置有CRU 34，但為了簡(jiǎn)化說(shuō)明，省略對(duì)其的 說(shuō)明和圖示。 圖3(A)和圖3(B)是示出被稱為DFE(Decision FeedbackEqualizer，判決反饋均 衡器)的均衡電路32的一個(gè)方式的結(jié)構(gòu)的圖，其中，圖3(A)示出了概念圖，圖3(B)示出了 具體的電路結(jié)構(gòu)。如圖3(A)所示，當(dāng)將傳輸線路2的傳遞函數(shù)設(shè)為H(z)時(shí)，進(jìn)行調(diào)整以使 得DFE 37的傳遞函數(shù)為l-H(z)。如果1個(gè)樣本接收信號(hào)為H(z)，并通過加法器35將接收 信號(hào)H(z)和DFE 37的輸出l-H(z)相加，則會(huì)輸出沒有劣化的信號(hào)，然后通過比較器36對(duì) 此進(jìn)行判定。由此能夠正確地接收發(fā)送數(shù)據(jù)dn。具體來(lái)說(shuō)，為了依次校正由之前的樣本數(shù) 據(jù)帶來(lái)的影響，使一個(gè)之前的樣本數(shù)據(jù)延遲一個(gè)采樣周期，使兩個(gè)之前的樣本數(shù)據(jù)延遲兩
4個(gè)采樣周期，下面同樣地使預(yù)定數(shù)目之前的樣本數(shù)據(jù)依次延遲，然后在延遲后的數(shù)據(jù)上乘 以與影響度相應(yīng)的系數(shù)后與輸入數(shù)據(jù)相加。 如圖3 (B)所示，均衡電路32包括具有多個(gè)乘法器hn0至hnm的DFE 37 ;多個(gè)加
法器35 ;比較器36 ;對(duì)是反饋均衡處理后的數(shù)據(jù)還是反饋訓(xùn)練數(shù)據(jù)進(jìn)行切換的開關(guān)38 ;將
要反饋的數(shù)據(jù)二值化的比較器39 ;將二值化的反饋數(shù)據(jù)延遲以生成向hnl至hnm施加的數(shù) 據(jù)的多個(gè)延遲器40 ;計(jì)算均衡處理后的數(shù)據(jù)與二值化的反饋數(shù)據(jù)之差以生成誤差量en的 減法器41 ;以及基于誤差量en來(lái)更新乘法器hn0至hnm的系數(shù)以使誤差量變小的系數(shù)更新 部(LMS (Least-mean-square，最小均方))42。乘法器hn0將ADC 31輸出的數(shù)據(jù)和預(yù)定系 數(shù)相乘后輸出，乘法器hnl至hnm將延遲后的之前的樣本數(shù)據(jù)與預(yù)定的系數(shù)相乘后輸出，加 法器35對(duì)這些輸出進(jìn)行相加。 H(z)為z函數(shù)，由于受硬件的限制通常截止至有限個(gè)項(xiàng)。作為乘法器hn0至lyii的 系數(shù)，這里設(shè)定了應(yīng)用LMS算法求得的值，但有時(shí)也預(yù)先設(shè)定固定值。該乘法器的系數(shù)表示 傳輸線路的頻率特性。作為系數(shù)更新部42的輸入的誤差量是即便使用上述系數(shù)進(jìn)行波形 整形也會(huì)殘留的、與波形的理想波形之間的誤差。該誤差的大小表示整形后的波形質(zhì)量。
均衡電路由于在專利文獻(xiàn)1等中已有記載，因此除以上之外不再進(jìn)行說(shuō)明。
ADC有各種類型，但通常能夠在吉比特/秒的高速信號(hào)傳輸中使用的ADC目前基 本僅限于高速(flash)型ADC。高速型ADC通過在高側(cè)的基準(zhǔn)電位和低側(cè)的基準(zhǔn)電位之間 設(shè)置電阻串(梯形電阻)來(lái)在電阻的連接節(jié)點(diǎn)上產(chǎn)生將基準(zhǔn)電位分割而得的分割電位。多 個(gè)比較器分別對(duì)輸入信號(hào)的電壓(輸入電壓)和分割電位進(jìn)行比較。并采用了所謂的溫度 計(jì)(thermometer)形式，即如果輸入電壓小于某個(gè)分割電位，則位于進(jìn)行與該分割電位的 比較的比較器的高位側(cè)的比較器的輸出為"O"，包括該比較器在內(nèi)的低位側(cè)的比較器的輸 出為"l"，并且當(dāng)通過編碼器編碼多個(gè)比較器的輸出時(shí)可得到與輸入電壓的電平相應(yīng)的二 進(jìn)制格式的數(shù)字輸出。在N比特ADC的情況下，需要2N-1個(gè)比較器。 由于其電路構(gòu)成元件的尺寸和閾值電壓Vth等的偏差，ADC的輸入輸出特性不為 線性，而為非線性。圖4是用于說(shuō)明ADC的非線性的圖。在ADC顯示出用實(shí)線呈階梯狀示 出的特性的情況下，其輸入輸出特性如虛線所示，不同于用單點(diǎn)劃線示出的線性的輸入輸 出特性。 為了通過均衡電路進(jìn)行均衡處理以正確地進(jìn)行數(shù)據(jù)接收，ADC的輸入輸出特性需 要具有線性特性。 ADC的輸入輸出特性具有非線性特性的原因之一是輸入部分的偏移。因此，在現(xiàn)有 例的ADC電路中內(nèi)置包括偏移電壓產(chǎn)生電路和通過時(shí)鐘來(lái)動(dòng)作的開關(guān)的偏移消除電路，由 此減少非線性。 另外，專利文獻(xiàn)2中記載了一種校正非線性的方法，在該方法中設(shè)置轉(zhuǎn)換ADC的輸 出的轉(zhuǎn)換表，并基于從基準(zhǔn)信號(hào)輸入端子輸入的已知的校準(zhǔn)用信號(hào)來(lái)生成轉(zhuǎn)換表。
專利文獻(xiàn)1 :日本專利公開公報(bào)2000-224080號(hào)；
專利文獻(xiàn)2 :日本專利公開公報(bào)2003-536342號(hào)。

發(fā)明內(nèi)容
上述內(nèi)置偏移消除電路來(lái)減少非線性的方法存在各種問題，例如(l)偏移電壓產(chǎn)生電路自身的制造偏差的問題；(2)由于負(fù)載容量的增加而高速動(dòng)作變得困難的問題； 以及(3)由于需要時(shí)鐘，因此在高速動(dòng)作的ADC中除在設(shè)計(jì)上存在有關(guān)時(shí)鐘分配的難點(diǎn)以 外，還存在由時(shí)鐘引起的噪聲的問題等等。另外，當(dāng)設(shè)計(jì)ADC時(shí)，由于沒有來(lái)自實(shí)際使用ADC 的電路的信息，設(shè)計(jì)時(shí)無(wú)法得到明確的規(guī)格，因此忽略消耗功率并以盡可能抑制非線性的 方式進(jìn)行設(shè)計(jì)，因此該方法中還存在消耗功率變大的問題。 另外，在專利文獻(xiàn)2所記載的方法中需要校準(zhǔn)用信號(hào)。因此，需要設(shè)置校準(zhǔn)信號(hào)產(chǎn)
生電路。并且在轉(zhuǎn)換表的生成中需要估計(jì)可通過有限的參數(shù)確定的校準(zhǔn)信號(hào)的參數(shù)并基于
該估計(jì)來(lái)生成校正信號(hào)的過程，因此要求高質(zhì)量的校準(zhǔn)信號(hào)。 本發(fā)明的目的在于解決上述問題并高精度地校正ADC的非線性。 圖5是示出本發(fā)明信號(hào)傳輸系統(tǒng)的基本結(jié)構(gòu)的圖。 如圖5所示，本發(fā)明的信號(hào)傳輸系統(tǒng)包括發(fā)送電路1、傳輸線路2以及接收電路3。 發(fā)送電路1具有驅(qū)動(dòng)器12，該驅(qū)動(dòng)器12具有與傳輸線路2的特性阻抗相同的輸出阻抗，并 將串行數(shù)據(jù)輸出到傳輸線路2。串行數(shù)據(jù)經(jīng)由傳輸線路2輸入到接收電路3。接收電路3 包括模擬/數(shù)字轉(zhuǎn)換器(ADC) 31，其對(duì)接收信息(模擬波形)進(jìn)行采樣并進(jìn)行數(shù)字化；以 及均衡電路(EQ)32，其進(jìn)行波形整形(均衡處理)以補(bǔ)償由傳輸線路引起的波形劣化。以 上的結(jié)構(gòu)與圖1的現(xiàn)有例相同。本發(fā)明信號(hào)傳輸系統(tǒng)的特征在于，在ADC 31和均衡電路32 之間設(shè)置校正ADC 31的輸入輸出特性的非線性的ADC校正電路50， ADC校正電路50基于 ADC 31的輸出數(shù)據(jù)和均衡電路32的輸出來(lái)生成校正ADC 31的輸入輸出特性的非線性的轉(zhuǎn) 換表。 如果將傳輸線路的傳輸特性設(shè)為線性，將其脈沖響應(yīng)設(shè)為h。，則傳輸線路輸出、即 ADC的輸出Xn可使用發(fā)送電路的發(fā)送數(shù)據(jù)串dn= {_1，1}，如下式l表示。
[式1]<formula>formula see original document page 6</formula> 這里，為了便于說(shuō)明，示出了傳輸二進(jìn)制信號(hào)的場(chǎng)合，但本發(fā)明不限于此。另外，數(shù) 據(jù)為"-1"和"+1 "，但也可以是"0 "和"1"。 如式1所示，傳輸線路的脈沖響應(yīng)在有限范圍(1至M)內(nèi)截止。在式1中，第二項(xiàng) 表示過去數(shù)據(jù)對(duì)當(dāng)前數(shù)據(jù)的影響。將該影響稱為碼間干擾成分ISI。該信號(hào)通過包含噪聲 N和非線性誤差ErOO的ADC 31被量化(數(shù)字化)。因此，這里考慮由下式2表示的信號(hào)，
作為量化前的信號(hào)yn 。
[式2] <formula>formula see original document page 6</formula>
這里，N為一般的隨機(jī)噪聲，Er(xn)可以被當(dāng)作時(shí)間上靜止的誤差。均衡電路32 的作用是對(duì)該yn的量化值(ADC值)進(jìn)行均衡處理并消除第二項(xiàng)。 在本發(fā)明中，均衡電路32也通過圖3的DFE(Decision FeedbackEqualizer)來(lái)實(shí) 現(xiàn)。DFE估計(jì)并調(diào)整DFE的特性以使其成為l-H(z)，由此將接收電路側(cè)的輸出恢復(fù)為發(fā)送 數(shù)據(jù)。如圖3(B)所示，通過計(jì)算某個(gè)系數(shù)hnk來(lái)估計(jì)傳輸線路特性。作為所述計(jì)算系數(shù)的 算法，例如可采用被稱為"Least Mean Square,最小均方"算法的將估計(jì)值誤差的平方最小化的算法。通過這樣，計(jì)算減去了 ISI的量，并將計(jì)算值輸出給輸出節(jié)點(diǎn)"out"。通過由連 接在DFE之后的判定電路(比較器)將該輸出判定為"-l"或"+l"，可再現(xiàn)正確的接收數(shù)據(jù)。 如上所述，在ADC的輸入輸出特性為線性的情況下，減去了 ISI成分的剩余值(DFE 的輸出)對(duì)Xn不具有依賴性。但是，在ADC的輸入輸出特性為非線性的情況下，由于ErOO
的項(xiàng)而對(duì)Xn產(chǎn)生依賴性。 圖6是說(shuō)明由該ADC的輸入輸出特性的非線性引起的對(duì)Xn的依賴性的圖，圖中示 出了針對(duì)ADC輸出值的DFE計(jì)算結(jié)果，其中，實(shí)線示出了 ADC的輸入輸出特性為非線性的情 況，虛線示出了 ADC的輸入輸出特性為線性的情況。這里，橫軸和縱軸的值歸一化后的值。 具體地是在進(jìn)行了均衡處理的狀態(tài)下從發(fā)送電路1輸出各種串行數(shù)據(jù)的模式，并且對(duì)針 對(duì)其由ADC 31輸出的ADC輸出和由均衡電路32輸出的DFE計(jì)算結(jié)果進(jìn)行了統(tǒng)計(jì)處理(每 個(gè)ADC輸出值的平均值計(jì)算處理)的結(jié)果。并且已確認(rèn)在使用輸入輸出特性為線性的ADC 取得虛線的數(shù)據(jù)之后，通過將ADC的輸入如圖4所示那樣進(jìn)行轉(zhuǎn)換而強(qiáng)制地設(shè)置為非線性， 并輸入到ADC以使得ADC具有如圖4所示的非線性，由此可得到實(shí)線的數(shù)據(jù)。
如圖6所示，ADC校正電路50進(jìn)行校正以使得實(shí)線的輸入輸出特性變?yōu)樘摼€的輸 入輸出特性。具體來(lái)說(shuō)，基于ADC 31的輸出值和均衡電路32的DFE計(jì)算結(jié)果來(lái)算出圖5 所示的曲線并生成轉(zhuǎn)換表。 如上所述，根據(jù)本發(fā)明，即使不在ADC內(nèi)部增加電路并且也不使用校準(zhǔn)信號(hào)，也能 夠使ADC的輸入輸出特性為線性特性。由此，能夠提高正確地再現(xiàn)經(jīng)由傳輸線路發(fā)來(lái)的數(shù) 據(jù)的比率，即能夠減小傳輸數(shù)據(jù)的再現(xiàn)誤差。 以上僅關(guān)注ADC的非線性進(jìn)行了說(shuō)明，但發(fā)送數(shù)據(jù)中也存在非線性。發(fā)送電路1 如上述輸出二值電平的發(fā)送信號(hào)，但因受驅(qū)動(dòng)器響應(yīng)性的影響，輸出具有非線性。如果基于 發(fā)送信號(hào)生成圖6的曲線并基于該曲線來(lái)生成轉(zhuǎn)換表，則ADC校正電路可將發(fā)送電路的非 線性和ADC的非線性合并校正。


圖1是示出高速信號(hào)傳輸系統(tǒng)的概要結(jié)構(gòu)的圖； 圖2(A)和圖2(B)是用于說(shuō)明由傳輸引起的接收信號(hào)的劣化和AD轉(zhuǎn)換器的必要 性的圖； 圖3(A)禾P圖3(B)是示出現(xiàn)有例的DFE (Decision FeedbackEqualizer)型均衡電 路的概要結(jié)構(gòu)和詳細(xì)結(jié)構(gòu)的圖； 圖4是示出ADC的非線性的輸入輸出特性的例子的圖；
圖5是示出本發(fā)明接收電路的基本結(jié)構(gòu)的圖； 圖6是用于說(shuō)明由ADC的輸入輸出特性的非線性引起的對(duì)輸入信號(hào)值的依賴性的 圖； 圖7是示出本發(fā)明第一實(shí)施方式的接收電路的結(jié)構(gòu)的圖；
圖8是第一實(shí)施方式的ADC校正電路的校正量計(jì)算部的構(gòu)成圖；
圖9是示出第一實(shí)施方式的ADC校正電路的轉(zhuǎn)換表生成處理的流程圖；
圖10是示出本發(fā)明第二實(shí)施方式的接收電路的結(jié)構(gòu)的 圖11是第二實(shí)施方式的ADC校正電路的校正量計(jì)算部的構(gòu)成圖； 圖12是示出第二實(shí)施方式的ADC校正電路的轉(zhuǎn)換表生成處理的流程圖； 圖13是示出本發(fā)明第三實(shí)施方式的接收電路的結(jié)構(gòu)的圖； 圖14是第三實(shí)施方式的ADC校正電路的校正量計(jì)算部的構(gòu)成圖； 圖15是示出第三實(shí)施方式的ADC校正電路的轉(zhuǎn)換表生成處理的流程圖； 圖16是示出本發(fā)明第四實(shí)施方式的信號(hào)傳輸系統(tǒng)的結(jié)構(gòu)的圖； 圖17是示出第四實(shí)施方式的ADC校正電路的轉(zhuǎn)換表生成處理的流程圖， 圖18是示出本發(fā)明第五實(shí)施方式的接收電路的結(jié)構(gòu)的圖； 圖19是示出第五實(shí)施方式的ADC校正電路的轉(zhuǎn)換表生成處理的流程圖。 標(biāo)號(hào)說(shuō)明 1發(fā)送電路 2傳輸線路 3接收電路 12驅(qū)動(dòng)器 31AD轉(zhuǎn)換器(ADC) 32均衡電路(EQ) 50ADC校正電路
具體實(shí)施例方式
下面，參考附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。 本發(fā)明第一實(shí)施方式的信號(hào)傳輸系統(tǒng)具有如圖5所示的基本結(jié)構(gòu)。圖7是示出第 一實(shí)施方式中的接收電路3的結(jié)構(gòu)的框圖。如圖7所示，接收電路3包括ADC 31、均衡電路 32以及ADC校正電路50。 ADC校正電路50包括控制部51，其控制ADC校正電路50的各構(gòu)件；延遲級(jí)52， 其按照均衡電路的延遲量適當(dāng)延遲ADC 31的輸出；數(shù)據(jù)表生成部53，其根據(jù)延遲級(jí)輸出的 ADC輸出yn和均衡電路32輸出的DFE計(jì)算結(jié)果h。dn來(lái)生成數(shù)據(jù)表；校正量計(jì)算部54，其 基于來(lái)自數(shù)據(jù)表生成部53的數(shù)據(jù)來(lái)計(jì)算校正量；轉(zhuǎn)換表部55，其具有基于校正量計(jì)算部54 所算出的校正量而生成的轉(zhuǎn)換表，轉(zhuǎn)換來(lái)自延遲級(jí)52的ADC輸出；以及開關(guān)56，其在ADC 31的輸出和轉(zhuǎn)換表部55的輸出之間切換向均衡電路32輸入的信號(hào)。 圖8是示出校正量計(jì)算部54的結(jié)構(gòu)的圖。校正量計(jì)算部54包括平均值計(jì)算電 路57，其計(jì)算相對(duì)于預(yù)定期間內(nèi)的ADC值yn的h。dn的平均值；減法電路58，其從各個(gè)h。dn 中減去平均值計(jì)算電路57所輸出的對(duì)應(yīng)的平均值；以及減法電路59，其從各個(gè)yn中減去減 法電路58的輸出。 圖9是示出第一實(shí)施方式的ADC的轉(zhuǎn)換表生成處理的流程圖。以下，按照?qǐng)D9的 流程圖來(lái)說(shuō)明ADC的轉(zhuǎn)換表生成處理。 假定在開始ADC的轉(zhuǎn)換表生成處理之前已設(shè)定均衡電路32的系數(shù)。 在步驟IOI中，對(duì)控制部51設(shè)定計(jì)數(shù)值N，并開始計(jì)數(shù)動(dòng)作。該計(jì)數(shù)值是以統(tǒng)計(jì)方
式求得圖6所示的曲線所需的次數(shù)。 在步驟102中，與步驟101同時(shí)切換開關(guān)56以使ADC 31的輸出被輸入到均衡電路32。 在步驟103中，通過數(shù)據(jù)表生成部53生成數(shù)據(jù)表。序列數(shù)據(jù)從發(fā)送電路1經(jīng)由傳 輸電路2輸入到ADC 31， ADC 31依據(jù)該序列數(shù)據(jù)輸出ADC值yn。均衡電路32對(duì)ADC值進(jìn) 行均衡處理，輸出式l以及式2所示的計(jì)算結(jié)果h?！丁?shù)據(jù)表生成部53將ADC值yn與h。《
對(duì)應(yīng)起來(lái)，生成計(jì)算了各ADC值所對(duì)應(yīng)的h?！兜臅r(shí)間平均(總體平均)的數(shù)據(jù)表。這里，《
的值在傳輸二進(jìn)制信號(hào)的情況下為二值，數(shù)據(jù)表對(duì)應(yīng)于h?！兜拇a(code)而準(zhǔn)備兩個(gè)。
在步驟104中，全刻度計(jì)數(shù)值是否大于設(shè)定的N，并重復(fù)步驟103直至計(jì)數(shù)值大于 設(shè)定的N。由此，生成針對(duì)N組的ADC值yn和h。dn的數(shù)據(jù)表。 在步驟105中，校正量計(jì)算部54計(jì)算校正量。圖8的平均值計(jì)算電路57計(jì)算數(shù) 據(jù)表中的h。dn的平均值，并將該平均值作為所有針對(duì)ADC值yn的h。dn的期望值。該平均值 相當(dāng)于圖6的虛線所示的水平。減法器58計(jì)算數(shù)據(jù)表中的各ADC值yn所對(duì)應(yīng)的h。dn的值 與平均值之差。該差相當(dāng)于圖6的箭頭所示的校正量。此外，減法器59從ADC值yn減去 該差。該減法結(jié)果為校正ADC值yn的ADC校正值。 如上所述，這里，dn的值為二值，數(shù)據(jù)表對(duì)應(yīng)于h。dn的碼而存在兩個(gè)，即為圖6中的 下側(cè)(ADC值小的一側(cè))和上側(cè)(ADC值大的一側(cè))的兩條曲線。如圖6所示，在ADC值處 于中間的附近(ADC值為零的附近)存在兩條曲線。關(guān)于該部分，使用基于兩條曲線求得的 差(箭頭)的平均值。 另外，在圖6中，A所示的區(qū)域表示ADC值中DFE計(jì)算結(jié)果未被全刻度為"0"的、 大ADC值的范圍。同樣地，B所示的區(qū)域表示ADC值中DFE計(jì)算結(jié)果未被全刻度為"1"的、 小ADC值的范圍。 在步驟S106中，轉(zhuǎn)換表部55生成將在步驟105中算出的ADC的校正值對(duì)應(yīng)到ADC 值yn的轉(zhuǎn)換表。 在步驟107中，連接開關(guān)56以使轉(zhuǎn)換表部55的輸出被輸入到均衡電路32。由此， 校正了輸入輸出特性的非線性的ADC的校正值y' n被輸入到均衡電路中來(lái)進(jìn)行均衡處理。
在N個(gè)數(shù)據(jù)的情況下，最好各個(gè)ADC值yn以預(yù)定頻率以上的頻率出現(xiàn)，以便能夠 生成圖6的曲線，但對(duì)于未出現(xiàn)的ADC值yn也可以通過插值法等來(lái)計(jì)算校正值。
上述的轉(zhuǎn)換表生成處理至少在初始化時(shí)執(zhí)行。初始化時(shí)生成的轉(zhuǎn)換表既可以原樣 維持，也可以隨時(shí)進(jìn)行轉(zhuǎn)換表生成處理來(lái)更新轉(zhuǎn)換表。另外，在對(duì)利用轉(zhuǎn)換表校正了非線性 的校正值y'n進(jìn)行通常動(dòng)作的狀態(tài)下，如果向數(shù)據(jù)表生成部53輸入校正值y'n并執(zhí)行與上 述相同的處理，則能夠計(jì)算針對(duì)ADC校正值y' n的進(jìn)一步的校正值。也可以將該校正值應(yīng) 用于ADC的校正值y'n來(lái)更新轉(zhuǎn)換表。通過更新轉(zhuǎn)換表，能夠應(yīng)對(duì)由溫度變化等引起的ADC 輸入輸出特性的變化。 圖10是示出本發(fā)明第二實(shí)施方式的信號(hào)傳輸系統(tǒng)的接收電路的結(jié)構(gòu)的圖。第二 實(shí)施方式的信號(hào)傳輸系統(tǒng)具有圖5所示的基本結(jié)構(gòu)，如圖IO所示，其接收電路與第一實(shí)施 方式的信號(hào)傳輸系統(tǒng)的接收電路相似，但在下面幾點(diǎn)是不同的。 與第一實(shí)施方式相比，第二實(shí)施方式的第一不同點(diǎn)在于切換開關(guān)56的選擇信號(hào) 的切換定時(shí)在所有ADC值yn出現(xiàn)了預(yù)先次數(shù)以上時(shí)進(jìn)行切換。經(jīng)由校正量計(jì)算部54向控 制部51輸入ADC值yn，對(duì)出現(xiàn)次數(shù)進(jìn)行計(jì)數(shù)，并在所有ADC值yn出現(xiàn)了預(yù)定次數(shù)以上時(shí)， 通過來(lái)自控制部51的選擇信號(hào)切換開關(guān)56。
9
第二個(gè)不同點(diǎn)在于，相對(duì)于在第一實(shí)施方式中利用了均衡電路32輸出的計(jì)算結(jié) 果h?！?，在第二實(shí)施方式中利用在均衡電路32中生成的誤差en。如圖3所示，均衡電路32 計(jì)算相對(duì)于均衡處理后的結(jié)果的誤差en。均衡電路32的系數(shù)以補(bǔ)償傳輸線路2上的信號(hào) 劣化的方式確定，誤差en被認(rèn)為是由ADC的輸入輸出特性的非線性引起的。因此，若使得誤 差en變?yōu)榱?，就可以說(shuō)ADC的輸入輸出特性為線性特性，因此，關(guān)于誤差en，生成圖6所示 那樣的曲線，即生成將相對(duì)于ADC值yn的誤差en繪制而得的曲線。此時(shí)，期望值為零，并計(jì) 算使曲線變?yōu)榱愕男Ｕ?。這里，希望生成關(guān)于所有ADC值yn的曲線，但因?yàn)闀r(shí)間的關(guān)系， 僅對(duì)若干ADC值yn生成曲線，而對(duì)于其余的ADC值，則通過插值來(lái)計(jì)算。
數(shù)據(jù)表生成部53將ADC值yn與誤差en對(duì)應(yīng)起來(lái)，生成計(jì)算了各ADC值yn所對(duì)應(yīng) 的誤差en的時(shí)間平均的數(shù)據(jù)表。此時(shí)，由于期望值僅為零，因此數(shù)據(jù)表為一個(gè)。
圖11是示出校正量計(jì)算部54的結(jié)構(gòu)的圖。如上所述，由于期望值為零，因此代替 平均值計(jì)算電路57而設(shè)置輸出零的寄存器60。其他部分與第一實(shí)施方式相同，省略說(shuō)明。
圖12是示出第二實(shí)施方式中的ADC的轉(zhuǎn)換表生成處理的流程圖。與第一實(shí)施方 式的不同點(diǎn)在于在步驟203、205、206中使用誤差en、以及在步驟204中針對(duì)某ADC值全刻 度出現(xiàn)次數(shù)是否大于N，其他部分與第一實(shí)施方式相同，省略說(shuō)明。 圖13是示出本發(fā)明第三實(shí)施方式的信號(hào)傳輸系統(tǒng)的接收電路的結(jié)構(gòu)的圖。第三 實(shí)施方式的信號(hào)傳輸系統(tǒng)具有圖5所示的基本結(jié)構(gòu)，如圖13所示，其接收電路與第二實(shí)施 方式的信號(hào)傳輸系統(tǒng)的接收電路相似，但在下面幾點(diǎn)是不同的。 與第二實(shí)施方式相比，第三實(shí)施方式的不同點(diǎn)在于從均衡電路32向控制部51提 供誤差en，并設(shè)定計(jì)數(shù)值N和DFE計(jì)算結(jié)果的誤差的期望值a。如上所述，在第二實(shí)施方式 中，如圖6所示，生成將相對(duì)于ADC值yn的誤差en繪制而得的曲線，并將其期望值設(shè)為零。 但是，實(shí)際上，作為均衡電路32的均衡處理來(lái)說(shuō)，更優(yōu)選雖期望值稍偏離零但誤差小的設(shè) 定。換句話說(shuō)，如果設(shè)定零以外的期望值，則存在比誤差en或者誤差en的平方變小的情況， 因此如上生成轉(zhuǎn)換表。 第三實(shí)施方式在第二實(shí)施方式的轉(zhuǎn)換表生成處理中，以使得誤差en或誤差en的平 方變?yōu)轭A(yù)定閾值以下的方式調(diào)整期望值a并生成轉(zhuǎn)換表。因此，在第三實(shí)施方式中，期望值 a是可變的。 圖14是示出校正量計(jì)算部54的結(jié)構(gòu)的圖。如上所述，期望值a可變，并且代替平 均值計(jì)算電路57而設(shè)置輸出所設(shè)定的期望值a的寄存器61。其他部分與第一實(shí)施方式相 同，省略說(shuō)明。 圖15是示出第三實(shí)施方式的ADC的轉(zhuǎn)換表生成處理的流程圖。 在步驟301中，對(duì)控制部51設(shè)定計(jì)數(shù)值N和誤差閾值、期望值的初始值a，開始計(jì)
數(shù)動(dòng)作。期望值的初始值a被設(shè)定為較小值。 在步驟302中，與步驟301同時(shí)切換開關(guān)以使ADC 31的輸出被輸入到均衡電路 32。 在步驟303中，通過數(shù)據(jù)表生成部53將ADC值yn和誤差en對(duì)應(yīng)起來(lái)，生成計(jì)算了 各ADC值yn所對(duì)應(yīng)的誤差en的時(shí)間平均的數(shù)據(jù)表。 在步驟304中，關(guān)于上述預(yù)定的ADC值，全刻度計(jì)數(shù)值是否大于設(shè)定的N，并重復(fù)步 驟303直至計(jì)數(shù)值大于設(shè)定的N。由此，關(guān)于預(yù)定的ADC值，生成針對(duì)N組以上的ADC值yn和h。dn的數(shù)據(jù)表。 在步驟305中，校正量計(jì)算部54計(jì)算校正量。該處理與第二實(shí)施方式相同。
在步驟306中，轉(zhuǎn)換表部55生成將在步驟305中算出的ADC的校正值對(duì)應(yīng)到ADC 值yn的轉(zhuǎn)換表。 在步驟307中，連接開關(guān)56以使轉(zhuǎn)換表部55的輸出被輸入到均衡電路32。由此， 校正了輸入輸出特性的非線性的ADC的校正值y' n被輸入到均衡電路32中來(lái)進(jìn)行均衡處理。 在步驟308中，對(duì)于由均衡電路32對(duì)利用轉(zhuǎn)換表校正了輸入輸出特性的非線性的 ADC的校正值y'n進(jìn)行均衡處理而得的結(jié)果，計(jì)算誤差或誤差的平方并輸出給控制部51?？?制部51存儲(chǔ)誤差en或誤差en的平方，并且全刻度誤差en或誤差en的平方是否小于閾值， 如果小則結(jié)束，如果大則進(jìn)入步驟309。 在步驟309中，重新設(shè)定期望值a以使其稍微改變，然后返回步驟303。以后，重復(fù) 步驟303至步驟309直至誤差en或誤差en的平方變得比設(shè)定的閾值小，設(shè)定期望值a以使 誤差en或誤差en的平方變?yōu)殚撝狄韵?，并生成與其相應(yīng)的轉(zhuǎn)換表。在步驟308中，在存儲(chǔ) 有利用對(duì)應(yīng)于之前的期望值a的轉(zhuǎn)換表時(shí)的誤差en或誤差en的平方、并且全刻度出在通過 改變?cè)撝暗钠谕礱而得的新期望值下誤差en或誤差en的平方反而增大了的情況下，改 變期望值a變化的方向，或者停止期望值a的變化并決定使用對(duì)應(yīng)于之前的期望值a的轉(zhuǎn) 換表。 圖16是本發(fā)明第四實(shí)施方式的信號(hào)傳輸系統(tǒng)的結(jié)構(gòu)的圖。與第一實(shí)施方式的信 號(hào)傳輸系統(tǒng)不同點(diǎn)在于如圖16所示，向發(fā)送電路1的驅(qū)動(dòng)器12和接收電路3的ADC校正 電路50提供校準(zhǔn)信號(hào)、以及在接收電路3中設(shè)置試驗(yàn)電壓產(chǎn)生電路70。
試驗(yàn)電壓產(chǎn)生電路70基于來(lái)自ADC校正電路50的控制部51的指令，產(chǎn)生作為比 ADC 31的輸入量化范圍更寬的直流電壓的試驗(yàn)電壓，并將試驗(yàn)電壓加到ADC 31的輸入部 分。當(dāng)供應(yīng)了校準(zhǔn)信號(hào)時(shí)，發(fā)送電路l的驅(qū)動(dòng)器12停止輸出，換句話說(shuō)，驅(qū)動(dòng)器12將輸出 設(shè)為高阻抗?fàn)顟B(tài)，即斷開狀態(tài)。從而ADC校正電路50輸出的試驗(yàn)電壓被輸入至ADC 31。
試驗(yàn)電壓產(chǎn)生電路70根據(jù)ADC校正電路50的控制部51的指令來(lái)改變?cè)囼?yàn)電壓。 控制部51對(duì)均衡電路32輸出的ADC值的輸出頻率進(jìn)行計(jì)數(shù)，調(diào)整試驗(yàn)電壓以使ADC 31輸 出的ADC值遍布整個(gè)范圍。由此，可在整個(gè)范圍內(nèi)試驗(yàn)ADC的數(shù)據(jù)，通過與連接的發(fā)送電路 1的特性無(wú)關(guān)地預(yù)先進(jìn)行校正，能夠縮短轉(zhuǎn)換表生成時(shí)間。其他部分與第一實(shí)施方式相同。
圖17是示出第四實(shí)施方式中的ADC的轉(zhuǎn)換表生成處理的流程圖。
在步驟401中，產(chǎn)生校準(zhǔn)信號(hào)，停止發(fā)送電路1的驅(qū)動(dòng)器12的輸出。
在步驟402中，通過控制部51的指令，試驗(yàn)電壓產(chǎn)生電路70開始動(dòng)作，并產(chǎn)生試 驗(yàn)電壓。從而試驗(yàn)電壓被施加到ADC 31的輸入部分，因此ADC 31輸出對(duì)試驗(yàn)電壓進(jìn)行數(shù) 字轉(zhuǎn)換而得的ADC值。 在步驟403中，對(duì)控制部51設(shè)定計(jì)數(shù)值N，并開始計(jì)數(shù)動(dòng)作。
在步驟404中，切換開關(guān)56以使ADC 31輸出的ADC值被輸入到均衡電路32。
在步驟405和406中，與第一實(shí)施方式同樣地生成數(shù)據(jù)表，此外控制部51控制試 驗(yàn)電壓產(chǎn)生電路70來(lái)調(diào)整試驗(yàn)電壓以使得ADC 31輸出的ADC值遍布整個(gè)范圍。在以使 ADC值遍布整個(gè)范圍并出現(xiàn)N次以上的方式生成數(shù)據(jù)表之后，進(jìn)入步驟407。
步驟407和408與第一實(shí)施方式的步驟105和106相同。 在步驟409中，停止校準(zhǔn)信號(hào)，從而驅(qū)動(dòng)器12變成進(jìn)行輸出的狀態(tài)，試驗(yàn)電壓產(chǎn)生 電路70停止動(dòng)作。 步驟410與第一實(shí)施方式的步驟107相同。 在與連接的發(fā)送電路1的輸出范圍相比增大了ADC 31的輸入范圍(量化范圍)的 情況下，最好與發(fā)送電路1的非線性無(wú)關(guān)地在接收電路3的出廠試驗(yàn)中對(duì)ADC的輸入范圍 的整個(gè)范圍進(jìn)行實(shí)驗(yàn)時(shí)進(jìn)行非線性校正。因此，最好如第四實(shí)施方式那樣設(shè)置試驗(yàn)電壓產(chǎn) 生電路70 。通過如第四實(shí)施方式那樣設(shè)置試驗(yàn)電壓產(chǎn)生電路70來(lái)預(yù)先進(jìn)行非線性校正，能 夠縮短在現(xiàn)場(chǎng)(field)生成轉(zhuǎn)換表所需的時(shí)間。另外，如上所述，在基于從發(fā)送電路l經(jīng)由 傳輸線路2發(fā)送并輸入到ADC 31的發(fā)送信號(hào)來(lái)生成轉(zhuǎn)換表的第一至第三實(shí)施方式中，ADC 校正電路50將發(fā)送電路的非線性和ADC的非線性合并校正，但在第四實(shí)施方式中，由于轉(zhuǎn) 換表基于在試驗(yàn)電壓產(chǎn)生電路70中產(chǎn)生的信號(hào)而生成，因此不受發(fā)送電路的非線性的影 響。如果比較基于在試驗(yàn)電壓產(chǎn)生電路70中產(chǎn)生的信號(hào)而生成的轉(zhuǎn)換表和在第一至第三 實(shí)施方式中生成的轉(zhuǎn)換表，就可明確發(fā)送電路的非線性。 圖18是示出本發(fā)明第五實(shí)施方式的信號(hào)傳輸系統(tǒng)的接收電路3的結(jié)構(gòu)的圖。第 二實(shí)施方式的信號(hào)傳輸系統(tǒng)具有如圖5所示的基本結(jié)構(gòu)，如圖18所示，其接收電路與第一 實(shí)施方式的信號(hào)傳輸系統(tǒng)的接收電路相似，其不同點(diǎn)在于均衡電路32的系數(shù)hnk被提供給 控制部51?？刂撇?1基于從均衡電路32提供的計(jì)算結(jié)果h。dn和系數(shù)hnk來(lái)估計(jì)ADC 31 的輸出范圍。這源于傳輸線路2的損失與ADC 31的輸出的可取范圍具有關(guān)聯(lián)性的緣故，由 此能夠限定對(duì)ADC值的頻率進(jìn)行計(jì)數(shù)的范圍，因而可縮短時(shí)間。 具體來(lái)說(shuō)，控制部51計(jì)算對(duì)于系數(shù)hnk的時(shí)間平均〈hk〉(總體平均)，從全刻度 (full scale)中減去〈hO>_ E hj (j = 1，…，M)和全刻度的乘積而得的值(這里將其設(shè) 為A)至全刻度的最大值是ADC相對(duì)于接收數(shù)據(jù)+1可取的輸出范圍。同樣地，O至A是ADC 相對(duì)于接收數(shù)據(jù)-l可取的輸出范圍。因此，僅在該范圍內(nèi)對(duì)ADC值的出現(xiàn)頻率進(jìn)行計(jì)數(shù)即可。 第五實(shí)施方式的其他部分與第一實(shí)施方式相同。 圖19是示出第五實(shí)施方式中的ADC的轉(zhuǎn)換表生成處理的流程圖。該流程圖與圖 9的第一實(shí)施方式的流程圖相似，不同點(diǎn)僅在于步驟503和504。在步驟503中，生成數(shù)據(jù)表，并且如上述估計(jì)ADC 31的輸出范圍。在步驟504中， 在估計(jì)的校正范圍內(nèi)全刻度ADC的出現(xiàn)頻率是否大于N。這里省略其他說(shuō)明。
如上所述，在本發(fā)明中，由于使用轉(zhuǎn)換表，無(wú)需在ADC電路內(nèi)設(shè)置校正電路，因此 負(fù)載容量不會(huì)增加。例如，與在ADC電路內(nèi)設(shè)置校正電路的現(xiàn)有例相比，能力約為1/2，由此 ADC的可動(dòng)作頻率(頻帶)約為2倍。 另外，由于不設(shè)置校正電路，無(wú)需加入通過時(shí)鐘來(lái)動(dòng)作的部分，與上述的現(xiàn)有例相 比，能夠?qū)⑾墓β式档图s30%。 并且，由于轉(zhuǎn)換表基于ADC輸出的ADC值和均衡電路的輸出來(lái)生成，因此能夠通過 簡(jiǎn)單的電路結(jié)構(gòu)實(shí)現(xiàn)。在使用了轉(zhuǎn)換表的現(xiàn)有例中，為了生成轉(zhuǎn)換表而使用了復(fù)雜的校準(zhǔn) 信號(hào)產(chǎn)生電路，但在本發(fā)明中不需要校準(zhǔn)信號(hào)產(chǎn)生電路。另外，由于轉(zhuǎn)換表的生成可在通常 的動(dòng)作過程中執(zhí)行，因此不需要校準(zhǔn)時(shí)間。
產(chǎn)業(yè)上的實(shí)用性 本發(fā)明能夠應(yīng)用于使用ADC的任意的信號(hào)傳輸系統(tǒng)以及用于這種信號(hào)傳輸系統(tǒng) 的任意的接收電路。
權(quán)利要求
一種接收電路，其特征在于，包括依據(jù)輸入信號(hào)來(lái)輸出數(shù)字?jǐn)?shù)據(jù)的AD轉(zhuǎn)換器；校正所述AD轉(zhuǎn)換器的非線性的校正電路；以及均衡經(jīng)校正的所述數(shù)字?jǐn)?shù)據(jù)的均衡電路，其中，所述校正電路包括轉(zhuǎn)換所述AD轉(zhuǎn)換器輸出的數(shù)字?jǐn)?shù)據(jù)的轉(zhuǎn)換表；以及根據(jù)所述AD轉(zhuǎn)換器的輸出數(shù)據(jù)和所述均衡電路的輸出來(lái)生成所述轉(zhuǎn)換表的校正量計(jì)算部。
2. 根據(jù)權(quán)利要求l所述的接收電路，其特征在于，所述校正量計(jì)算部生成所述轉(zhuǎn)換表，以便消除由所述AD轉(zhuǎn)換器輸出的ADC輸出值與所 述均衡電路針對(duì)所述ADC輸出值的估計(jì)結(jié)果之間的依賴性。
3. 根據(jù)權(quán)利要求2所述的接收電路，其特征在于，所述校正量計(jì)算部將所述均衡電路針對(duì)所述ADC輸出值的估計(jì)結(jié)果的期望值作為平 均值，并將針對(duì)各個(gè)ADC輸出值的所述估計(jì)結(jié)果與所述平均值的偏差作為表示所述依賴性 的值。
4. 根據(jù)權(quán)利要求3所述的接收電路，其特征在于，所述校正量計(jì)算部調(diào)整所述均衡電路的估計(jì)結(jié)果的所述期望值，以使所述均衡電路算 出的誤差或誤差的平方值變?yōu)殚撝狄韵隆?br> 5. 根據(jù)權(quán)利要求l所述的接收電路，其特征在于，所述校正量計(jì)算部基于所述AD轉(zhuǎn)換器的輸出范圍內(nèi)的所有ADC輸出值出現(xiàn)預(yù)定頻率 以上的數(shù)據(jù)來(lái)生成所述轉(zhuǎn)換表。
6. 根據(jù)權(quán)利要求l所述的接收電路，其特征在于，所述校正量計(jì)算部根據(jù)所述均衡電路算出的均衡系數(shù)和所述AD轉(zhuǎn)換器的輸出范圍來(lái) 估計(jì)ADC輸出值實(shí)際可取的輸出范圍，并基于所述輸出范圍內(nèi)的所有ADC輸出值出現(xiàn)預(yù)定 頻率以上的數(shù)據(jù)來(lái)生成所述轉(zhuǎn)換表。
7. 根據(jù)權(quán)利要求l所述的接收電路，其特征在于，所述接收電路還包括產(chǎn)生任意電平的模擬試驗(yàn)信號(hào)的試驗(yàn)電壓產(chǎn)生電路，并將所述試 驗(yàn)電壓產(chǎn)生電路的輸出輸入到所述AD轉(zhuǎn)換器。
8. —種在電路中生成轉(zhuǎn)換表的方法，所述電路包括AD轉(zhuǎn)換器、轉(zhuǎn)換所述AD轉(zhuǎn)換器輸 出的數(shù)字?jǐn)?shù)據(jù)的轉(zhuǎn)換表、以及均衡電路，所述方法的特征在于，根據(jù)所述AD轉(zhuǎn)換器的輸出數(shù)據(jù)和所述均衡電路的輸出來(lái)生成所述轉(zhuǎn)換表。
9. 根據(jù)權(quán)利要求8所述的方法，其特征在于，所述轉(zhuǎn)換表被生成以便消除所述均衡電路的估計(jì)結(jié)果對(duì)所述AD轉(zhuǎn)換器的ADC輸出值 的依賴性。
10. —種信號(hào)傳輸系統(tǒng)，包括發(fā)送信號(hào)的發(fā)送電路；與所述發(fā)送電路連接并傳輸所述 信號(hào)的傳輸線路；以及與所述傳輸線路連接并接收所傳輸?shù)乃鲂盘?hào)的接收電路，所述信 號(hào)傳輸系統(tǒng)的特征在于，所述接收電路包括將接收的所述信號(hào)轉(zhuǎn)換為多比特的數(shù)字信號(hào)的AD轉(zhuǎn)換器；校正所述AD轉(zhuǎn)換器的非線性的校正電路；以及均衡校正后的所述數(shù)字?jǐn)?shù)據(jù)的均衡電路，其中，所述校正電路包括轉(zhuǎn)換所述AD轉(zhuǎn)換器輸出的數(shù)字?jǐn)?shù)據(jù)的轉(zhuǎn)換表；以及根據(jù)所述AD轉(zhuǎn)換器的輸出數(shù)據(jù)和所述均衡電路的輸出來(lái)生成所述轉(zhuǎn)換表的校正量計(jì)算部。
11. 一種接收電路，其特征在于，包括 AD轉(zhuǎn)換器；校正所述AD轉(zhuǎn)換器的輸出的校正部；以及均衡所述AD轉(zhuǎn)換器的輸出或所述校正部的輸出的均衡部，其中，所述校正部將所述AD轉(zhuǎn)換器的輸出基于轉(zhuǎn)換表的校正量進(jìn)行校正后輸出給所 述均衡部，在所述轉(zhuǎn)換表中保存有與誤差相應(yīng)的所述校正值，所述誤差是在所述均衡部中進(jìn)行了 預(yù)定加權(quán)的所述AD轉(zhuǎn)換器的輸出和基于基準(zhǔn)值對(duì)所述進(jìn)行了預(yù)定加權(quán)的所述AD轉(zhuǎn)換器的 輸出進(jìn)行判定而得的判定值之間的誤差。
12. 根據(jù)權(quán)利要求ll所述的半導(dǎo)體裝置，其特征在于，包括選擇部，該選擇部選擇所述AD轉(zhuǎn)換器的輸出或所述校正部的輸出來(lái)輸出給所述 均衡部，所述選擇部在第一預(yù)定期間內(nèi)選擇所述AD轉(zhuǎn)換器的輸出，在第二預(yù)定期間內(nèi)選擇所 述校正部的輸出，在所述轉(zhuǎn)換表中保存所述第一預(yù)定期間內(nèi)的所述校正量，在所述第二預(yù)定期間內(nèi)，所述校正部基于保存了所述第一預(yù)定期間內(nèi)的所述校正量的 轉(zhuǎn)換表來(lái)校正所述AD轉(zhuǎn)換器的輸出。
13. 根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于，包括控制部，所述控制部基于所述第一預(yù)定期間和所述第二預(yù)定期間進(jìn)行控制以使所述AD 轉(zhuǎn)換器的輸出和所述校正部的輸出交替地被選擇，作為所述選擇部的輸出。
全文摘要
一種接收電路，包括依據(jù)輸入信號(hào)來(lái)輸出數(shù)字?jǐn)?shù)據(jù)的AD轉(zhuǎn)換器31；校AD轉(zhuǎn)換器的非線性的校正電路50；以及均衡經(jīng)校正的所述數(shù)字?jǐn)?shù)據(jù)的均衡電路32，并被構(gòu)成為校正ADC的非線性，在所述接收電路中，校正電路50包括轉(zhuǎn)換AD轉(zhuǎn)換器輸出的數(shù)字?jǐn)?shù)據(jù)的轉(zhuǎn)換表55；以及根據(jù)AD轉(zhuǎn)換器的輸出數(shù)據(jù)和均衡電路的輸出來(lái)生成轉(zhuǎn)換表的校正量計(jì)算部54。
文檔編號(hào)H04B1/06GK101796732SQ20078010049
公開日2010年8月4日 申請(qǐng)日期2007年10月12日 優(yōu)先權(quán)日2007年10月12日
發(fā)明者木船雅也 申請(qǐng)人:富士通株式會(huì)社