專(zhuān)利名稱(chēng)：一種2m環(huán)下的基于時(shí)隙的多路串口復(fù)用系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明屬于同步數(shù)字體系SDH數(shù)據(jù)通信及串口數(shù)據(jù)通信領(lǐng)域，特別是涉及 基于SDH的2M(E1)環(huán)的SDH數(shù)據(jù)通信及串口和El數(shù)據(jù)轉(zhuǎn)換通信的技術(shù)實(shí)現(xiàn)。技術(shù)背景目前的El/串口數(shù)據(jù)轉(zhuǎn)換設(shè)備都是采用基于時(shí)隙的數(shù)據(jù)采樣方式來(lái)實(shí)現(xiàn)，一 般每個(gè)時(shí)隙64Kbps,為了保證采樣的精確性，必須保證對(duì)串口數(shù)據(jù)的采樣次數(shù)， 以64Kbps為例，最少3次采樣，則最大的串口速率為21K左右，也就是如果是 一個(gè)串口，最大實(shí)現(xiàn)19. 2K的波特率，如果支持2個(gè)串口，則每個(gè)串口最高只 能實(shí)現(xiàn)9. 6K的波特率，采用這種模式的El時(shí)隙的帶寬利用率是很低的?，F(xiàn)有技術(shù)中，例如一個(gè)時(shí)隙64Kbps的帶寬，按照一個(gè)串口 9600波特率， 則串口滿(mǎn)速率運(yùn)行的話(huà)， 一個(gè)時(shí)隙大約支持6個(gè)串口的接入要求，如果要求接 入12個(gè)串口，則需要2個(gè)時(shí)隙資源。但在實(shí)際的運(yùn)行中，每個(gè)串口的實(shí)際傳輸?shù)臄?shù)據(jù)可能達(dá)不到9600的波特率， 實(shí)際需要的帶寬可能一個(gè)時(shí)隙即可滿(mǎn)足要求。針對(duì)這一問(wèn)題，本發(fā)明采用一種新的方法，充分利用傳輸?shù)膸捹Y源，最 大的實(shí)現(xiàn)串口接入的數(shù)量和最高的波特率支持。發(fā)明內(nèi)容本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種2M環(huán)下的基于時(shí)隙的多 路串口復(fù)用系統(tǒng)，在E1的串口數(shù)據(jù)轉(zhuǎn)換傳輸中，提高El時(shí)隙的帶寬利用率，實(shí)現(xiàn)時(shí)隙帶寬的充分利用，系統(tǒng)基于一種動(dòng)態(tài)帶寬自適應(yīng)方法，可以根據(jù)實(shí)際 的接入串口的數(shù)據(jù)，來(lái)動(dòng)態(tài)調(diào)整占用的時(shí)隙資源，以達(dá)到時(shí)隙資源的最大利用。本發(fā)明的另一 目的在于根據(jù)該系統(tǒng)，提出一種2M環(huán)下的基于時(shí)隙的多路串 口復(fù)用方法。為了實(shí)現(xiàn)發(fā)明目的一，采用的技術(shù)方案如下一種2M環(huán)下的基于時(shí)隙的多路串口復(fù)用系統(tǒng)，采用CPU +FPGA的架構(gòu)， 其中所述FPGA實(shí)現(xiàn)多路串口數(shù)據(jù)的采集、PCM信號(hào)處理、以及基于E1時(shí)隙 的數(shù)據(jù)幀處理，所述CPU芯片實(shí)現(xiàn)串口數(shù)據(jù)到El數(shù)據(jù)的協(xié)議轉(zhuǎn)換和串口路由。上述技術(shù)方案中，所述FPGA實(shí)現(xiàn)串口數(shù)據(jù)的采集，特別是實(shí)現(xiàn)多路串口 數(shù)據(jù)的采集。本發(fā)明所采用的系統(tǒng)使用獨(dú)立的晶振進(jìn)行串口數(shù)據(jù)采樣。 所述CPU芯片設(shè)置有數(shù)據(jù)收發(fā)處理模塊、協(xié)議轉(zhuǎn)換/路由處理模塊、以及大容量?jī)?nèi)存，所述FPGA設(shè)置有串口模塊和E1時(shí)隙處理模塊，特別是設(shè)置有多路串口模塊和El時(shí)隙處理模塊。為了實(shí)現(xiàn)發(fā)明目的二，采用的技術(shù)方案如下一種2M環(huán)下的基于時(shí)隙的多路串口復(fù)用方法，基于動(dòng)態(tài)帶寬自適應(yīng)方法， 以根據(jù)實(shí)際的接入串口的數(shù)據(jù)，動(dòng)態(tài)調(diào)整占用的時(shí)隙資源，達(dá)到時(shí)隙資源的最 大利用。上述方案中，所述方法基于E1的時(shí)隙為帶寬分配單位，通過(guò)內(nèi)部大緩沖區(qū) 操作和對(duì)緩沖區(qū)占用情況的實(shí)時(shí)偵測(cè)，實(shí)現(xiàn)帶寬的動(dòng)態(tài)調(diào)整。動(dòng)態(tài)調(diào)整的具體過(guò)程為，采用參數(shù)a、 b、 c、 d、 T，其中a表示時(shí)隙通道緩 沖區(qū)當(dāng)前未處理字節(jié)數(shù)，b表示時(shí)隙通道緩沖區(qū)最大字節(jié)數(shù)，c表示串口波特率，d表示串口數(shù)量，T表示動(dòng)態(tài)帶寬調(diào)整算法檢測(cè)周期，t二(b-a)/(Wd)表示在理 論速率下裝滿(mǎn)剩余緩沖區(qū)空間所需要的時(shí)間，Aa二(a2-al)/T表示每周期緩沖區(qū) 占用的增長(zhǎng)率，al,a2分別為第一個(gè)周期T和第二個(gè)周期T檢測(cè)到的時(shí)隙通道 緩沖區(qū)當(dāng)前未處理字節(jié)數(shù)。帶寬調(diào)整觸發(fā)條件如下t〉T，且Aa〈0時(shí)，系統(tǒng)帶寬減少；t〉T，且Aa〉^時(shí)，系統(tǒng)帶寬不變；t〈T時(shí)，系統(tǒng)帶寬增加；帶寬調(diào)整的計(jì)算公式如下curTsNuiiF當(dāng)前占用的帶寬(基本單位時(shí)隙) A ts=Aa/64Kbps表示增加/減少的時(shí)隙數(shù)(時(shí)隙數(shù)向上取整)； curTsNum=curTsNum+A ts表示當(dāng)前需要調(diào)整到占用的時(shí)隙數(shù)。 b、 c、 d、 T為系統(tǒng)固定取值，系統(tǒng)在檢測(cè)周期T時(shí)，檢測(cè)剩余緩沖區(qū)在理 論的串口滿(mǎn)速率下占滿(mǎn)需要的時(shí)間t，并計(jì)算每個(gè)周期T的緩沖區(qū)的增長(zhǎng)率Aa， 為防止數(shù)據(jù)丟失，t應(yīng)該大于T，才能在緩沖區(qū)滿(mǎn)之前調(diào)整帶寬，當(dāng)預(yù)測(cè)t〈T時(shí)， 增加帶寬，如果Aa為負(fù)，則說(shuō)明占用時(shí)隙較多，需減少帶寬，帶寬增加/減少 的計(jì)算方式，如前面所述公式進(jìn)行計(jì)算。所述多路串口復(fù)用過(guò)程為數(shù)據(jù)經(jīng)過(guò)El接口進(jìn)入FPGA的El時(shí)隙處理模 塊，CPU芯片從El處理模塊接收數(shù)據(jù)，并放入?yún)f(xié)議轉(zhuǎn)換/路由處理模塊，識(shí)別出 每路串口的數(shù)據(jù)路由，并分別發(fā)送到各路串口模塊，然后經(jīng)由每路串口接口輸 出，反過(guò)來(lái)數(shù)據(jù)經(jīng)串口到El接口的處理流程一致。所述El時(shí)隙處理模塊將串口數(shù)據(jù)分別通過(guò)時(shí)隙通道接收接口/時(shí)隙通道發(fā)送接口放入接收FIF0/發(fā)送FIF0，然后將數(shù)據(jù)進(jìn)行El數(shù)據(jù)幀的成幀處理，并承 載在占用的E1時(shí)隙上，經(jīng)過(guò)HDB3編解碼和PCM信號(hào)處理完成串口數(shù)據(jù)到E1上 的數(shù)據(jù)傳輸和信號(hào)轉(zhuǎn)換。 本發(fā)明具有如下特點(diǎn)1、 利用CPU芯片強(qiáng)大的處理能力實(shí)現(xiàn)多串口的數(shù)據(jù)通信和協(xié)議/路由處理;2、 利用FPGA實(shí)現(xiàn)串口數(shù)據(jù)到El時(shí)隙的承載，并完成El的信號(hào)處理；3、 動(dòng)態(tài)帶寬自適應(yīng)方法，可以根據(jù)實(shí)際的接入串口的數(shù)據(jù)，來(lái)動(dòng)態(tài)調(diào)整占 用的時(shí)隙資源，以達(dá)到時(shí)隙資源的最大利用。


圖1為本發(fā)明的系統(tǒng)原理框圖； 圖2為本發(fā)明的El時(shí)隙處理模塊處理示意圖； 圖3為串口數(shù)據(jù)到E1時(shí)隙的數(shù)據(jù)傳輸示意圖； 圖4為動(dòng)態(tài)帶寬自適應(yīng)示意圖。
具體實(shí)施方式
下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的說(shuō)明。本發(fā)明的系統(tǒng)原理框圖如附圖1所示，系統(tǒng)采用CPU +FPGA的架構(gòu)。 其中FPGA實(shí)現(xiàn)(1)多路串口數(shù)據(jù)的采集；(2)脈沖編碼調(diào)制PCM信號(hào)處 理；(3)基于E1時(shí)隙的數(shù)據(jù)幀處理。CPU芯片利用其強(qiáng)大的處理能力實(shí)現(xiàn)串口數(shù)據(jù)到El數(shù)據(jù)的協(xié)議轉(zhuǎn)換和串口 路由功能；在這種模式下串口數(shù)據(jù)采集和傳輸獨(dú)立于E1時(shí)隙，不利用E1時(shí)隙 來(lái)進(jìn)行串口數(shù)據(jù)采樣，使用獨(dú)立的晶振進(jìn)行串口數(shù)據(jù)采樣，保證串口數(shù)據(jù)的采 樣精度；基于El時(shí)隙的數(shù)據(jù)幀處理，充分利用時(shí)隙的全部帶寬(64Kbps* n， n為時(shí)隙數(shù)，〉二1)，進(jìn)行數(shù)據(jù)傳輸；CPU芯片進(jìn)行串口數(shù)據(jù)和E1時(shí)隙數(shù)據(jù)幀的協(xié)議轉(zhuǎn) 換和串口路由功能；系統(tǒng)內(nèi)置大容量?jī)?nèi)存，用來(lái)緩存數(shù)據(jù)，保證在大數(shù)據(jù)量下 的數(shù)據(jù)不丟失。系統(tǒng)的處理過(guò)程為數(shù)據(jù)經(jīng)過(guò)El接口進(jìn)入El時(shí)隙處理模塊，CPU芯片從El 處理模塊接收數(shù)據(jù)，并放入?yún)f(xié)議轉(zhuǎn)換/路由處理模塊，識(shí)別出每路串口的數(shù)據(jù)路 由，并分別發(fā)送到各路串口模塊，然后經(jīng)由每路串口接口輸出，反過(guò)來(lái)數(shù)據(jù)經(jīng) 串口到El接口的處理流程一樣。El時(shí)隙處理模塊的處理示意圖如附圖2所示，該模塊由FPGA實(shí)現(xiàn)，系統(tǒng) 將串口數(shù)據(jù)分別通過(guò)時(shí)隙通道接收接口/時(shí)隙通道發(fā)送接口放入接收FIFO/發(fā)送 FIFO，然后將數(shù)據(jù)進(jìn)行E1數(shù)據(jù)幀的成幀處理，并承載在占用的E1時(shí)隙上，經(jīng) 過(guò)HDB3編解碼和PCM信號(hào)處理完成串口數(shù)據(jù)到E1上的數(shù)據(jù)傳輸和信號(hào)轉(zhuǎn)換。串口數(shù)據(jù)到El時(shí)隙的數(shù)據(jù)傳輸如附圖3所示，從串口接口接收數(shù)據(jù)到El 接口發(fā)送數(shù)據(jù)的過(guò)程中，多路串口接收任務(wù)后，將數(shù)據(jù)傳輸?shù)浇邮站彌_區(qū)，并 將數(shù)據(jù)進(jìn)行協(xié)議封裝，然后移入到時(shí)隙通道發(fā)送任務(wù)中，通過(guò)FPGA實(shí)現(xiàn)數(shù)據(jù) 在E1時(shí)隙上的承載，然后通過(guò)E1接口發(fā)送出去；從E1接口接收數(shù)據(jù)到串口接 口發(fā)送數(shù)據(jù)的過(guò)程中，El接口接收數(shù)據(jù)后，通過(guò)FPGA實(shí)現(xiàn)從El時(shí)隙上剝離 數(shù)據(jù)，并將剝離后的數(shù)據(jù)移入到時(shí)隙通道接收任務(wù)中，再進(jìn)行數(shù)據(jù)協(xié)議解析和 串口路由確定，然后將數(shù)據(jù)發(fā)送至多路串口發(fā)送緩沖區(qū)中，通過(guò)多路串口發(fā)送 任務(wù)將數(shù)據(jù)從串口接口中發(fā)送出去。本發(fā)明的動(dòng)態(tài)帶寬自適應(yīng)如附圖4所示，系統(tǒng)具有基于E1時(shí)隙的動(dòng)態(tài)帶寬 調(diào)整功能，該方法基于E1的時(shí)隙為帶寬分配單位，通過(guò)內(nèi)部大緩沖區(qū)操作和對(duì) 緩沖區(qū)占用情況的實(shí)時(shí)偵測(cè)，實(shí)現(xiàn)帶寬的動(dòng)態(tài)調(diào)整。
權(quán)利要求
1. 一種2M環(huán)下的基于時(shí)隙的多路串口復(fù)用系統(tǒng)，其特征在于采用CPU+FPGA的架構(gòu)，其中所述FPGA實(shí)現(xiàn)串口數(shù)據(jù)的采集、PCM信號(hào)處理、以及基于E1時(shí)隙的數(shù)據(jù)幀處理，所述CPU芯片實(shí)現(xiàn)串口數(shù)據(jù)到E1數(shù)據(jù)的協(xié)議轉(zhuǎn)換和串口路由。
2、 根據(jù)權(quán)利要求l所述的基于時(shí)隙的多路串口復(fù)用系統(tǒng)，其特征在于所述 FPGA實(shí)現(xiàn)串口數(shù)據(jù)的采集。
3、 根據(jù)權(quán)利要求1或2所述的基于時(shí)隙的多路串口復(fù)用系統(tǒng)，其特征在于 使用獨(dú)立的晶振進(jìn)行串口數(shù)據(jù)采樣，保證串口采樣的精確性。
4、 根據(jù)權(quán)利要求3所述的基于時(shí)隙的多路串口復(fù)用系統(tǒng)，其特征在于所述 CPU芯片設(shè)置有數(shù)據(jù)收發(fā)處理模塊、協(xié)議轉(zhuǎn)換/路由處理模塊、以及大容量?jī)?nèi)存， 所述FPGA設(shè)置有串口模塊和El時(shí)隙處理模塊。
5、 一種2M環(huán)下的基于時(shí)隙的多路串口復(fù)用方法，其特征在于基于動(dòng)態(tài)帶 寬自適應(yīng)方法，以根據(jù)實(shí)際的接入串口的數(shù)據(jù)，動(dòng)態(tài)調(diào)整占用的時(shí)隙資源，達(dá)到 時(shí)隙資源的最大利用。
6、 根據(jù)權(quán)利要求5所述的基于時(shí)隙的多路串口復(fù)用方法，其特征在于所述 方法基于E1的時(shí)隙為帶寬分配單位，通過(guò)內(nèi)部大緩沖區(qū)操作和對(duì)緩沖區(qū)占用情 況的實(shí)時(shí)偵測(cè)，實(shí)現(xiàn)帶寬的動(dòng)態(tài)調(diào)整。
7、 根據(jù)權(quán)利要求5或6所述的基于時(shí)隙的多路串口復(fù)用方法，其特征在于 所述多路串口復(fù)用過(guò)程為數(shù)據(jù)經(jīng)過(guò)El接口進(jìn)入FPGA的El時(shí)隙處理模塊， CPU芯片從E1處理模塊接收數(shù)據(jù)，并放入?yún)f(xié)議轉(zhuǎn)換/路由處理模塊，識(shí)別出串口 的數(shù)據(jù)路由，并分別發(fā)送到串口模塊，然后經(jīng)由串口接口輸出，反過(guò)來(lái)數(shù)據(jù)經(jīng)串口到El接口的處理流程一致。
8、根據(jù)權(quán)利要求7所述的基于時(shí)隙的多路串口復(fù)用方法，其特征在于所述 El時(shí)隙處理模塊將串口數(shù)據(jù)分別通過(guò)時(shí)隙通道接收接口/時(shí)隙通道發(fā)送接口放 入接收FIF0/發(fā)送FIF0，然后將數(shù)據(jù)進(jìn)行E1數(shù)據(jù)幀的成幀處理，并承載在占用 的El時(shí)隙上，經(jīng)過(guò)HDB3編解碼和PCM信號(hào)處理完成串口數(shù)據(jù)到El上的數(shù)據(jù)傳 輸和信號(hào)轉(zhuǎn)換。
全文摘要
本發(fā)明提供一種2M環(huán)下的基于時(shí)隙的多路串口復(fù)用系統(tǒng)及方法，系統(tǒng)采用CPU+FPGA的架構(gòu)，其中所述FPGA實(shí)現(xiàn)多路串口數(shù)據(jù)的采集、PCM信號(hào)處理、以及基于E1時(shí)隙的數(shù)據(jù)幀處理，所述CPU芯片實(shí)現(xiàn)串口數(shù)據(jù)到E1數(shù)據(jù)的協(xié)議轉(zhuǎn)換和串口路由。方法基于動(dòng)態(tài)帶寬自適應(yīng)方法，以根據(jù)實(shí)際的接入串口的數(shù)據(jù)，動(dòng)態(tài)調(diào)整占用的時(shí)隙資源，達(dá)到時(shí)隙資源的最大利用。
文檔編號(hào)H04J3/16GK101267275SQ200810027689
公開(kāi)日2008年9月17日 申請(qǐng)日期2008年4月25日 優(yōu)先權(quán)日2008年4月25日
發(fā)明者丘春森, 翀 劉, 劉雙廣, 唐小虎, 朱熾沖, 程曉鵬, 陳興海, 馬宗健 申請(qǐng)人:廣東高新興通信股份有限公司