專利名稱:基于e1的以太網(wǎng)高效傳輸方法
技術(shù)領域:
本發(fā)明涉及一種通信網(wǎng)絡傳輸方法,具體是基于E1的以太網(wǎng)高效傳輸方法。
背景技術(shù):
隨著Internet的普及和三網(wǎng)合一的深度發(fā)展,以太網(wǎng)業(yè)務越來越成為主要 的傳輸業(yè)務。但是以太網(wǎng)傳輸媒質(zhì)及傳輸線路,與原有電信大量投資建設的TDM 業(yè)務有很大的區(qū)別;如何利用原有的網(wǎng)絡設備,使其承載新型業(yè)務,從而實現(xiàn) 原有國有資產(chǎn)的最大化利用,是一項重大的課題。
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種通信網(wǎng)絡傳輸方法的改進,該方法應能有效地利 用原有的網(wǎng)絡設備進行以太網(wǎng)數(shù)據(jù)的高效傳輸,具有無需人工干預、自動識別 可用線路、自動調(diào)整傳輸帶寬的特點。
本發(fā)明提供了的技術(shù)方案是基于E1的以太網(wǎng)高效傳輸方法,依次按照以 下步驟實現(xiàn) '
1) 檢測并確定目前有可以正常工作的E1鏈路;
2) 將接收到的以太網(wǎng)數(shù)據(jù),按照負載平均分配的原則,平均分配到當前可 用的El鏈路中,并按照HDLC幀格式封裝;
3) 通過TDM網(wǎng)絡,將E1數(shù)據(jù)傳送到遠端的接收設備;
4) 遠端的接收設備從各個E1鏈路恢復出HDLC幀數(shù)據(jù);
5) 接收設備根據(jù)HDLC幀中的控制信息,將FrameID相通的凈荷放在一起, 并按照CHNID排序,根據(jù)Total Num判斷是否已經(jīng)將該FrameID的所有分離通 道的HDLC幀都接收完畢并完成排序;
6) 將接收完整并完成排序的以太網(wǎng)幀數(shù)據(jù)恢復后,通過MAC發(fā)送給以太 網(wǎng)設備,從而完成整個以太網(wǎng)數(shù)據(jù)在E1鏈路上的傳送過程。
所述可以正常工作的El鏈路的方法是;基于HDB3編解碼電路先后檢測 El鏈路中的HDB3碼和HDLC同步字符,只有全部檢測正常該El鏈路才可使 用,并進行E1鏈路標號提交給負載平衡處理單元。
所述的HDLC幀格式是簡化的HDLC幀格式。
所述的HDLC幀格式是簡化的HDLC幀格式上加上3字節(jié)的控制信息,以 實現(xiàn)E1鏈路序號自適應和鏈路自動調(diào)整的功能。
本發(fā)明充分利用了廣泛應用的通信網(wǎng)絡中的El線路為終端用戶提供了以太 網(wǎng)數(shù)據(jù)傳輸通道。該方法可自由捆綁1 8路甚至更多的El線路傳輸以太網(wǎng)數(shù)據(jù), 可以做到無需人工干預,自動識別可用線路,并自動調(diào)整傳輸帶寬;可容忍各 個E1之間線路傳輸時延差達到128毫秒??蓮V泛應用于鄉(xiāng)村,大樓,大型廠區(qū) 等地域以舊有線路來開展新型以太網(wǎng)業(yè)務,以保護和最大化利用原有投資。是 一種充分利用原有設備投資提供新型業(yè)務的技術(shù),具有很好的社會效益和效應。
圖1是本發(fā)明的發(fā)送側(cè)將負載平均分配以及接收側(cè)將負載重組的示意圖。
圖2是本發(fā)明的鏈路層數(shù)據(jù)幀格式示意圖。
圖3是FPGA設計模塊結(jié)構(gòu)示意圖。
圖4是下行數(shù)據(jù)在SDRAM中的存放格式示意圖。
圖5是接收幀記錄表中的數(shù)據(jù)格式示意圖。
具體實施例方式
首先,要將捆綁的多路E1提供的線路帶寬最大化利用,關鍵的就是要在各 個El鏈路上平均分配負載。這里必須先要檢測目前有哪些El鏈路是可以正常 工作的。第一層判斷是基于HDB3編解碼電路識別當前E1鏈路中是否有HDB3 碼在傳輸,如果沒有檢測到HDB3碼.,則直接判斷該E1鏈路不可用。如果能夠 正確檢測到HDB3碼,則再檢測鏈路層HDLC的同步字符,如果不能檢測到同
步字符,則同樣認為該El鏈路不可用。如果HDB3碼和HDLC同步字符均檢 測正常。則認為該E1鏈路可以使用。將所有可以使用的E1鏈路都檢測完后, 將這些E1鏈路編號,并提交給負載平衡處理單元,負載平衡處理單元將負載在 這些E1鏈路上平均分配(流量平衡處理)。這一識別過程是由電路自動實時的 檢測,所以可以快速的適應實際網(wǎng)絡環(huán)境中E1鏈路的動態(tài)變化,從而實現(xiàn)整個 負載平衡處理能夠動態(tài)實時調(diào)整。
本發(fā)明將以太網(wǎng)包打散后,按字節(jié)將負載平均分配在每一個E1鏈路中傳輸, 然后在接收端重新組裝恢復原以太網(wǎng)包。圖1以4路E1為例表示發(fā)送側(cè)如何將 負載平均分配以及接收側(cè)如何將負載重組。
接著就是如何在以比特流傳輸?shù)腅l鏈路中恢復出以字節(jié)傳輸?shù)牟⑶規(guī)в袔?格式的以太網(wǎng)數(shù)據(jù)。本發(fā)明采用HDLC這一成熟簡單的數(shù)據(jù)鏈路層協(xié)議來解決 這一問題。為了提高有效凈荷的比例,這里采用簡化的HDLC幀格式,即只采 用0x7E的定界Flag和5個連l插0的處理。同時,為了實現(xiàn)E1鏈路序號自適 應和鏈路自動調(diào)整的功能,在簡化的HDLC幀格式的基礎上,定義了一種新的 幀格式(如圖2所示)。該幀格式中,增加了3字節(jié)的控制信息;并且
> CHNID: 4比特,表示捆綁傳送以太網(wǎng)負載的E1鏈路的序號,由發(fā)送端 根據(jù)E1鏈路的狀態(tài)自動計算并填充;
> Total Num: 4比特,表示捆綁傳送以太網(wǎng)負載的El鏈路總數(shù)量,由發(fā)送 端根據(jù)E1鏈路的狀態(tài)自動計算并填充;
> FrameID: 12比特,分配到當前HDLC幀的以太網(wǎng)幀編號。由發(fā)送側(cè)自 動生成并填充,在接收端,將FmmeID號相同的HDLC幀數(shù)據(jù)一起重組, 恢復出完整的以太網(wǎng)幀數(shù)據(jù);
> NMSFlag: 4比特,為全l,表示HDLC幀負載部分傳送的是網(wǎng)管信息, 為全0,表示傳送的是以太網(wǎng)數(shù)據(jù)。
> Data: 1 2000字節(jié),HDLC幀傳送的凈荷。
> Flag: 8bit, Ox7E,用于HDLC幀定界的同步字符。 整個數(shù)據(jù)的傳送過程可以分為以下幾個步驟
1) 將接收到的以太網(wǎng)數(shù)據(jù),按照負載平均分配的原則,平均分配到當前可
用的El鏈路中,并按照圖2所示的幀格式封裝;
2) 通過TDM網(wǎng)絡,將E1數(shù)據(jù)傳送到遠端的接收設備;
3) 遠端的接收設備從各個E1鏈路恢復出HDLC幀數(shù)據(jù);
4) 接收設備根據(jù)HDLC幀中的控制信息,將FrameID相通的凈荷放在一起, 并按照CHNID排序,根據(jù)Total Num判斷是否已經(jīng)將該FramelD的所有分離通 道的HDLC幀都接收完畢并完成排序;
5) 將接收完整并完成排序的以太網(wǎng)幀數(shù)據(jù)恢復后,通過MAC發(fā)送給以太網(wǎng) 設備,從而完成整個以太網(wǎng)數(shù)據(jù)在E1鏈路上的傳送過程。
圖3表示FPGA內(nèi)數(shù)據(jù)處理根據(jù)數(shù)據(jù)流向,各個模塊處理過程如下
1、 從MII接口接收到以太網(wǎng)包,通過CRC32校驗以及長度合法性檢查后, 壓入Ingress MAC FIFO (以太網(wǎng)媒體接入控制接收模塊的先進先出緩沖器)中。
2、 QM (Queue Manager,隊列調(diào)度模塊),根據(jù)Ingress MAC FIFO的狀態(tài), 將IMACFIFO中的上行數(shù)據(jù)(局域網(wǎng)到城域網(wǎng)方向)調(diào)度入SDRAM中緩存。 QM將向流控模塊報告緩存的水線狀態(tài),以便流控模塊向前級以太網(wǎng)設備停止或 者發(fā)起流控。
3、 當HDLC發(fā)送單元的FIFO有空間時,QM將上行數(shù)據(jù)從SDRAM的緩 存中取出,寫入HDLC發(fā)送單元的FIFO (先進先出緩沖器)中。
4、 HDLC發(fā)送單元將上行數(shù)據(jù)寫入FIFO時,有一個流量平衡的處理。流 量平衡單元根據(jù)發(fā)送通道使能狀態(tài)(8個通道,每一個通道都有l(wèi)bit使能狀態(tài),
l使能,0關閉),將上行數(shù)據(jù)l個字節(jié),1個字節(jié)的寫入已經(jīng)使能的發(fā)送通道的
FIFO中。
5、 HDLC發(fā)送單元FIFO有數(shù)據(jù)時,通知HDLC發(fā)送控制器開始發(fā)送數(shù)據(jù), 發(fā)送控制器按照上圖的HDLC幀格式將本通道的上行數(shù)據(jù)封裝后,以比特流的 格式發(fā)送給E1接口模塊。
6、 E1接口模塊將2'進制比特流轉(zhuǎn)換成雙路HDB3編碼后,輸出FPGA,然 后經(jīng)外部變壓器單路的HDB3碼型發(fā)送。
7、 在接收側(cè),首先采用本地的64M時鐘從接收到的HDB3編碼的El數(shù)據(jù) 中提取2M時鐘,然后按照提取的時鐘,對E1數(shù)據(jù)做HDB3解碼,恢復2進制 比特流交給HDLC接收控制器。
8、 HDLC接收控制器解封裝后,將下行數(shù)據(jù)(城域網(wǎng)到局域網(wǎng)方向)刪除 E1—LOS字節(jié)后,寫入每個通道的接收FIFO中。
9、 接收FIFO的POP側(cè)自動將幀格式中的CHNID/Total一Num, FrameID彈出。
10、 在接收側(cè)的流量平衡處理中,.最終將按照圖4的格式,將每一個HDLC 通道接收到的數(shù)據(jù)存放在SDRAM中,圖中的CHNID均來自HDLC幀的第二 個字節(jié)中的信息,而非接收側(cè)的物理通道號,這樣處理能使字節(jié)順序和發(fā)送側(cè) 一致。為每一個HDLC通道都安排一個地址計數(shù)器(addr一counter),每一次QM 對該HDLC接收FIFO采用Burst方式讀數(shù)據(jù)后,自動加1 ,每次Busrt將讀取 16字節(jié)數(shù)據(jù),所以隊列管理模塊內(nèi)部又有一個4bit的計數(shù)器,最后,根據(jù)該HDLC 通道對應的發(fā)送側(cè)的邏輯通道號確定了 SDRAM中存放地址的低三位,則每個 寫入SDRAM的字節(jié)的地址就由這三盲卩分信息確定。又根據(jù)當接收FIFO的讀側(cè) 是HDLC幀凈荷的首字節(jié)時,如果該幀是接收到的其含有的FrameID對應的第 一幀數(shù)據(jù),則首字節(jié)對應的addr—counter的值將被記錄在接收幀記錄表中,這之
后同一 FrameID對應的其他HDLC的首字節(jié)對應的addr一counter的值都將裝載 這個值,以使同一個FrameID對應的在SDRAM中能夠?qū)R,在MAC發(fā)送的 時候,從SDRAM中讀取數(shù)據(jù)就非常方便,只要按地址遞增的順序依次讀取就 可以。
11. 每次HDLC凈荷首字節(jié)或者未字節(jié)被讀出FIFO時,都將向接收幀記錄 表中其FrameID對應的單元按照圖5的格式寫入信息。接收幀記錄表監(jiān)測單元 不斷掃描接收幀記錄表,當發(fā)現(xiàn)某個FmmeID對應的各個通道的數(shù)據(jù)都已經(jīng)接 收完畢時,將接收幀記錄表中的該記錄清除,并按照Start一addr的信息通知QM 將該幀出隊。 .
12. QM將出隊數(shù)據(jù)寫入Egress MAC (以太網(wǎng)媒體接入控制發(fā)送單元)的FIFO 中,Egress MAC根據(jù)鏈路狀態(tài)將該下行數(shù)據(jù)通過Mil接口發(fā)送給下級以太網(wǎng)設備。
基于本發(fā)明實現(xiàn)的FPGA,其技術(shù)規(guī)格如下
1) 1路Fast Ethernet,提供Mil接口 ,并提供IEEE802.3x Pause Frame流 控功能-,
2) 8路E1, FPGA包含hdb3編解碼電路,線路時鐘提取電路,線路抖動 抑制電路,無需外接LIU芯片;
3) 與外部控制器提供SPI接口連接,提供專用的網(wǎng)管信息通道;
4) 內(nèi)建SDRAM控制器,外接SDRAM,提供吸收El鏈路傳輸時延差的 數(shù)據(jù)緩沖,支持最大128ms的傳輸時延差;
5) 、采用HDLC作為El線路傳輸?shù)逆溌穼訋袷剑粚崿F(xiàn)在各個El線路 之間平均分配業(yè)務負載和動態(tài)調(diào)整鏈路帶寬。
目前杭州瑞納科技有限公司己經(jīng)在Altera的CycloneII系列的EP2C5上已 經(jīng)實現(xiàn)了4路E1, EP2C8上實現(xiàn)了 8路E1;并得到了成功的應用。
權(quán)利要求
1、基于E1的以太網(wǎng)高效傳輸方法,依次按照以下步驟實現(xiàn)1)檢測并確定目前有可以正常工作的E1鏈路;2)將接收到的以太網(wǎng)數(shù)據(jù),按照負載平均分配的原則,平均分配到當前可用的E1鏈路中,并按照HDLC幀格式封裝;3)通過TDM網(wǎng)絡,將E1數(shù)據(jù)傳送到遠端的接收設備;4)遠端的接收設備從各個E1鏈路恢復出HDLC幀數(shù)據(jù);5)接收設備根據(jù)HDLC幀中的控制信息,將FrameID相通的凈荷放在一起,并按照CHNID排序,根據(jù)Total Num判斷是否已經(jīng)將該FrameID的所有分離通道的HDLC幀都接收完畢并完成排序;6)將接收完整并完成排序的以太網(wǎng)幀數(shù)據(jù)恢復后,通過MAC發(fā)送給以太網(wǎng)設備,從而完成整個以太網(wǎng)數(shù)據(jù)在E1鏈路上的傳送過程。
2、 根據(jù)權(quán)利要求1所述的基于E1的以太網(wǎng)高效傳輸方法,其特征在于所 述可以正常工作的El鏈路的方法是;基于HDB3編解碼電路先后檢測El鏈路 中的HDB3碼和HDLC同歩字符,只有全部檢測正常該El鏈路才可使用,并 進行E1鏈路標號提交給負載平衡處理單元。
3、 根據(jù)權(quán)利要求1或2所述的基于E1的以太網(wǎng)高效傳輸方法,其特征在 于所述的HDLC幀格式是簡化的HDLC幀格式。
4、 根據(jù)權(quán)利要求1或2所述的基于El的以太網(wǎng)高效傳輸方法,其特征在 于所述的HDLC幀格式是簡化的HDLC幀格式上加上3字節(jié)的控制信息,以實 現(xiàn)E1鏈路序號自適應和鏈路自動調(diào)整的功能。
全文摘要
本發(fā)明涉及一種基于E1的以太網(wǎng)高效傳輸方法。目的是有效地利用原有的網(wǎng)絡設備進行以太網(wǎng)數(shù)據(jù)的高效傳輸,具有無需人工干預、自動識別可用線路、自動調(diào)整傳輸帶寬的特點。技術(shù)方案是基于E1的以太網(wǎng)高效傳輸方法,依次按照以下步驟實現(xiàn)1)檢測并確定目前有可以正常工作的E1鏈路;2)將接收到的以太網(wǎng)數(shù)據(jù),平均分配到當前可用的E1鏈路中,并按照HDLC幀格式封裝;3)通過TDM網(wǎng)絡,將E1數(shù)據(jù)傳送到遠端的接收設備;4)遠端的接收設備從各個E1鏈路恢復出HDLC幀數(shù)據(jù);5)接收設備將FrameID相通的凈荷放在一起,并按照CHNID排序;6)將完成排序的以太網(wǎng)幀數(shù)據(jù)恢復后,通過MAC發(fā)送給以太網(wǎng)設備。
文檔編號H04L1/00GK101340336SQ20081006332
公開日2009年1月7日 申請日期2008年8月11日 優(yōu)先權(quán)日2008年8月11日
發(fā)明者斌 向, 吳辰敦, 駿 張, 科 路, 旭 鄧, 鐘林鋼 申請人:杭州瑞納科技有限公司