專利名稱：一種片上網(wǎng)絡(luò)芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種片上網(wǎng)絡(luò)芯片(Network On Chip,簡稱NOC)。
技術(shù)背景隨著微電子技術(shù)的快速發(fā)展，芯片設(shè)計(jì)也發(fā)生了翻天覆地的變化。從 專用集成電路(Application Specific Integrated Circuit,簡稱ASIC)到片上 系統(tǒng)(System On Chip,簡稱SOC)，又到近年來的NOC，芯片的集成度 越來越高，單個芯片不僅可以實(shí)現(xiàn)一個小系統(tǒng)的功能，而且可以實(shí)現(xiàn)復(fù)雜 系統(tǒng)的功能。單芯片處理能力的增加除了受到微電子工藝技術(shù)發(fā)展的影響 之外，還得益于芯片體系架構(gòu)的變化。ASIC主要側(cè)重于模塊功能，而SOC 已發(fā)展成為基于標(biāo)準(zhǔn)總線的體系架構(gòu)。但隨著功能處理單元的增多，基于 總線的SOC設(shè)計(jì)越來越困難，主要問題是總線架構(gòu)的通信能力不足，已趕 不上當(dāng)代通信、多媒體等系統(tǒng)發(fā)展的需求。NOC借鑒計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)，在 單個芯片上構(gòu)筑一個完整的網(wǎng)絡(luò)，將各個處理單元連接起來，結(jié)合不同處 理單元的并行或流水處理方法，并充分發(fā)揮網(wǎng)絡(luò)的并行通信功能，使芯片 的數(shù)據(jù)處理能力取得大幅提升?，F(xiàn)在，微電子技術(shù)已進(jìn)入深亞微米時代，正朝向納米工藝發(fā)展?？梢?預(yù)見，未來芯片的集成度和工作頻率還會繼續(xù)提高，基于網(wǎng)絡(luò)的NOC芯 片也不能例外?，F(xiàn)有的NOC芯片都采用表面硅工藝技術(shù)，各個電路模塊 平面分布。即在一個平面內(nèi)分布有很多處理器，各個處理器通過該平面 內(nèi)的網(wǎng)絡(luò)連線進(jìn)行通訊?，F(xiàn)有的NOC芯片中只有一個平面網(wǎng)絡(luò)。但隨著 NOC芯片中網(wǎng)絡(luò)連線的增長，以及因工作頻率增加而帶來的信號波長的變 短，芯片內(nèi)部連線的物理模型越來越近似于天線，不但會干擾其它連線上 的信號，還極容易受到其它信號的干擾，信號的完整性將會成為一個挑戰(zhàn)。 發(fā)明內(nèi)容本發(fā)明就是為了克服以上的不足，提出了一種干擾較少的片上網(wǎng)絡(luò)芯片。本發(fā)明的技術(shù)問題通過以下的技術(shù)方案予以解決 一種片上網(wǎng)絡(luò)芯 片，在一個芯片內(nèi)部設(shè)有至少兩個層，每層內(nèi)設(shè)有至少一個處理單元和一個互連節(jié)點(diǎn)，所述片上網(wǎng)絡(luò)芯片還包括層間總線，所述層間總線兩端分別 與互連節(jié)點(diǎn)相連，所述處理單元和互連節(jié)點(diǎn)相連，各層處理單元間通過互 連節(jié)點(diǎn)和層間總線進(jìn)行通訊。優(yōu)選地，每層內(nèi)的處理單元和互連節(jié)點(diǎn)分別有至少兩個，各個處理單 元間通過層內(nèi)總線與互連節(jié)點(diǎn)相連，各個互連節(jié)點(diǎn)間通過層內(nèi)總線相連。所述互連節(jié)點(diǎn)為開關(guān)或路由器。所述層間總線是單向傳輸總線或雙向傳輸總線。本發(fā)明與現(xiàn)有技術(shù)對比的有益效果是:本發(fā)明在芯片內(nèi)部設(shè)置了多層， 并通過層間總線使各層的處理單元能夠相互通訊，從而可構(gòu)成一個龐大的 三維的片上網(wǎng)絡(luò)結(jié)構(gòu)。本發(fā)明的片上網(wǎng)絡(luò)芯片能大量減少處理單元間的連 線數(shù)量和長度，減少連線間的干擾，減少其它信號對連線的干擾，保證處 理單元間的信號的完整性，通訊效率高。本發(fā)明的片上網(wǎng)絡(luò)芯片創(chuàng)造性地 提出了芯片內(nèi)多層的結(jié)構(gòu)，更可減小芯片面積，降低芯片的成本，而且實(shí) 現(xiàn)起來也更為容易。


圖1是本發(fā)明真體實(shí)施方式一的結(jié)構(gòu)示意圖； 圖2是本發(fā)明具體實(shí)施方式
二的結(jié)構(gòu)示意圖。
具體實(shí)施方式
下面通過具體的實(shí)施方式并結(jié)合附圖對本發(fā)明做進(jìn)一步詳細(xì)說明。
具體實(shí)施方式
一如圖1所示， 一種片上網(wǎng)絡(luò)芯片，在芯片內(nèi)部設(shè)有第一層l和第二層 2，第一層1和第二層2分別表示芯片的兩個物理層(即兩個電路層)。第 一層1內(nèi)設(shè)有第一處理單元14和第一互連節(jié)點(diǎn)13，第二層2內(nèi)也設(shè)有第 二處理單元24和第二互連節(jié)點(diǎn)23，所述片上網(wǎng)絡(luò)芯片還包括層間總線6。 層間總線6兩端分別與第一互連節(jié)點(diǎn)13和第二互連節(jié)點(diǎn)23相連，第一處 理單元14和第一互連節(jié)點(diǎn)13相連，第二處理單元24和第二互連節(jié)點(diǎn)23 相連。第一處理單元14和第二處理單元24間通過第一互連節(jié)點(diǎn)13、層間 總線6和第二互連節(jié)點(diǎn)23通訊。所述第一互連節(jié)點(diǎn)13和第二互連節(jié)點(diǎn)23 一起可以控制第一處理單元14和第二處理單元24間的通訊，如對信號 進(jìn)行分組過濾、分組轉(zhuǎn)發(fā)、優(yōu)先級選擇、復(fù)用、加密、壓縮等。所述第一處理單元14有至少兩個，各第一處理單元14間通過第一層 內(nèi)總線15與第一互連節(jié)點(diǎn)13相連，所述第一互連節(jié)點(diǎn)13還可控制各第一處理單元14間的通訊。所述第一互連節(jié)點(diǎn)13也有至少兩個，各第一互連 節(jié)點(diǎn)13間通過第一層內(nèi)總線15相連。所述第-一處理單元14、第一層內(nèi)總 線15和第一互連節(jié)點(diǎn)13共同組成了一個二維網(wǎng)絡(luò)。此二維網(wǎng)絡(luò)可通過表 面集成工藝制作。所述第二處理單元24也有至少兩個，各第二處理單元 24間通過第二層內(nèi)總線25與第二互連節(jié)點(diǎn)23相連，所述第二互連節(jié)點(diǎn)13 還可控制各第二處理單元24間的通訊。所述第二互連節(jié)點(diǎn)23也有至少兩 個，各第二互連節(jié)點(diǎn)23間通過第二層內(nèi)總線25相連。所述第二處理單元 24、第二層內(nèi)總線25和第二互連節(jié)點(diǎn)23共同組成了一個二維網(wǎng)絡(luò)。所述 第一互連節(jié)點(diǎn)13和第二互連節(jié)點(diǎn)23可為開關(guān)或路由器。所述層間總線6是單向傳輸總線或雙向傳輸總線。在兩個互連節(jié)點(diǎn)之 間設(shè)置一條層間總線6即可。層間總線6穿越一定厚度的芯片層，將兩個 不同層上的互連結(jié)點(diǎn)連接起來?？梢酝ㄟ^三維集成工藝來生成層間總線6。 層間總線6的實(shí)際走向根據(jù)三維集成工藝而定。所述第一處理單元14、第二處理單元24可以是同構(gòu)的，也可以是異 構(gòu)的，可以是硬件模塊，也可以是處理器核。本發(fā)明的片上網(wǎng)絡(luò)芯片釆用三維的集成技術(shù)，將現(xiàn)有的NOC芯片中 的平面網(wǎng)絡(luò)變成三維網(wǎng)絡(luò)結(jié)構(gòu)，處理單元可以垂直分布在芯片內(nèi)的不同的 層次中，那么本發(fā)明的片上網(wǎng)絡(luò)芯片中的網(wǎng)絡(luò)連線(層間總線和層內(nèi)總線 的和)將會大大減少，長度也會相應(yīng)縮短。減少的幅度與芯片內(nèi)的層數(shù)成 正比。
具體實(shí)施方式
二如圖2所示，本具體實(shí)施方式
與具體實(shí)施方式
一的不同之處在于本具體實(shí)施方式
的片上網(wǎng)絡(luò)芯片，在芯片內(nèi)部設(shè)有三個物理層(即三個電 路層)，分別是第一層、第二層和第三層。所述第一層內(nèi)設(shè)有第一互連節(jié)點(diǎn) 13，所述第二層內(nèi)設(shè)有第二互連節(jié)點(diǎn)23，第三層內(nèi)設(shè)有第三互連節(jié)點(diǎn)33。 第一互連節(jié)點(diǎn)13通過第一層間總線6a與第二互連節(jié)點(diǎn)23連接，并且與第 二層2內(nèi)的多個第二互連節(jié)點(diǎn)23相連接。第一互連節(jié)點(diǎn)13還通過第二層 間總線6b與第三互連節(jié)點(diǎn)33連接。連接單個互連節(jié)點(diǎn)的層間總線可以不 止一路，也就是說，單個互連節(jié)點(diǎn)可以和不同層的多個互連節(jié)點(diǎn)相連接， 也可以和多個不同層上的互連節(jié)點(diǎn)相連接。但屬于不同層的兩個互連節(jié)點(diǎn) 之間的層間總線只有一路。這一路層間總線可以單向傳輸，也可以雙向傳 輸; 一路雙向傳輸?shù)目偩€可以通過兩路單向傳輸?shù)目偩€來構(gòu)造。以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說 明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明。如本發(fā)明的片上網(wǎng) 絡(luò)芯片顯然還可以有四層、五層......。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或 替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1. 一種片上網(wǎng)絡(luò)芯片，其特征在于在一個芯片內(nèi)部設(shè)有至少兩個層，每層內(nèi)設(shè)有至少一個處理單元和一個互連節(jié)點(diǎn)，所述片上網(wǎng)絡(luò)芯片還包括層間總線，所述層間總線兩端分別與互連節(jié)點(diǎn)相連，所述處理單元和互連節(jié)點(diǎn)相連，各層處理單元間通過互連節(jié)點(diǎn)和層間總線進(jìn)行通訊。
2. 根據(jù)權(quán)利要求1所述的片上網(wǎng)絡(luò)芯片，其特征在于每層內(nèi)的處理單元 和互連節(jié)點(diǎn)分別有至少兩個，各個處理單元間通過層內(nèi)總線與互連節(jié)點(diǎn)相 連，各個互連節(jié)點(diǎn)間通過層內(nèi)總線相連。
3. 根據(jù)權(quán)利要求1或2所述的片上網(wǎng)絡(luò)芯片，其特征在于所述互連節(jié)點(diǎn) 為開關(guān)或路由器。
4. 根據(jù)權(quán)利要求1或2所述的片上網(wǎng)絡(luò)芯片，其特征在于所述層間總線 是單向傳輸總線或雙向傳輸總線。
全文摘要
本發(fā)明公開了一種片上網(wǎng)絡(luò)芯片，在一個芯片內(nèi)部設(shè)有至少兩個層，每層內(nèi)設(shè)有至少一個處理單元和一個互連節(jié)點(diǎn)，所述片上網(wǎng)絡(luò)芯片還包括層間總線，所述層間總線兩端分別與互連節(jié)點(diǎn)相連，所述處理單元和互連節(jié)點(diǎn)相連，各層處理單元間通過互連節(jié)點(diǎn)和層間總線進(jìn)行通訊。本發(fā)明的片上網(wǎng)絡(luò)芯片能大量減少處理單元間的連線數(shù)量和長度，減少連線間的干擾，減少其它信號對連線的干擾，保證處理單元間的信號的完整性，通訊效率高。本發(fā)明的片上網(wǎng)絡(luò)芯片創(chuàng)造性地提出了芯片內(nèi)多層的結(jié)構(gòu)，更可減小芯片面積，降低芯片的成本，而且實(shí)現(xiàn)起來也更為容易。
文檔編號H04L12/56GK101252515SQ20081006613
公開日2008年8月27日 申請日期2008年3月21日 優(yōu)先權(quán)日2008年3月21日
發(fā)明者鵬 戴, 焦玉中, 王新安 申請人:北京大學(xué)深圳研究生院