專利名稱：具有多普勒模擬功能的擴頻信號源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一種具有多普勒模擬功能的擴頻信號源，屬于航天測控通信技術(shù)領(lǐng)域。
背景技術(shù)：
基于擴頻技術(shù)的航天測控通信系統(tǒng)的核心是將偽碼擴頻、偽碼測距、碼分多址等數(shù)字通信技術(shù)引入到測控系統(tǒng)中，實現(xiàn)對衛(wèi)星的遙測、遙控、測距、測速、跟蹤、測角、數(shù)傳等功能，完成測控任務(wù)，靠碼分多址實現(xiàn)多目標(biāo)測控通信。
無線電測距原理是測量無線電波的傳輸時延。首先發(fā)射無線電波，然后測量返回信號相對于發(fā)射信號的時延τ，從而計算出目標(biāo)距離R。R與τ的關(guān)系為R＝τc/2，其中，c為無線電傳播速度(光速)。因此，測距就是測傳播時延τ。
偽碼測距是根據(jù)偽碼可復(fù)制且其自相關(guān)函數(shù)為沖擊函數(shù)這一特點，來測定電波傳播時延τ的。接收機在本機產(chǎn)生與發(fā)射信號相同的測距偽碼，不斷改變其相位，與帶有噪聲的接收信號進行相關(guān)計算，當(dāng)相關(guān)函數(shù)出現(xiàn)尖銳的相關(guān)峰時，本地偽碼就可完全替代接收信號，此時測量收發(fā)測距偽碼之間的時延，就是電波傳播時延τ。
相關(guān)的關(guān)鍵技術(shù)如下 測距模式(方法)收發(fā)端的時鐘存在時間和頻率差，必須首先獲得和(或)消除這一誤差，才能得到正確的電波傳播時延τ。通過采取選擇不同的時差/頻差處理方法，可以得到基于擴頻技術(shù)的不同測距模式(方法)，并顯示出各自的優(yōu)缺點。
擴頻信號的同步和電波傳播時延的測定接收機需要在本機產(chǎn)生與發(fā)射信號相同的本地載波和本地偽碼，并進一步從本地復(fù)現(xiàn)偽碼的相位值中提取時延信息?？梢岳面i頻環(huán)、科斯塔斯環(huán)、延遲鎖定環(huán)等方法實現(xiàn)擴頻信號的同步。接收機在本地歷元時刻采樣本地復(fù)現(xiàn)偽碼的碼相位值，可以得到本機接收信號時刻相對于對方信號發(fā)射時刻的偽時延值，進一步處理后得到真正的傳播時延。
測距精度誤差及其測試測量設(shè)備鐘差及其變化、測量設(shè)備距離變化、測量設(shè)備固有的電波傳播和信號處理時延、天線相位中心誤差、以及接收機熱噪聲和動態(tài)應(yīng)力等因素都會給最終的距離測量精度帶來誤差，在這些誤差因素中，前4項屬于系統(tǒng)誤差，后一項屬于隨機誤差。由于誤差因素較多，很難一一分析，對于各種誤差因素給距離測量帶來的總誤差的評估，可以利用相應(yīng)的方法和檢定設(shè)備進行測試，以確定該測量設(shè)備的測距精度等指標(biāo)。
如圖1及圖2所示，當(dāng)檢定某一系統(tǒng)的測距精度誤差時，傳統(tǒng)的方法是將測量設(shè)備A和測量設(shè)備B裝載在實際的載體上，或者將二者通過信道模擬器相連，用來模擬兩臺測量設(shè)備間的信噪比變化、初始距離差和相對運動等情況；并將實際載體或信道模擬器的模擬值和設(shè)備A的測距結(jié)果連到數(shù)據(jù)記錄設(shè)備，對各次測距結(jié)果進行統(tǒng)計處理，以對系統(tǒng)的動態(tài)性能和測距精度等指標(biāo)進行檢定。
這種傳統(tǒng)的檢定測距精度誤差的方法的缺點是 (1)各設(shè)備相互獨立，系統(tǒng)復(fù)雜，集成度低。
(2)測距精度誤差的檢定精度受限于對實際載體運動情況的模擬精度，或者信道模擬器的信號時延模擬精度，誤差檢定精度一般不高。
基于以上特點，本專利提出了利用具有多普勒模擬功能的擴頻信號源模擬各種運動狀態(tài)來檢測接收機各項性能的技術(shù)解決方法。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種具有多普勒模擬功能的擴頻信號源，以解決現(xiàn)有技術(shù)中的不足。
本發(fā)明一種具有多普勒模擬功能的擴頻信號源，是作為申請人另案申請人的名稱為“雙向測距與時間比對處理終端”的發(fā)明專利中“中頻信號處理機”的發(fā)射部分，負責(zé)中頻信號處理機內(nèi)部數(shù)據(jù)產(chǎn)生、格式編排、多普勒動態(tài)特性模擬以及數(shù)據(jù)調(diào)制發(fā)射等功能的實現(xiàn)。
本發(fā)明一種具有多普勒模擬功能的擴頻信號源，主要可以分為多普勒動態(tài)模擬、數(shù)據(jù)組幀格式編排以及中頻信號調(diào)制發(fā)射三個部分。
其中，多普勒動態(tài)模擬部分主要實現(xiàn)處理機運動狀態(tài)的動態(tài)模擬通過碼NCO的設(shè)計，完成測距偽碼動態(tài)特性實現(xiàn)，使生成的偽碼符合各自的時序和相關(guān)特性，并實現(xiàn)兩種偽碼相位一一對應(yīng)，以便于正確調(diào)制導(dǎo)航電文；通過載波NCO的設(shè)計，完成正(余)弦數(shù)字載波的生成和動態(tài)特性實現(xiàn)。數(shù)據(jù)組幀格式編排部分主要實現(xiàn)處理機中帶發(fā)送信息數(shù)據(jù)的產(chǎn)生和組幀，主要包含的內(nèi)容有幀同步，子幀號，本地同步時間信息以及本機數(shù)據(jù)等接收機部分需要的有用信息，通過歷元計數(shù)器的時序設(shè)計將導(dǎo)航電文數(shù)據(jù)相位與偽碼碼片相位按照基帶擴頻調(diào)制要求對應(yīng)起來。中頻信號調(diào)制發(fā)射部分完成信息數(shù)據(jù)與偽碼數(shù)據(jù)的碼擴頻調(diào)制，同時與生成的數(shù)字載波同時發(fā)送，軟件外部通過外圍調(diào)制器完成載波調(diào)制，并將完整的中頻信號經(jīng)過射頻前端發(fā)送。
1、多普勒動態(tài)模擬部分 多普勒模擬部分根據(jù)控制面板或上位機的控制，計算出載波NCO控制字，并輸出至發(fā)射通道子系統(tǒng)，控制產(chǎn)生多普勒頻率的載波；同步的進行碼時鐘多普勒頻率的模擬過程計算出擴頻偽碼NCO控制字，產(chǎn)生包含碼多普勒的碼速率時鐘，通過查碼表的方式產(chǎn)生用于數(shù)據(jù)擴頻調(diào)制的偽碼。
(1)控制產(chǎn)生多普勒頻率的載波的原理 本發(fā)明設(shè)計中采用DDS技術(shù)結(jié)構(gòu)生成動態(tài)數(shù)字載波，將接收到的載波NCO控制字進行NCO累加運算，在經(jīng)過幅度量化和相位量化后，通過相位-幅度查找表輸出數(shù)字載波。為了使生成的數(shù)字載波具有速度和加速度等動態(tài)信息，采用載波NCO方式進行碼片計數(shù)和整周相位計數(shù)。載波NCO的頻率字通過載波多普勒模擬模型建立和解算得到。載波多普勒模擬具體設(shè)計為(以終端A勻加(減)速直線運動為例) 設(shè)終端A發(fā)射的信號為 s0(t)＝Acos(2π×140×106×t-φ0) 式中，φ0為初相位(弧度)。
設(shè)終端A相對于終端B的徑向速度為v，終端A朝向終端B飛行。在t＝0時兩者的徑向距離為R，則在t時刻電磁波從終端A傳播到終端B天線的時間為 式中，c為光速。
此時，終端B接收到的是延遲了τ秒后的衛(wèi)星信號 終端B對s1(t)進行下變頻，得到標(biāo)稱頻率為25MHz的中頻信號 以62MHz的頻率對s2(t)進行采樣，輸出標(biāo)稱頻率為25MHz的中頻信號 對s3(t)離散化后，t＝n×Ts時刻的樣本輸出為 在t＝(n+1)×Ts時刻，樣本輸出為 則n+1時刻相對于n時刻的相位增量為 由上式可知，只要根據(jù)終端A運動模型計算出相鄰兩個采樣時刻的載波相位差，即可獲得下一采樣時刻的載波相位。
(2)載波多普勒頻率的模擬過程 ①載波NCO初始化 計算n＝0時刻的載波相位 (弧度) 載波NCO相位累加器初值為 Φ(0)＝[φ(0)-N(0)×2π]×232 N(0)為載波整周計數(shù)值， ②從第n時刻到第n+1時刻的載波NCO頻率字設(shè)置 當(dāng)獲得第n時刻的相位累加值Φ(n)后，第n+1時刻的相位累加值Φ(n+1)由以下過程得到。
計算第n+1時刻相對于第n時刻的載波相位增量 由相位差求出載波NCO頻率，除以2π是從角頻率(rad/s)變換到頻率(Hz) 將載波NCO頻率換算成NCO頻率字 這樣，在第n+1個時鐘來臨時，經(jīng)過一次累加運算后，載波NCO相位累加值將自動累加到n+1時刻的相位φ(n+1)對應(yīng)的NCO相位 Φ(n+1)＝Φ(n)+W(n) ③載波相位累加器溢出 當(dāng)載波NCO相位累加器的累加值超過了最大計數(shù)232時，將產(chǎn)生溢出，它對應(yīng)載波相位改變了2π。此時相位累加值和整周計數(shù)值分別為 Φ(n)＝Φ(n)-232 N＝N+1 ④輸出信號幅度 在得到任一時刻的載波NCO相位累加值Φ(n)后，首先對其歸一化，計算出對應(yīng)的余弦查找表的相位 (弧度) 再由θ(n)查余弦表，輸出載波幅度值 s(n)＝Acos[(θ(n)] (3)產(chǎn)生包含碼多普勒的碼速率時鐘的原理 設(shè)終端A發(fā)射的偽碼為 C0(t)＝PN(t-φ0) 式中，PN(·)為碼速率為5MHz的GOLD碼，φ0為偽碼初相位。
設(shè)終端A相對于終端B的徑向速度為v，終端A朝向終端B飛行。在t＝0時兩者的徑向距離為R，則在t時刻電磁波從終端A傳播到終端B天線的時間為 式中，c為光速。
此時，終端B接收到的偽碼為 對C1(t)離散化后，t＝n×Ts時刻的樣本輸出為 在t＝(n+1)×Ts時刻，樣本輸出為 則n+1時刻相對于n時刻的相位增量為 由上式可知，只要根據(jù)終端A運動模型計算出相鄰兩個采樣時刻的偽碼相位差，即可獲得下一采樣時刻的偽碼相位。
(4)碼時鐘多普勒頻率的模擬過程 ①建立接收機運動模型 設(shè)在t＝0時，終端A和終端B的徑向距離為R，兩者間的徑向速度為v，設(shè)終端A向終端B運動。
假設(shè)此時的碼相位誤差已經(jīng)控制在半碼片之內(nèi)。
計算在t＝0時刻的偽碼相位(弧度) 碼NCO相位累加器初值為 Ф(0)＝[φ(0)-N(0)×2π]×232 N(0)為整碼片計數(shù)值， ②計算第n+1時刻相對于第n時刻的偽碼相位增量 ③由相位差求出碼NCO頻率，除以2π是從角頻率(rad/s)變換到頻率(Hz) ④將碼NCO頻率換算成NCO頻率字 ⑤在碼相位累加器中，在每個采樣時刻對NCO頻率字進行累加 當(dāng)Φ(n)≥232時，碼相位累加器產(chǎn)生一次溢出，整碼片計數(shù)器加1 Φ(n)＝Φ(n)-232 整碼片計數(shù)值為 N＝N+1 ⑥根據(jù)整碼片計數(shù)值N，查碼表，并且輸出相應(yīng)幅度值 C(n)＝PN(N) 在FPGA中的偽碼具體生成操作為以系統(tǒng)時鐘(62MHz)作為采樣頻率，在每個時鐘上升沿對ROM查找表進行一次讀數(shù)，同時在該時鐘下降沿時對接受到的碼NCO頻率字進行一次累加，將碼相位累加器溢出的指示信號作為5MHz碼速率時鐘，對ROM查找表地址進行更新，讀入下一個碼片。
2、數(shù)據(jù)組幀格式編排部分 數(shù)據(jù)組幀格式編排部分包含有三個子模塊組成，分別為發(fā)射信號處理子模塊，同步控制子模塊和接口處理子模塊。
其中，各模塊之間接口關(guān)系說明如下表1所示。
表1 3、中頻信號調(diào)制發(fā)射部分 中頻信號調(diào)制發(fā)射部分主要模塊包括混頻器，BPSK調(diào)制器，帶通濾波器，帶自動增益控制的放大器、功率合成器、射隨器、衰減器等?；祛l器將中心頻率25MHz的單載波信號，與115MHz本振信號進行混頻，產(chǎn)生140MHz載波信號。140MHz載波信號進入帶通濾波器和帶自動增益控制的放大器，一路直接輸出頻率140MHz、電平3dBm載波信號，一路進入BPSK調(diào)制器，對基帶擴頻信號進行直接調(diào)制。BPSK調(diào)制信號進入帶通濾波器和帶自動增益控制的放大器，輸出幅度恒定的調(diào)制信號。此信號進入功率合成器，與噪聲信號合成，輸出一定信噪比的調(diào)制信號。然后經(jīng)過功率分配器分成兩路，經(jīng)衰減器進行幅度衰減后，輸出BPSK調(diào)制信號，中心頻率140MHz，電平-20dBm。
本發(fā)明一種具有多普勒模擬功能的擴頻信號源，進一步包含25MHz正弦信號D/A轉(zhuǎn)換電路；5Mz碼時鐘產(chǎn)生電路；看門狗電路等；為了模擬多普勒，在遠程操作終端，原始數(shù)據(jù)經(jīng)LAN接口下傳至中頻信號處理機，根據(jù)遠程操作終端的多普勒模擬控制，中頻信號處理機采用載波NCO+D/A和碼NCO+D/A的方式同時控制載波和碼多普勒頻率模擬，其中將包含多普勒的25MHz正弦信號輸出至射頻前端，通過上變頻輸出140MHz射頻信號，將包含多普勒的5MHz正弦信號經(jīng)濾波、比較等處理后輸出包含多普勒的5MHz碼時鐘，用于產(chǎn)生發(fā)射偽碼。
其中，(1)25MHz正弦信號D/A轉(zhuǎn)換電路 FPGA輸出中心頻率為25MHz正弦信號，經(jīng)D/A轉(zhuǎn)換器后變換成模擬信號，D/A轉(zhuǎn)換器采用TI公司的14-bit轉(zhuǎn)換器DAC5675A 在設(shè)計D/A轉(zhuǎn)換電路時注意了以下問題 ①差分時鐘設(shè)計 為了保證14位的轉(zhuǎn)換精度，DAC5675A的時鐘信號必須由高穩(wěn)定度的、極低相位噪聲的時鐘源提供。為了達到最佳性能，時鐘應(yīng)采用差分方式輸入。為了滿足差分時鐘要求，采用ON SEMICONDUCTOR公司的PECL驅(qū)動芯片MC100ELT24D實現(xiàn)。
②輸入信號差分設(shè)計 與大多數(shù)高速、大動態(tài)范圍的D/A轉(zhuǎn)換器一樣，DAC5675的數(shù)字輸入端采用LVDS差分方式，差分數(shù)字輸出通過將FPGA輸出端口配置成LVDS電平實現(xiàn)。
③電流差分耦合 在采用DAC5675時，由于為電流差分輸出形式，因此需要通過電流差分放大電路完成電流輸出到電壓輸出的轉(zhuǎn)換。
為了與射頻前端的輸入相匹配，在AD9744的輸出端通過電流差分放大電路實現(xiàn)差分電流到電壓輸出轉(zhuǎn)換，流差分放大電路采用AD公司的AD8056實現(xiàn)。
④帶通濾波 為了濾除D/A轉(zhuǎn)換器輸出的其它無用諧波分量，在D/A輸出端加帶通濾波器，濾波器主要指標(biāo)如下 ●中心頻率(fc)25MHz ●3dB相對帶寬(％of fc)5 ●阻抗50Ω ●最大駐波比VSWR1.5∶1 ●最大平均輸入功率1W ●溫度范圍-20℃to+71℃ (2)5Mz碼時鐘產(chǎn)生電路 5MHz碼時鐘產(chǎn)生電路擬采用兩種形式，一種為全數(shù)字方式，另一種為NCO+D/A+整形方式。
NCO+D/A+整形方式采用AD9744模數(shù)轉(zhuǎn)換器結(jié)合過零比較器實現(xiàn)。
D/A轉(zhuǎn)換器選用AD公司的AD9744，AD9744是AD公司的14-bit、210MSPS高精度數(shù)/模變換器。
在設(shè)計D/A轉(zhuǎn)換電路時注意了以下兩點電流差分耦合和帶通濾波。
①電流差分耦合 在采用AD9744時，由于為電流差分輸出形式，因此為了與射頻前端的輸入相匹配，在AD9744的輸出端通過電流差分放大電路實現(xiàn)差分電流到電壓輸出轉(zhuǎn)換。電流差分放大電路采用AD公司的AD8056實現(xiàn)，AD8056是AD公司的通用電壓反饋型運算放大器. ②帶通濾波 由于D/A轉(zhuǎn)換器的輸出具有大量諧波，因此還需要再經(jīng)過濾波器進行濾除。
③比較器電路 比較器電路采用過零比較器實現(xiàn)。該電路可將雙極性輸入(這里為正弦波)轉(zhuǎn)換為單極性的方波輸出，通過在同相輸入端和反向輸入端均加相同的直流偏置電壓來實現(xiàn)對輸入信號的過零比較。
比較器選用Analog Device公司的4ns超快速、單電源比較器AD8611。
(3)看門狗電路 為了有效監(jiān)測電源供電狀況和DSP工作狀態(tài)，在電路中設(shè)置看門狗電路，看門狗電路采用MAXIM公司的MAX705實現(xiàn)。
主要完成以下功能 ●當(dāng)電壓低于某一門限值時，產(chǎn)生低復(fù)位信號 ●當(dāng)監(jiān)測到DSP在一定時間內(nèi)輸出無發(fā)生變化時，產(chǎn)生低復(fù)位信號。
本發(fā)明的目的在于一種具有多普勒模擬功能的擴頻信號源，其優(yōu)點及功效在于 1.具備在發(fā)射通道模擬動態(tài)和時延功能，用以定量檢測接收終端性能； 2.將擴頻發(fā)射機和信道模擬功能集成在一起，設(shè)備及程度高； 3.對實際載體運動情況的模擬精度高，同時比用信道模擬器的模擬信號時延精度高，可達到模擬誤差不超過0.1ns； 4.可靈活增加運動模型，試驗在不同的運動狀態(tài)下接收機的各項指標(biāo)性能。


圖1傳統(tǒng)的測距精度誤差檢定方法1。
圖2傳統(tǒng)的測距精度誤差檢定方法2。
圖3所示為數(shù)據(jù)組幀格式編排部分各子模塊之間的關(guān)系。
圖4所示為AD9744的電流輸出直流耦合電路圖。
具體實施例方式 本發(fā)明一種具有多普勒模擬功能的擴頻信號源，是作為申請人另案申請人的名稱為“雙向測距與時間比對處理終端”的發(fā)明專利中“中頻信號處理機”的發(fā)射部分，負責(zé)中頻信號處理機內(nèi)部數(shù)據(jù)產(chǎn)生、格式編排、多普勒動態(tài)特性模擬以及數(shù)據(jù)調(diào)制發(fā)射等功能的實現(xiàn)。
本發(fā)明一種具有多普勒模擬功能的擴頻信號源，主要可以分為多普勒動態(tài)模擬、數(shù)據(jù)組幀格式編排以及中頻信號調(diào)制發(fā)射三個部分。
其中，多普勒動態(tài)模擬部分主要實現(xiàn)處理機運動狀態(tài)的動態(tài)模擬通過碼NCO的設(shè)計，完成測距偽碼動態(tài)特性實現(xiàn)，使生成的偽碼符合各自的時序和相關(guān)特性，并實現(xiàn)兩種偽碼相位一一對應(yīng)，以便于正確調(diào)制導(dǎo)航電文；通過載波NCO的設(shè)計，完成正(余)弦數(shù)字載波的生成和動態(tài)特性實現(xiàn)。數(shù)據(jù)組幀格式編排部分主要實現(xiàn)處理機中帶發(fā)送信息數(shù)據(jù)的產(chǎn)生和組幀，主要包含的內(nèi)容有幀同步，子幀號，本地同步時間信息以及本機數(shù)據(jù)等接收機部分需要的有用信息，通過歷元計數(shù)器的時序設(shè)計將導(dǎo)航電文數(shù)據(jù)相位與偽碼碼片相位按照基帶擴頻調(diào)制要求對應(yīng)起來。中頻信號調(diào)制發(fā)射部分完成信息數(shù)據(jù)與偽碼數(shù)據(jù)的碼擴頻調(diào)制，同時與生成的數(shù)字載波同時發(fā)送，軟件外部通過外圍調(diào)制器完成載波調(diào)制，并將完整的中頻信號經(jīng)過射頻前端發(fā)送。
1、多普勒動態(tài)模擬部分 多普勒模擬部分根據(jù)控制面板或上位機的控制，計算出載波NCO控制字，并輸出至發(fā)射通道子系統(tǒng)，控制產(chǎn)生多普勒頻率的載波；同步的進行碼時鐘多普勒頻率的模擬過程計算出擴頻偽碼NCO控制字，產(chǎn)生包含碼多普勒的碼速率時鐘，通過查碼表的方式產(chǎn)生用于數(shù)據(jù)擴頻調(diào)制的偽碼。
(1)控制產(chǎn)生多普勒頻率的載波的原理 本發(fā)明設(shè)計中采用DDS技術(shù)結(jié)構(gòu)生成動態(tài)數(shù)字載波，將接收到的載波NCO控制字進行NCO累加運算，在經(jīng)過幅度量化和相位量化后，通過相位-幅度查找表輸出數(shù)字載波。為了使生成的數(shù)字載波具有速度和加速度等動態(tài)信息，采用載波NCO方式進行碼片計數(shù)和整周相位計數(shù)。載波NCO的頻率字通過載波多普勒模擬模型建立和解算得到。載波多普勒模擬具體設(shè)計為(以終端A勻加(減)速直線運動為例) 設(shè)終端A發(fā)射的信號為 s0(t)＝Acos(2π×140×106×t-φ0) 式中，φ0為初相位(弧度)。
設(shè)終端A相對于終端B的徑向速度為v，終端A朝向終端B飛行。在t＝0時兩者的徑向距離為R，則在t時刻電磁波從終端A傳播到終端B天線的時間為 式中，c為光速。
此時，終端B接收到的是延遲了τ秒后的衛(wèi)星信號 終端B對s1(t)進行下變頻，得到標(biāo)稱頻率為25MHz的中頻信號 以62MHz的頻率對s2(t)進行采樣，輸出標(biāo)稱頻率為25MHz的中頻信號 對s3(t)離散化后，t＝n×Ts時刻的樣本輸出為 在t＝(n+1)×Ts時刻，樣本輸出為 則n+1時刻相對于n時刻的相位增量為 由上式可知，只要根據(jù)終端A運動模型計算出相鄰兩個采樣時刻的載波相位差，即可獲得下一采樣時刻的載波相位。
(2)載波多普勒頻率的模擬過程 ①載波NCO初始化 計算n＝0時刻的載波相位 (弧度) 載波NCO相位累加器初值為 Φ(0)＝[φ(0)-N(0)×2π]×232 N(0)為載波整周計數(shù)值， ②從第n時刻到第n+1時刻的載波NCO頻率字設(shè)置 當(dāng)獲得第n時刻的相位累加值Φ(n)后，第n+1時刻的相位累加值Φ(n+1)由以下過程得到。
計算第n+1時刻相對于第n時刻的載波相位增量 由相位差求出載波NCO頻率，除以2π是從角頻率(rad/s)變換到頻率(Hz) 將載波NCO頻率換算成NCO頻率字 這樣，在第n+1個時鐘來臨時，經(jīng)過一次累加運算后，載波NCO相位累加值將自動累加到n+1時刻的相位φ(n+1)對應(yīng)的NCO相位 Φ(n+1)＝Φ(n)+W(n) ③載波相位累加器溢出 當(dāng)載波NCO相位累加器的累加值超過了最大計數(shù)232時，將產(chǎn)生溢出，它對應(yīng)載波相位改變了2π。此時相位累加值和整周計數(shù)值分別為 Φ(n)＝Φ(n)-232 N＝N+1 ④輸出信號幅度 在得到任一時刻的載波NCO相位累加值Φ(n)后，首先對其歸一化，計算出對應(yīng)的余弦查找表的相位 (弧度) 再由θ(n)查余弦表，輸出載波幅度值 s(n)＝Acos[(θ(n)] (3)產(chǎn)生包含碼多普勒的碼速率時鐘的原理 設(shè)終端A發(fā)射的偽碼為 C0(t)＝PN(t-φ0) 式中，PN(·)為碼速率為5MHz的GOLD碼，φ0為偽碼初相位。
設(shè)終端A相對于終端B的徑向速度為v，終端A朝向終端B飛行。在t＝0時兩者的徑向距離為R，則在t時刻電磁波從終端A傳播到終端B天線的時間為 式中，c為光速。
此時，終端B接收到的偽碼為 對C1(t)離散化后，t＝n×Ts時刻的樣本輸出為 在t＝(n+1)×Ts時刻，樣本輸出為 則n+1時刻相對于n時刻的相位增量為 由上式可知，只要根據(jù)終端A運動模型計算出相鄰兩個采樣時刻的偽碼相位差，即可獲得下一采樣時刻的偽碼相位。
(4)碼時鐘多普勒頻率的模擬過程 ①建立接收機運動模型 設(shè)在t＝0時，終端A和終端B的徑向距離為R，兩者間的徑向速度為v，設(shè)終端A向終端B運動。
假設(shè)此時的碼相位誤差已經(jīng)控制在半碼片之內(nèi)。
計算在t＝0時刻的偽碼相位(弧度) 碼NCO相位累加器初值為 Ф(0)＝[φ(0)-N(0)×2π]×232 N(0)為整碼片計數(shù)值， ②計算第n+1時刻相對于第n時刻的偽碼相位增量 ③由相位差求出碼NCO頻率，除以2π是從角頻率(rad/s)變換到頻率(Hz) ④將碼NCO頻率換算成NCO頻率字 ⑤在碼相位累加器中，在每個采樣時刻對NCO頻率字進行累加 當(dāng)Φ(n)≥232時，碼相位累加器產(chǎn)生一次溢出，整碼片計數(shù)器加1 Ф(n)＝Φ(n)-232 整碼片計數(shù)值為 N＝N+1 ⑥根據(jù)整碼片計數(shù)值N，查碼表，并且輸出相應(yīng)幅度值 C(n)＝PN(N) 在FPGA中的偽碼具體生成操作為以系統(tǒng)時鐘(62MHz)作為采樣頻率，在每個時鐘上升沿對ROM查找表進行一次讀數(shù)，同時在該時鐘下降沿時對接受到的碼NCO頻率字進行一次累加，將碼相位累加器溢出的指示信號作為5MHz碼速率時鐘，對ROM查找表地址進行更新，讀入下一個碼片。
需要進一步說明的是，對于多普勒動態(tài)模擬部分，

本發(fā)明實施例為勻加速直線運動模型，多普勒頻率變化方式為線性增加；當(dāng)加速度設(shè)為零時，該模型變?yōu)槎嗥绽疹l率固定的運動模型。


頻率字量化精度目前設(shè)為32位二進制數(shù)，可以根據(jù)多普勒模擬性能要求對量化精度進行改善，可提高為48位二進制數(shù)量化。


正弦變化模擬多普勒頻率按照正弦特性變化。
本設(shè)計中可以考慮采用查表的方式生成多普勒頻率控制字。即根據(jù)根種運動模擬計算并量化每一更新時刻的多普勒頻率字(20000次/秒，分辨率0.1mHz)，然后將頻率字存在FPGA內(nèi)部的存儲器中作為查找表，按照更新間隔查表更新頻率字即可。
2、數(shù)據(jù)組幀格式編排部分 數(shù)據(jù)組幀格式編排部分包含有三個子模塊組成，分別為發(fā)射信號處理子模塊，同步控制子模塊和接口處理子模塊。各子模塊之間的關(guān)系如圖3所示。
其中，各模塊之間接口關(guān)系說明如下表2所示。
表2 3、中頻信號調(diào)制發(fā)射部分 中頻信號調(diào)制發(fā)射部分主要模塊包括混頻器，BPSK調(diào)制器，帶通濾波器，帶自動增益控制的放大器、功率合成器、射隨器、衰減器等?；祛l器將中心頻率25MHz的單載波信號，與115MHz本振信號進行混頻，產(chǎn)生140MHz載波信號。140MHz載波信號進入帶通濾波器和帶自動增益控制的放大器，一路直接輸出頻率140MHz、電平3dBm載波信號，一路進入BPSK調(diào)制器，對基帶擴頻信號進行直接調(diào)制。BPSK調(diào)制信號進入帶通濾波器和帶自動增益控制的放大器，輸出幅度恒定的調(diào)制信號。此信號進入功率合成器，與噪聲信號合成，輸出一定信噪比的調(diào)制信號。然后經(jīng)過功率分配器分成兩路，經(jīng)衰減器進行幅度衰減后，輸出BPSK調(diào)制信號，中心頻率140MHz，電平-20dBm。
本發(fā)明一種具有多普勒模擬功能的擴頻信號源，進一步包含25MHz正弦信號D/A轉(zhuǎn)換電路；5Mz碼時鐘產(chǎn)生電路；看門狗電路等；為了模擬多普勒，在遠程操作終端，原始數(shù)據(jù)經(jīng)LAN接口下傳至中頻信號處理機，根據(jù)遠程操作終端的多普勒模擬控制，中頻信號處理機采用載波NCO+D/A和碼NCO+D/A的方式同時控制載波和碼多普勒頻率模擬，其中將包含多普勒的25MHz正弦信號輸出至射頻前端，通過上變頻輸出140MHz射頻信號，將包含多普勒的5MHz正弦信號經(jīng)濾波、比較等處理后輸出包含多普勒的5MHz碼時鐘，用于產(chǎn)生發(fā)射偽碼。
其中，(1)25MHz正弦信號D/A轉(zhuǎn)換電路 FPGA輸出中心頻率為25MHz正弦信號，經(jīng)D/A轉(zhuǎn)換器后變換成模擬信號，D/A轉(zhuǎn)換器采用TI公司的14-bit轉(zhuǎn)換器DAC5675A， ●400MSPS采樣率 ●兼容LVDS輸入接口 ●良好的無錯誤動態(tài)范圍(SFDR)，SFDR相對于奈奎斯特率 -69dBc@70MHz中頻，400MSPS ●片上1.2V參考電壓 ●單3.3V供電 ●功耗660mW，20MHz輸出，400MSPS 在設(shè)計D/A轉(zhuǎn)換電路時注意了以下問題 ①差分時鐘設(shè)計 為了保證14位的轉(zhuǎn)換精度，DAC5675A的時鐘信號必須由高穩(wěn)定度的、極低相位噪聲的時鐘源提供。為了達到最佳性能，時鐘應(yīng)采用差分方式輸入。為了滿足差分時鐘要求，采用ON SEMICONDUCTOR公司的PECL驅(qū)動芯片MC100ELT24D實現(xiàn)。
②輸入信號差分設(shè)計 與大多數(shù)高速、大動態(tài)范圍的D/A轉(zhuǎn)換器一樣，DAC5675的數(shù)字輸入端采用LVDS差分方式，差分數(shù)字輸出通過將FPGA輸出端口配置成LVDS電平實現(xiàn)。
③電流差分耦合 在采用DAC5675時，由于為電流差分輸出形式，因此需要通過電流差分放大電路完成電流輸出到電壓輸出的轉(zhuǎn)換。
為了與射頻前端的輸入相匹配，在AD9744的輸出端通過電流差分放大電路實現(xiàn)差分電流到電壓輸出轉(zhuǎn)換，流差分放大電路采用AD公司的AD8056實現(xiàn)。
④帶通濾波 為了濾除D/A轉(zhuǎn)換器輸出的其它無用諧波分量，在D/A輸出端加帶通濾波器，濾波器主要指標(biāo)如下 ●中心頻率(fc)25MHz ●3dB相對帶寬(％of fc)5 ●阻抗50Ω ●最大駐波比VSWR1.5∶1 ●最大平均輸入功率1W ●溫度范圍-20℃to+71℃ (2)5Mz碼時鐘產(chǎn)生電路 5MHz碼時鐘產(chǎn)生電路擬采用兩種形式，一種為全數(shù)字方式，另一種為NCO+D/A+整形方式。
全數(shù)字方式完全在FPGA內(nèi)部通過數(shù)字NCO實現(xiàn)，這種方式實現(xiàn)簡單，但當(dāng)NCO的工作時鐘與碼時鐘上升沿對齊時可能存在抖動問題。
NCO+D/A+整形的方式可以較好地解決上述不足，但實現(xiàn)上相對麻煩。NCO+D/A+整形方式采用AD9744模數(shù)轉(zhuǎn)換器結(jié)合過零比較器實現(xiàn)。
D/A轉(zhuǎn)換器選用AD公司的AD9744，AD9744是AD公司的14-bit、210MSPS高精度數(shù)/模變換器，其主要性能如下 ●14-bit分辨率 ●高性能TxDAC系列引腳兼容 -TxDAC系列兼容8-bit，10-bit，12-bit，14-bit DAC芯片引腳 ●良好的無錯誤動態(tài)范圍(SFDR)，SFDR相對于奈奎斯特率 -83dB@5MHz輸出 -80dB@10MHz輸出 -73dB@20MHz輸出 ●SNR@5MHz輸出，125MHzMSPS77dB ●二進制補碼或直接二進制數(shù)據(jù)格式 ●差分電流輸出2mA-20mA ●功耗135mA@3.3V ●停機模式15mA@3.3V ●片內(nèi)1.2V參考電壓 ●CMOS數(shù)字接口兼容 ●邊沿觸發(fā)鎖存 ●高速，單端CMOS時鐘輸入支持到165MHz的轉(zhuǎn)換速率 ●工作電壓 -AVDD3.3V -DVDD3.3V -CLKVDD3.3V ●滿量程輸出電流2mA-20mA ●輸出電阻100KΩ ●輸出電容5pF ●溫度范圍-40℃to+85℃ 在設(shè)計D/A轉(zhuǎn)換電路時注意了以下兩點電流差分耦合和帶通濾波。
①電流差分耦合 在采用AD9744時，由于為電流差分輸出形式，因此為了與射頻前端的輸入相匹配，在AD9744的輸出端通過電流差分放大電路實現(xiàn)差分電流到電壓輸出轉(zhuǎn)換。電流差分放大電路采用AD公司的AD8056實現(xiàn)，AD8056是AD公司的通用電壓反饋型運算放大器，主要性能如下 ●帶寬 -250MHz小信號，G＝1 -130MHz大信號(VP-P＝2V)，G＝1 ●典型電流5.8mA ●低失真，低噪聲 --66dBc@5MHz --54dBc@20MHz -52nV/√Hz ●容性負載驅(qū)動能力5pF ●高速 -斜升率750V/us ●±3V到±6V電壓范圍 ●溫度范圍-40℃to+85℃ 采用AD8047的電流輸出直流耦合電路，如圖4所示。
②帶通濾波 由于D/A轉(zhuǎn)換器的輸出具有大量諧波，因此還需要再經(jīng)過濾波器進行濾除，帶通濾波器主要指標(biāo)如下 ●中心頻率(Fcenter)5MHz ●1dB帶寬(BWpass) 30kHz ●帶內(nèi)損耗(IL) ≤10dB ●阻帶帶寬(BWstop) 100kHz ●阻帶衰減(Astop) ≥20dB ●承受功率 ≥10dBm ●輸入輸出阻抗 50Ω ●最大駐波比 1.5∶1 ③比較器電路 比較器電路采用過零比較器實現(xiàn)。該電路可將雙極性輸入(這里為正弦波)轉(zhuǎn)換為單極性的方波輸出，通過在同相輸入端和反向輸入端均加相同的直流偏置電壓來實現(xiàn)對輸入信號的過零比較。
比較器選用Analog Device公司的4ns超快速、單電源比較器AD8611。
AD8611的主要特性

傳輸延遲5ns@5V

3V-5V單電源供電

100MHz輸入

鎖存功能

溫度范圍-40℃to+85℃ (3)FPGA選型 為了加快研制進度，根據(jù)已有的開發(fā)經(jīng)驗，F(xiàn)PGA采用XILINX公司新推出的VIRTEX-4系列XC4VSX55實現(xiàn)。與XILINX公司其它系列相比，XC4VSX55更適合進行高速數(shù)字信號處理，它具有以下特點 ●針對超高性能數(shù)字信號處理應(yīng)用設(shè)計； ●多達55,296個邏輯單元(Logic Cells)來實現(xiàn)復(fù)雜的信號處理和控制邏輯， ●具有500MHz DCM數(shù)字時鐘管理器、 ●PMCD相位匹配時鐘分頻器； ●片上差分時鐘網(wǎng)絡(luò)； ●采用集成FIFO控制邏輯的500MHz SmartRAM技術(shù)和集成了ChipSync源同步技術(shù)的1 Gbps I/O。
●芯片還提供多達512個XtremeDSPs，每個XtremeDSPs可以500MHz吞吐率總共256GigaMAC/seconds(18×18)的性能工作，消耗功率僅為23mW/MHz，XtremeDSPs可配置創(chuàng)建40多種不同功能，這些XtremeDSPs的全速級聯(lián)可用來實現(xiàn)多種高性能的數(shù)字信號處理算法。
●Virtex-4FPGA具有極好的低靜態(tài)功耗和低動態(tài)功耗性能， (4)DSP選型 根據(jù)實際工作需求和以往應(yīng)用經(jīng)驗，DSP采用TI公司的高性能浮點DSP TMS320C6701，其主要特性如下 ●性能最高的浮點DSP -8.3-，6.7-，6-ns指令循環(huán)時間 -120-，150-，167-MHz時鐘速率 -8個32-bit指令/循環(huán) -1 GFLOPS ●VelociTITM高級甚長指令字(VLIW)’C67×CPU內(nèi)核 -8個高度獨立的功能單元

4個ALUs(浮點和定點)

2個ALUs(定點)

2個乘法器(浮點和定點) -帶有32個32-bit通用寄存器的加載存儲結(jié)構(gòu) -指令打包減少代碼長度 -全有條件指令 ●指令集特性 -硬件支持IEEE單精度指令 -硬件支持IEEE雙精度指令 -可字節(jié)尋址(8-，16，32-bit數(shù)據(jù)) -定位提取、設(shè)置、清除 -位累加 ●1M-Bit片內(nèi)SRAM -512K-bit內(nèi)部程序/高速緩存(16K 32-bit指令) -512K-bit雙存取內(nèi)部數(shù)據(jù)(64K-byte) ●32-bit外部存儲器接口(EMIF) -與同步存儲器無縫接口SDRAM和SBSRAM -與異步存儲器無縫接口SRAM和EPROM -52M-byte尋址外部存儲器空間 ●帶有一個輔助通道的四通道自舉加載直接數(shù)據(jù)存取(DMA)控制器 ●16-Bit主機端接口(HPI) -可以訪問整個存儲器映射 ●2個多通道緩沖串行口(McBSPs) ●2個32-Bit通用定時器 ●靈活的鎖相環(huán)(PLL)時鐘產(chǎn)生器 ●IEEE-1149.1(JTAG)邊界掃描兼容 ●352針BGA封裝 ●0.18um/5層金屬工藝 -CMOS技術(shù) ●3.3V I/Os，1.8V內(nèi)核工作電壓(120-，150-MHz) ●3.3V I/Os，1.9V內(nèi)核工作電壓(167-MHz) ●工作封裝溫度范圍-0℃to+90℃(默認值) -40℃to+105℃(A版) 推薦工作條件如下表3所示
表3 在推薦工作電壓和封裝溫度下電性能，如下表4所示
表4 (5)看門狗電路 為了有效監(jiān)測電源供電狀況和DSP工作狀態(tài)，在電路中設(shè)置看門狗電路，看門狗電路采用MAXIM公司的MAX705實現(xiàn)。
主要完成以下功能 ●當(dāng)電壓低于某一門限值時，產(chǎn)生低復(fù)位信號 ●當(dāng)監(jiān)測到DSP在一定時間內(nèi)輸出無發(fā)生變化時，產(chǎn)生低復(fù)位信號。
權(quán)利要求
1、一種具有多普勒模擬功能的擴頻信號源，其特征在于該擴頻信號源主要可以分為多普勒動態(tài)模擬、數(shù)據(jù)組幀格式編排以及中頻信號調(diào)制發(fā)射三個部分；
(1)多普勒動態(tài)模擬部分
所述的多普勒動態(tài)模擬部分主要實現(xiàn)處理機運動狀態(tài)的動態(tài)模擬根據(jù)控制面板或上位機的控制，計算出載波NCO控制字，并輸出至發(fā)射通道子系統(tǒng)，控制產(chǎn)生多普勒頻率的載波；同步的進行碼時鐘多普勒頻率的模擬過程計算出擴頻偽碼NCO控制字，產(chǎn)生包含碼多普勒的碼速率時鐘，通過查碼表的方式產(chǎn)生用于數(shù)據(jù)擴頻調(diào)制的偽碼；
其中，控制產(chǎn)生多普勒頻率的載波，即載波多普勒頻率的模擬過程如下
①載波NCO初始化
計算n＝0時刻的載波相位
(弧度)
載波NCO相位累加器初值為
Φ(0)＝[φ(0)-N(0)×2π]×232
N(0)為載波整周計數(shù)值，
②從第n時刻到第n+1時刻的載波NCO頻率字設(shè)置
當(dāng)獲得第n時刻的相位累加值Φ(n)后，第n+1時刻的相位累加值Φ(n+1)由以下過程得到。
計算第n+1時刻相對于第n時刻的載波相位增量
由相位差求出載波NCO頻率，除以2π是從角頻率(rad/s)變換到頻率(Hz)
將載波NCO頻率換算成NCO頻率字
這樣，在第n+1個時鐘來臨時，經(jīng)過一次累加運算后，載波NCO相位累加值將自動累加到n+1時刻的相位φ(n+1)對應(yīng)的NCO相位
Φ(n+1)＝Φ(n)+W(n)
③載波相位累加器溢出
當(dāng)載波NCO相位累加器的累加值超過了最大計數(shù)232時，將產(chǎn)生溢出，它對應(yīng)載波相位改變了2π。此時相位累加值和整周計數(shù)值分別為
Φ(n)＝Φ(n)-232
N＝N+1
④輸出信號幅度
在得到任一時刻的載波NCO相位累加值Φ(n)后，首先對其歸一化，計算出對應(yīng)的余弦查找表的相位
(弧度)
再由θ(n)查余弦表，輸出載波幅度值
s(n)＝Acos[(θ(n)]
其中，碼時鐘多普勒頻率的模擬過程如下
①建立接收機運動模型
設(shè)在t＝0時，終端A和終端B的徑向距離為R，兩者間的徑向速度為v，設(shè)終端A向終端B運動；
假設(shè)此時的碼相位誤差已經(jīng)控制在半碼片之內(nèi)；
計算在t＝0時刻的偽碼相位(弧度)
碼NCO相位累加器初值為
Φ(0)＝[φ(0)-N(0)×2π]×232
N(0)為整碼片計數(shù)值，
②計算第n+1時刻相對于第n時刻的偽碼相位增量
③由相位差求出碼NCO頻率，除以2π是從角頻率(rad/s)變換到頻率(Hz)
④將碼NCO頻率換算成NCO頻率字
⑤在碼相位累加器中，在每個采樣時刻對NCO頻率字進行累加
當(dāng)Φ(n)≥232時，碼相位累加器產(chǎn)生一次溢出，整碼片計數(shù)器加1
Φ(n)＝Φ(n)-232
整碼片計數(shù)值為
N＝N+1
⑥根據(jù)整碼片計數(shù)值N，查碼表，并且輸出相應(yīng)幅度值
C(n)＝PN(N)
(2)數(shù)據(jù)組幀格式編排部分
數(shù)據(jù)組幀格式編排部分主要實現(xiàn)處理機中帶發(fā)送信息數(shù)據(jù)的產(chǎn)生和組幀，主要包含的內(nèi)容有幀同步，子幀號，本地同步時間信息以及本機數(shù)據(jù)等接收機部分需要的有用信息，通過歷元計數(shù)器的時序設(shè)計將導(dǎo)航電文數(shù)據(jù)相位與偽碼碼片相位按照基帶擴頻調(diào)制要求對應(yīng)起來；數(shù)據(jù)組幀格式編排部分包含有三個子模塊組成，分別為發(fā)射信號處理子模塊，同步控制子模塊和接口處理子模塊；
(3)中頻信號調(diào)制發(fā)射部分
中頻信號調(diào)制發(fā)射部分完成信息數(shù)據(jù)與偽碼數(shù)據(jù)的碼擴頻調(diào)制，同時與生成的數(shù)字載波同時發(fā)送，軟件外部通過外圍調(diào)制器完成載波調(diào)制，并將完整的中頻信號經(jīng)過射頻前端發(fā)送；中頻信號調(diào)制發(fā)射部分主要模塊包括混頻器，BPSK調(diào)制器，帶通濾波器，帶自動增益控制的放大器、功率合成器、射隨器、衰減器；混頻器將中心頻率25MHz的單載波信號，與115MHz本振信號進行混頻，產(chǎn)生140MHz載波信號；140MHz載波信號進入帶通濾波器和帶自動增益控制的放大器，一路直接輸出頻率140MHz、電平3dBm載波信號，一路進入BPSK調(diào)制器，對基帶擴頻信號進行直接調(diào)制；BPSK調(diào)制信號進入帶通濾波器和帶自動增益控制的放大器，輸出幅度恒定的調(diào)制信號；此信號進入功率合成器，與噪聲信號合成，輸出一定信噪比的調(diào)制信號；然后經(jīng)過功率分配器分成兩路，經(jīng)衰減器進行幅度衰減后，輸出BPSK調(diào)制信號，中心頻率140MHz，電平-20dBm。
2、根據(jù)權(quán)利要求1所述的具有多普勒模擬功能的擴頻信號源，其特征在于所述的擴頻信號源，進一步包含25MHz正弦信號D/A轉(zhuǎn)換電路；5Mz碼時鐘產(chǎn)生電路；看門狗電路等；為了模擬多普勒，在遠程操作終端，原始數(shù)據(jù)經(jīng)LAN接口下傳至中頻信號處理機，根據(jù)遠程操作終端的多普勒模擬控制，中頻信號處理機采用載波NCO+D/A和碼NCO+D/A的方式同時控制載波和碼多普勒頻率模擬，其中將包含多普勒的25MHz正弦信號輸出至射頻前端，通過上變頻輸出140MHz射頻信號，將包含多普勒的5MHz正弦信號經(jīng)濾波、比較等處理后輸出包含多普勒的5MHz碼時鐘，用于產(chǎn)生發(fā)射偽碼。
3、根據(jù)權(quán)利要求2所述的具有多普勒模擬功能的擴頻信號源，其特征在于所述的25MHz正弦信號D/A轉(zhuǎn)換電路，具體是為FPGA輸出中心頻率為25MHz正弦信號，經(jīng)D/A轉(zhuǎn)換器后變換成模擬信號，D/A轉(zhuǎn)換器采用TI公司的14-bit轉(zhuǎn)換器DAC5675A。
4、根據(jù)權(quán)利要求2或3所述的具有多普勒模擬功能的擴頻信號源，其特征在于所述的D/A轉(zhuǎn)換電路注意以下問題
①差分時鐘設(shè)計
為了保證14位的轉(zhuǎn)換精度，DAC5675A的時鐘信號必須由高穩(wěn)定度的、極低相位噪聲的時鐘源提供；為了達到最佳性能，時鐘應(yīng)采用差分方式輸入；為了滿足差分時鐘要求，采用ON SEMICONDUCTOR公司的PECL驅(qū)動芯片MC100ELT24D實現(xiàn)；
②輸入信號差分設(shè)計
與大多數(shù)高速、大動態(tài)范圍的D/A轉(zhuǎn)換器一樣，DAC5675的數(shù)字輸入端采用LVDS差分方式，差分數(shù)字輸出通過將FPGA輸出端口配置成LVDS電平實現(xiàn)；
③電流差分耦合
在采用DAC5675時，由于為電流差分輸出形式，因此需要通過電流差分放大電路完成電流輸出到電壓輸出的轉(zhuǎn)換；
為了與射頻前端的輸入相匹配，在AD9744的輸出端通過電流差分放大電路實現(xiàn)差分電流到電壓輸出轉(zhuǎn)換，流差分放大電路采用AD公司的AD8056實現(xiàn)；
④帶通濾波
為了濾除D/A轉(zhuǎn)換器輸出的其它無用諧波分量，在D/A輸出端加帶通濾波器，濾波器主要指標(biāo)如下
●中心頻率(fc)25MHz
●3dB相對帶寬(％of fc)5
●阻抗50Ω
●最大駐波比VSWR1.5∶1
●最大平均輸入功率1W
●溫度范圍-20℃to+71℃。
5、根據(jù)權(quán)利要求2所述的具有多普勒模擬功能的擴頻信號源，其特征在于所述的5Mz碼時鐘產(chǎn)生電路采用兩種形式，一種為全數(shù)字方式，另一種為NCO+D/A+整形方式；
NCO+D/A+整形方式采用AD9744模數(shù)轉(zhuǎn)換器結(jié)合過零比較器實現(xiàn)；
D/A轉(zhuǎn)換器選用AD公司的AD9744，AD9744是AD公司的14-bit、210MSPS高精度數(shù)/模變換器。
6、根據(jù)權(quán)利要求5所述的具有多普勒模擬功能的擴頻信號源，其特征在于所述的NCO+D/A+整形方式中，在設(shè)計D/A轉(zhuǎn)換電路時注意電流差分耦合和帶通濾波；
①電流差分耦合
在采用AD9744時，由于為電流差分輸出形式，因此為了與射頻前端的輸入相匹配，在AD9744的輸出端通過電流差分放大電路實現(xiàn)差分電流到電壓輸出轉(zhuǎn)換；電流差分放大電路采用AD公司的AD8056實現(xiàn)，AD8056是AD公司的通用電壓反饋型運算放大器；
②帶通濾波
由于D/A轉(zhuǎn)換器的輸出具有大量諧波，因此還需要再經(jīng)過濾波器進行濾除；
③比較器電路
比較器電路采用過零比較器實現(xiàn)；該電路可將雙極性輸入轉(zhuǎn)換為單極性的方波輸出，通過在同相輸入端和反向輸入端均加相同的直流偏置電壓來實現(xiàn)對輸入信號的過零比較。
比較器選用Analog Device公司的4ns超快速、單電源比較器AD8611。
7、根據(jù)權(quán)利要求2所述的具有多普勒模擬功能的擴頻信號源，其特征在于所述的看門狗電路，用于監(jiān)測電源供電狀況和DSP工作狀態(tài)，看門狗電路采用MAXIM公司的MAX705實現(xiàn)
●當(dāng)電壓低于某一門限值時，產(chǎn)生低復(fù)位信號
●當(dāng)監(jiān)測到DSP在一定時間內(nèi)輸出無發(fā)生變化時，產(chǎn)生低復(fù)位信號。
全文摘要
本發(fā)明涉及一種具有多普勒模擬功能的擴頻信號源，分為多普勒動態(tài)模擬、數(shù)據(jù)組幀格式編排以及中頻信號調(diào)制發(fā)射三部分；多普勒動態(tài)模擬部分實現(xiàn)處理機運動狀態(tài)的動態(tài)模擬根據(jù)控制面板或上位機的控制，計算出載波NCO控制字，并輸出至發(fā)射通道子系統(tǒng)，控制產(chǎn)生多普勒頻率的載波；同步的進行碼時鐘多普勒頻率的模擬過程。數(shù)據(jù)組幀格式編排部分主要實現(xiàn)處理機中帶發(fā)送信息數(shù)據(jù)的產(chǎn)生和組幀。中頻信號調(diào)制發(fā)射部分完成信息數(shù)據(jù)與偽碼數(shù)據(jù)的碼擴頻調(diào)制，同時與生成的數(shù)字載波同時發(fā)送，軟件外部通過外圍調(diào)制器完成載波調(diào)制，并將完整的中頻信號經(jīng)過射頻前端發(fā)送。
文檔編號H04B17/00GK101252398SQ20081010336
公開日2008年8月27日 申請日期2008年4月3日 優(yōu)先權(quán)日2008年4月3日
發(fā)明者青 常, 雪 李, 勇 徐, 磊 劉, 張其善, 吳鑫山 申請人:北京航空航天大學(xué)