專利名稱：一種具有在苛刻環(huán)境中抗輻照干擾的高速通信芯片的制作方法
一種具有在苛刻環(huán)境中抗輻照干擾的高速通信芯片(一) 技術(shù)領(lǐng)域-本發(fā)明涉及一種具有在苛刻環(huán)境中抗輻照干擾的高速通信芯片。該通信芯片采用XILINX公司的推出的FPGA軟核微處理器做為CPU,采用苛刻環(huán)境抗輻 照高速通信SOPC (System On Programmable Chip)芯片作為通信單元，外配 相應(yīng)的外圍電路。設(shè)計(jì)者可以根據(jù)需要對苛刻環(huán)境抗輻照高速通信芯片的硬件 結(jié)構(gòu)、功能特點(diǎn)、資源占用等進(jìn)行靈活構(gòu)建與編程，從而在相當(dāng)短的周期內(nèi)用 很低的成本就可以開發(fā)出目標(biāo)產(chǎn)品。屬于通信技術(shù)領(lǐng)域。(二) 背景技術(shù)-苛刻環(huán)境嵌入式系統(tǒng)一般是指可以裝載在衛(wèi)星、飛機(jī)或地面上(野外露天、 礦井等苛刻或危險(xiǎn)環(huán)境)的無人值守監(jiān)測控制系統(tǒng)，它具有對待測目標(biāo)的參數(shù) 進(jìn)行長時(shí)間連續(xù)監(jiān)測或周期監(jiān)測的功能，用以實(shí)時(shí)獲得待測目標(biāo)空間、時(shí)間和 頻譜的動態(tài)變化信息，獲取待測量的統(tǒng)計(jì)分布和預(yù)測其突變的幾率，控制系統(tǒng) 還會根據(jù)測量結(jié)果對系統(tǒng)實(shí)施相應(yīng)的控制。為了適應(yīng)苛刻環(huán)境下的工作條件， 這些系統(tǒng)一般都是結(jié)構(gòu)可重組和故障可檢測的、可容錯(cuò)的綜合系統(tǒng)，與一般嵌 入式系統(tǒng)相比具有更高的可靠性與故障容錯(cuò)性。從國民經(jīng)濟(jì)發(fā)展市場需求來講，工作在特殊環(huán)境中的各種嵌入式系統(tǒng)能幫 助人們深入了解工業(yè)布局、農(nóng)業(yè)收成，植被病蟲害，森林火警、氣象變化、洪 澇預(yù)測，環(huán)境污染，地質(zhì)突變狀態(tài)等與人民的生產(chǎn)及生命安全戚戚相關(guān)的信息。 比如在空間科學(xué)探測、礦山安全監(jiān)測、無人區(qū)監(jiān)測、環(huán)境污染監(jiān)測等自然災(zāi)害的預(yù)警系統(tǒng)中，由于被測環(huán)境中存在較強(qiáng)的電磁干擾(雷電等強(qiáng)電磁干擾)、輻射、單粒子事件(SEU)，所以，使用基于計(jì)算機(jī)的數(shù)據(jù)采集系統(tǒng)來完成監(jiān)測 任務(wù)是相當(dāng)危險(xiǎn)和不可靠的，而且系統(tǒng)的布控也難以實(shí)現(xiàn)。因此，研究苛刻環(huán) 境嵌入式系統(tǒng)已經(jīng)成為當(dāng)務(wù)之急。通信環(huán)境的優(yōu)劣對苛刻環(huán)境通信系統(tǒng)的可用性影響很大。由于系統(tǒng)通常工作在野外露天或環(huán)境惡劣的現(xiàn)場，所以，除了要進(jìn)行防爆、防塵、防潮、防霉 等必要的設(shè)計(jì)外，還必須考慮電磁輻射、單粒子事件對系統(tǒng)通信產(chǎn)生的影響， 要解決可靠性和高速傳輸兩個(gè)關(guān)鍵技術(shù)問題。現(xiàn)代控制系統(tǒng)大量采用分布式系統(tǒng)結(jié)構(gòu)，系統(tǒng)中各嵌入式計(jì)算機(jī)間數(shù)據(jù)交 換量不斷膨脹，為了保證系統(tǒng)的有效性與實(shí)時(shí)性，就要求在系統(tǒng)內(nèi)部建立更高 速率的通信連接。為了滿足技術(shù)發(fā)展的要求，近年來，人們研究實(shí)現(xiàn)包括光纖通道(FC)、高速以太、1394、 1355等各種高性能串行通信系統(tǒng)，使得商用計(jì) 算機(jī)和一般嵌入式系統(tǒng)的數(shù)據(jù)通信速率已經(jīng)可以達(dá)到1Gbps以上，個(gè)別系統(tǒng)已 經(jīng)可以達(dá)到10Gbps。然而，由于技術(shù)限制，在太空、礦山、車船等苛刻環(huán)境下 的嵌入式系統(tǒng)依然只能使用1553B、 CAN等傳統(tǒng)的數(shù)據(jù)通信系統(tǒng)，通信速率最高 只能達(dá)到lMbps，個(gè)別系統(tǒng)中為了提高數(shù)據(jù)傳輸速率，已開始研究采用LVDS(Low Voltage Differential Signaling,低電壓差分信號)等技術(shù)構(gòu)建非標(biāo)通信系 統(tǒng)，即便如此，速率也只能做到10Mbps量級，且只能實(shí)現(xiàn)點(diǎn)到點(diǎn)的數(shù)據(jù)交換， 無法組構(gòu)一個(gè)完整的分布式系統(tǒng)。而目前的衛(wèi)星有效載荷設(shè)備、野外露天環(huán)境 監(jiān)測、礦山監(jiān)測系統(tǒng)已經(jīng)提出了對更高通信速率和高可靠通信的應(yīng)用要求。近年來的大量研究與實(shí)驗(yàn)表明由于野外露天、空間、礦山等惡劣環(huán)境現(xiàn) 場的特殊性，使本已成熟應(yīng)用的傳統(tǒng)系統(tǒng)在此類惡劣環(huán)境中遇到重重困難，嚴(yán) 重制約了各類傳統(tǒng)系統(tǒng)在苛刻環(huán)境中的推廣和使用，現(xiàn)實(shí)告訴我們不能照搬 傳統(tǒng)的系統(tǒng)數(shù)據(jù)傳輸方式來解決苛刻環(huán)境中的數(shù)據(jù)傳輸問題。因此，設(shè)計(jì)苛刻 環(huán)境嵌入式高速通信系統(tǒng)是一項(xiàng)具有意義的研究工作。如果能夠?qū)⒖馆椪崭咚偻ㄐ判酒璧娜亢诵碾娐?例如微處理器，抗 輻照高速通信IP (Intellectual Property,知識產(chǎn)權(quán))核模塊、各種控制器與 通信接口等)放在同一芯片上，就可以大幅縮小整個(gè)系統(tǒng)所占的面積，同時(shí)還 會減少外圍驅(qū)動接口單元及電路板間的信號傳遞，加快微處理器數(shù)據(jù)處理的速 度，內(nèi)嵌的線路還可以避免外部電路板上信號傳遞所造成的系統(tǒng)干擾。目前國內(nèi)外僅有少數(shù)幾個(gè)集成電路企業(yè)設(shè)計(jì)和生產(chǎn)抗干擾通信芯片，可以 歸納為以下幾個(gè)特點(diǎn)*大部分芯片在功能上以全定制的ASIC (Application Specific Integrated Circuit)芯片為主，速率較低， 一般在1Mbps量級。因而SOC(System On Chip)單芯片、高速率的設(shè)計(jì)是通信芯片的一個(gè)研究熱 點(diǎn)。*國外也正在研制抗輻照高速通信SOC單芯片，但片內(nèi)集成的是單片機(jī)， 由于單片機(jī)是IP (Intelligent Propriety)硬核，體系結(jié)構(gòu)不可變，因此 這種解決方案的靈活性差，價(jià)格高。*國內(nèi)也朝SOC單芯片方向發(fā)展，目前還沒有形成產(chǎn)品，也沒有投入使用。其中，SOC，即為System On Chip:片上系統(tǒng)(系統(tǒng)級芯片)，一種結(jié)合了 許多功能模塊和微處理器核心的單芯片電路系統(tǒng)。是一種在結(jié)構(gòu)上以嵌入式系 統(tǒng)結(jié)構(gòu)為基礎(chǔ)，集軟硬件與一體的系統(tǒng)級芯片。其中，SOPC，即為System On Programmable Chip:片上可編程系統(tǒng)，或者 說是基于大規(guī)模FPGA (Field Programmable Gate Array,即現(xiàn)場可編程門陣 列)解決方案的SOC。它是現(xiàn)代計(jì)算機(jī)輔助技術(shù)、EDA (Electronic Design Automation,電子設(shè)計(jì)自動化)技術(shù)和大規(guī)模集成電路技術(shù)高度發(fā)展的產(chǎn)物。 SOPC技術(shù)的目標(biāo)就是試圖將盡可能大而完善的電子系統(tǒng)，包括嵌入式處理器系 統(tǒng)、接口系統(tǒng)、硬件協(xié)處理器或加速器系統(tǒng)、DSP系統(tǒng)、存儲電路以及數(shù)字系 統(tǒng)等，在單一的FPGA中實(shí)現(xiàn)，使得所設(shè)計(jì)的電路系統(tǒng)在其規(guī)模、可靠性、體積、 功耗、功能、性能指標(biāo)、上市周期、開發(fā)成本、產(chǎn)品維護(hù)及其硬件升級等方面 實(shí)現(xiàn)最優(yōu)化。其中，IP核是具有知識產(chǎn)權(quán)的集成電路芯核的簡稱，其作用是把一組擁有 知識產(chǎn)權(quán)的電路設(shè)計(jì)集合在一起，構(gòu)成芯片的基本單位，以供設(shè)計(jì)時(shí)搭積木之 用。其實(shí)可以把IP核理解為一顆ASIC，以前是ASIC做好以后供人家在PCB上 使用，現(xiàn)在是IP核做好以后讓人家集成在更大的芯片里使用。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種具有在苛刻環(huán)境中抗輻照干擾的高速通信芯 片，具體而言，是一種基于XILINX FPGA的苛刻環(huán)境抗輻照高速通信SOPC芯片， 主要面向苛刻環(huán)境抗輻照高速通信系統(tǒng)的設(shè)計(jì)，設(shè)計(jì)者可以根據(jù)用戶需求對該 芯片的硬件結(jié)構(gòu)、功能特點(diǎn)、資源占用等進(jìn)行靈活構(gòu)建，從而在相當(dāng)短的周期 內(nèi)用很低的成本就可以開發(fā)出目標(biāo)產(chǎn)品，而不是被動地跟隨和使用市場上已有的MCU進(jìn)行"僵硬的硬件連結(jié)和拼裝"。本發(fā)明高速通信芯片是一種用于全雙工、雙向、串行、點(diǎn)對點(diǎn)數(shù)據(jù)鏈路的 層次化協(xié)議及接口規(guī)范的集合。采用線路切換技術(shù)及協(xié)議，網(wǎng)絡(luò)中可以同時(shí)使 用多條總線，網(wǎng)絡(luò)拓?fù)渚哂泻芨叩淖杂啥取２捎肈S (Data Strobe,數(shù)據(jù)濾波) 編碼及LVDS傳輸方式。因此，即使機(jī)器間各個(gè)連接的數(shù)據(jù)傳輸速度不高，仍可 通過增加總線數(shù)量的方法來提高整個(gè)網(wǎng)絡(luò)的數(shù)據(jù)傳輸速度。而目前網(wǎng)絡(luò)發(fā)展的 兩大趨勢就是交換性和擴(kuò)展性。在其最新版協(xié)議中，該總線的速率在2Mb/s至 400Mb/s之間，而且通過一定的硬件要求，可以保證在10米距離內(nèi)還能達(dá)到較 高的數(shù)據(jù)速率。本發(fā)明一種基于XILINX FPGA的苛刻環(huán)境抗輻照高速通信SOPC芯片，該芯 片包括存儲器、抗輻照高速通信IP核模塊、XILINX FPGA軟核微處理器、通信 接口以及LCD控制器等部分。其中，所述的XILINX FPGA軟核微處理器是整個(gè) 系統(tǒng)的核心，它負(fù)責(zé)整個(gè)系統(tǒng)的指揮與調(diào)度，分別與抗輻照高速通信IP核模塊、 存儲器、LCD控制器及通信接口相連；需要發(fā)送的數(shù)據(jù)經(jīng)過抗輻照高速通信IP 核模塊處理后送入存儲器暫存，通過通信接口以LVDS格式向外發(fā)送；接收數(shù)據(jù) 時(shí)處理過程反之。其中，所述的通信接口用于發(fā)送與接收數(shù)據(jù)，采用低電壓差 分信號傳輸接口 (LVDS)，使用四條雙絞線的六類千兆網(wǎng)線作為電纜，這樣做的 好處是可以提高抗干擾能力；需要發(fā)送和接收到的數(shù)據(jù)存放在各自的FIFO (First In First Out，先進(jìn)先出)存儲器中；所述的抗輻照高速通信IP核模 塊采用冗余、低電壓差分技術(shù)、錯(cuò)誤校驗(yàn)及恢復(fù)機(jī)制，降低輻照導(dǎo)致的故障， 進(jìn)而提高通信速度和可靠性；所述的LCD控制器與LCD設(shè)備連接，實(shí)現(xiàn)LCD的 驅(qū)動。其中，所述的抗輻照高速通信IP核模塊主要由控制、發(fā)送、接收、恢復(fù)、 錯(cuò)誤、時(shí)間、信譽(yù)和波特率選擇八個(gè)子模塊組成；其中控制模塊較為核心，主 要控制其他各模塊的工作執(zhí)行、調(diào)度；接收模塊負(fù)責(zé)接收各類數(shù)據(jù)并將其歸類， 反饋相應(yīng)信息給控制模塊；發(fā)送模塊從控制模塊接收到各種指示信息，隨即發(fā) 送相應(yīng)種類字符；恢復(fù)模塊最先接收到發(fā)送過來的數(shù)據(jù)，并將其恢復(fù)提取，傳 送給接收模塊；錯(cuò)誤模塊負(fù)責(zé)對系統(tǒng)發(fā)生的各類錯(cuò)誤進(jìn)行處理、恢復(fù)；信譽(yù)、 波特率選擇和時(shí)間模塊負(fù)責(zé)控制系統(tǒng)接收數(shù)據(jù)的容量，系統(tǒng)時(shí)間及系統(tǒng)狀態(tài)機(jī) 運(yùn)轉(zhuǎn)的時(shí)間管理等。其中，存儲器采用FPGA片內(nèi)設(shè)計(jì)，使用FIFO存儲器，用來存儲需要發(fā)送 和需要接收的數(shù)據(jù)。其中，所述的電纜包括四條雙絞線的六類千兆網(wǎng)線，每條雙絞線分開包裹， 并且最終再將四條包裹在一起；電纜的兩頭分別安裝一個(gè)九針的微型D類連接 器，該連接器分別連接存儲器及XILINX FPGA軟核微處理器。本發(fā)明一種基于XILINX公司的32位MicroBlaze微處理器的苛刻環(huán)境通信 芯片，其優(yōu)點(diǎn)及功效在于該通信芯片采用XILINX公司的推出的MicroBlaze 軟核微處理器做為CPU，采用苛刻環(huán)境抗輻照干擾通信SOPC (System On Programmable Chip)芯片作為通信單元，外配相應(yīng)的外圍電路。設(shè)計(jì)者可以根 據(jù)需要對苛刻環(huán)境高速通信芯片的硬件結(jié)構(gòu)、功能特點(diǎn)、資源占用等進(jìn)行靈活 構(gòu)建與編程，從而在相當(dāng)短的周期內(nèi)用很低的成本就可以開發(fā)出目標(biāo)產(chǎn)品。由 于苛刻環(huán)境高速通信芯片集成了苛刻環(huán)境高速通信所需的全部核心電路(存儲 器，抗輻照高速通信IP核模塊、XILINX FPGA軟核微處理器，通信接口以及LCD 控制器等部分)，可以大幅縮小苛刻環(huán)境高速通信系統(tǒng)的體積，同時(shí)還會減少外 圍驅(qū)動接口單元及電路板間的信號傳遞，加快微處理器數(shù)據(jù)處理的速度，內(nèi)嵌的線路還可以避免外部電路板上信號傳遞所造成的系統(tǒng)干擾;通信系統(tǒng)體積小、 集成度高，可靠性強(qiáng)，具有可重構(gòu)性。(四)


圖1所示為苛刻環(huán)境抗輻照通信系統(tǒng)設(shè)計(jì)總體框圖。圖2所示為抗輻照高速通信IP核模塊內(nèi)部工作流程框圖。圖3所示為抗輻照高速通信IP核模塊內(nèi)部8個(gè)子模塊的相互關(guān)系圖。(五)
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例，對本發(fā)明的技術(shù)方案做進(jìn)一步闡述。1.本設(shè)計(jì)采用MicroBlaze軟核微處理器的原因XILINX公司的推出的軟核微處理器主要特性包括:MicroBlaze軟內(nèi)核是一 種針對Xilinx FPGA器件而優(yōu)化的32位微處理器，適用于所有的FPGA器件。 MicroBlaze軟內(nèi)核和其它外設(shè)IP核一起，可以完成可編程系統(tǒng)芯片的設(shè)計(jì)。MicroBlaze軟內(nèi)核采用RISC (reduced instruction system computer)架構(gòu) 和哈佛(Harvard)結(jié)構(gòu)的32位指令和數(shù)據(jù)總線，內(nèi)部有32個(gè)通用寄存器R0 R31和2個(gè)特殊寄存器程序指針和處理器狀態(tài)寄存器。MicroBlaze還具有指令 和數(shù)據(jù)緩存，所有的指令長度都是32位，有3個(gè)操作數(shù)和兩種尋址模式，指令 功能劃分有邏輯運(yùn)算，算術(shù)運(yùn)算，分支，存儲器讀/寫和特殊指令等，指令執(zhí)行 的流水線是并行流水線，它分為3級流水線取指，譯碼和執(zhí)行。本設(shè)計(jì)中釆 用的是MicroBlaze軟核處理器的升級版本""MicroBlaz V4. 0?？晒ぷ饔?00MHz 時(shí)鐘頻率，與以前版本相比，核性能增加了25%。此外，MicroBlaze V4.0的 32位處理器還包括可選擇的浮點(diǎn)單元。目前，基于FPGA設(shè)計(jì)S0C有兩種方案基于FPGA嵌入IP硬核以及基于 FPGA嵌入IP軟核。IP硬核(例如ARM核，Power PC核，以及單片機(jī)核)，IP 軟核(Xilinx公司的MicroBlaze軟核以及Altera公司的NI0SII軟核)。* IP軟核相對于IP硬核植入FPGA的優(yōu)越性(1) 硬核一般來自第3方公司，F(xiàn)PGA廠商通常無法直接控制其知識產(chǎn)權(quán) 費(fèi)用，從而導(dǎo)致FPGA器件價(jià)格相對偏高。軟核是FPGA廠商推出的非第3方產(chǎn) 品，通常用戶無需支付知識產(chǎn)權(quán)費(fèi)用。(2) 硬核是預(yù)先植入的，設(shè)計(jì)者無法根據(jù)實(shí)際需要改變處理器的結(jié)構(gòu)。 軟核則是用戶可隨意配置和構(gòu)建的嵌入式系統(tǒng)微處理器IP核。(3) 硬核無法裁減處理器硬件資源以降低FPGA成本。而軟核則可以隨意裁減o* MicroBlaze軟核與NIOSII軟核的對比(1) MicroBlaze的一個(gè)特點(diǎn)是具備FSL模塊(Fast Simplex Link快速 簡單連接)FSL是Xilinx的一種總線標(biāo)準(zhǔn)MicroBlaze的FSL模塊提供了至多32 個(gè)點(diǎn)對點(diǎn)的連接利用這個(gè)模塊MicroBlaze可以與用戶自定義邏輯進(jìn)行快速直 接的數(shù)據(jù)通信。(2) MicroBlaze的硬件開發(fā)使用ISE和EDK軟件開發(fā)，也使用Redhat 的GNU Pro交叉編譯開發(fā)包包括匯編器編譯器和調(diào)試器等目前支持MicroBlaze 的操作系統(tǒng)有PC/0S-II和uClinux，適應(yīng)范圍寬。2、本發(fā)明的技術(shù)方案本發(fā)明一種基于XILINX FPGA的苛刻環(huán)境抗輻照高速通信SOPC芯片，如圖 l所示，該芯片包括存儲器、抗輻照高速通信IP核模塊、XILINX FPGA軟核微 處理器、通信接口以及LCD控制器等部分。其中，所述的XILINX FPGA軟核微 處理器是整個(gè)系統(tǒng)的核心，它負(fù)責(zé)整個(gè)系統(tǒng)的指揮與調(diào)度工作，如實(shí)現(xiàn)工作狀 態(tài)的轉(zhuǎn)換、出錯(cuò)處理、響應(yīng)接口命令及控制LCD顯示刷新等功能，它分別與抗 輻照高速通信IP核模塊、存儲器、LCD控制器及通信接口相連；需要發(fā)送的數(shù) 據(jù)經(jīng)過抗輻照高速通信IP核模塊處理后送入存儲器暫存，通過通信接口以LVDS 格式向外發(fā)送；接收數(shù)據(jù)時(shí)處理過程反之。其中，所述的通信接口用于發(fā)送與 接收數(shù)據(jù)，采用低電壓差分信號傳輸接口 (LVDS)，使用四條雙絞線的六類千兆 網(wǎng)線作為電纜，這樣做的好處是可以提高抗干擾能力；需要發(fā)送和接收到的數(shù) 據(jù)存放在各自的FIFO (First In First Out,先進(jìn)先出)存儲器中；所述的抗 輻照高速通信IP核模塊采用冗余、低電壓差分技術(shù)、錯(cuò)誤校驗(yàn)及恢復(fù)機(jī)制，降 低輻照導(dǎo)致的故障，進(jìn)而提高通信速度和可靠性；所述的LCD控制器與LCD設(shè) 備連接，實(shí)現(xiàn)LCD的驅(qū)動。其中，所述的抗輻照高速通信IP核模塊主要由控制、發(fā)送、接收、恢復(fù)、 錯(cuò)誤、時(shí)間、信譽(yù)和波特率選擇八個(gè)子模塊組成，如圖3所示；其中控制模塊 較為核心，主要控制其他各模塊的工作執(zhí)行、調(diào)度；接收模塊負(fù)責(zé)接收各類數(shù) 據(jù)并將其歸類，反饋相應(yīng)信息給控制模塊；發(fā)送模塊從控制模塊接收到各種指 示信息，隨即發(fā)送相應(yīng)種類字符；恢復(fù)模塊最先接收到發(fā)送過來的數(shù)據(jù)，并將 其恢復(fù)提取，傳送給接收模塊；錯(cuò)誤模塊負(fù)責(zé)對系統(tǒng)發(fā)生的各類錯(cuò)誤進(jìn)行處理、 恢復(fù)；信譽(yù)、波特率選擇和時(shí)間模塊負(fù)責(zé)控制系統(tǒng)接收數(shù)據(jù)的容量，系統(tǒng)時(shí)間 及系統(tǒng)狀態(tài)機(jī)運(yùn)轉(zhuǎn)的時(shí)間管理等。其中，存儲器采用FPGA片內(nèi)設(shè)計(jì)，使用FIFO存儲器，用來存儲需要發(fā)送 和需要接收的數(shù)據(jù)。其中，通信接口可以發(fā)送與接收數(shù)據(jù)，我們采用了低電壓差分信號傳輸接 口 (LVDS)，以差分方式傳送數(shù)據(jù)，不易受共模噪音的影響。LVDS技術(shù)具有超 高速(理論最高速率為1.4Gbps)串行傳輸、低功耗和抗干擾的特性，本設(shè)計(jì) 中，通信速率可以達(dá)到2Mbps至50Mbps之間。通信接口使用的電纜包括四條雙 絞線的六類千兆網(wǎng)線，每條雙絞線分開包裹，并且最終再將四條包裹在一起；電纜的兩頭分別安裝一個(gè)九針的微型D類連接器，該連接器分別連接存儲器及 XILINX FPGA軟核微處理器。低電壓差分信號LVDS使用平衡信號來提供帶有低電壓擺動(典型的是350 mV)的，而且是高速的內(nèi)部連接。平衡的和差分的信號化提供了充足的噪音邊 緣，使得低電壓在特殊的系統(tǒng)中可用。低電壓擺動意味著在高速度下消耗較低 的能量。LVDS的幾項(xiàng)特性使得它在數(shù)據(jù)信號化中具有很大的優(yōu)勢。*附近持續(xù)的驅(qū)動器電流(對于邏輯1是+3. 5mA，邏輯0是一3. 5mA)減少了在供應(yīng)電源上的交換噪音； *可以容忍驅(qū)動器和接收器之間至少土l V的地面電壓差異；*可以降低使用雙絞線電纜進(jìn)行差分信號化產(chǎn)生的噪音；*由于小的相等的和反相的電流會產(chǎn)生小的電磁場，該電磁場有消除另一個(gè)輸出的趨勢，所以具有較低的EMI (electromagnetic interference,電磁干擾)； *電壓的供應(yīng)不依賴特殊的設(shè)備； 攀在接收端一般是100Q的終端； *具有良好的故障保護(hù)措施；對于LVDS每對驅(qū)動器和接收器的電源消耗一般是50mW，而ECL (emitter-coupled logic,發(fā)射極耦合邏輯)和PECL(pseudo-ECL,偽發(fā)射極 耦合邏輯)需要120mW;LCD控制器驅(qū)動LCD， LCD是整個(gè)通信系統(tǒng)顯示界面，顯示當(dāng)前通信速率， 通信誤碼率，已經(jīng)發(fā)送數(shù)據(jù)量，已經(jīng)接收數(shù)據(jù)量等信息；同時(shí)也可以方便系統(tǒng)調(diào)試o3.對于抗輻照高速通信IP核模塊的進(jìn)一步詳述該IP核模塊內(nèi)部包括控制、發(fā)送、接收、恢復(fù)、錯(cuò)誤、時(shí)間、信譽(yù)及波特 率選擇八大功能模塊。其工作流程如圖2所示?？刂颇K該模塊的主要功能是控制鏈路的多個(gè)狀態(tài)之間的轉(zhuǎn)換，包括接收到意外錯(cuò)誤的處理，如超時(shí)、斷開、或發(fā)生奇偶錯(cuò)誤等。發(fā)送模塊該模塊的主要功能是對數(shù)據(jù)進(jìn)行DS編碼并將其按串行發(fā)送出去，即該模塊對應(yīng)的是通信協(xié)議中的發(fā)送器的相應(yīng)的功能。它從主機(jī)系統(tǒng)接收要發(fā)送的8位的N-Char,并把它們轉(zhuǎn)變成1位的串行數(shù)據(jù)，和制造出StrobeOut 一起發(fā)送出去。接收模塊該模塊的主要功能是對DS信號(Din和Sin)進(jìn)行編碼來產(chǎn)生 一個(gè)被傳送到主機(jī)系統(tǒng)的N-Char (Data, EOP， EEP)的序列?；謴?fù)模塊該模塊的主要功能是將接收到的Data和Strobe信號進(jìn)行異或 (XOR)操作，以此來得到接收模塊需要使用的時(shí)鐘信號。此外，該模塊通過分 析接收到的Data和Strobe信號，來判斷鏈路收到的數(shù)據(jù)是否有效，即控制 DataValid信號的值，該信號為高說明接收到的數(shù)據(jù)有效，否則說明接收到的 信號無效。錯(cuò)誤模塊該模塊的主要功能是對鏈路發(fā)生的各種錯(cuò)誤，進(jìn)行相應(yīng)的處理。 其中發(fā)生的錯(cuò)誤包括奇偶錯(cuò)誤(字符層，交換層)，換碼錯(cuò)誤(字符層，交換層)， 斷開錯(cuò)誤(交換層)，信譽(yù)錯(cuò)誤(交換層)，字符順序錯(cuò)誤(交換層)。它們的優(yōu) 先級是逐次遞增的(字符順序錯(cuò)誤優(yōu)先級最高)遇到錯(cuò)誤就把錯(cuò)誤讀出去。時(shí)間模塊:該模塊的主功能是提供了用于鏈路初始化的6. 4u s和12. 8u s 的超時(shí)設(shè)定。當(dāng)狀態(tài)機(jī)移動到特定的狀態(tài)時(shí)，定時(shí)器被啟動。當(dāng)狀態(tài)機(jī)移動到 錯(cuò)誤復(fù)位狀態(tài)后，6.4ns的定時(shí)器被啟動。當(dāng)狀態(tài)機(jī)移動到錯(cuò)誤等待(即 ErroeWait)狀態(tài)、啟動(即Start)狀態(tài)或者連接(即Run)狀態(tài)時(shí)，12.8us 的定時(shí)器被啟動。如果時(shí)間為6.4us的奇數(shù)倍，則After64觸發(fā)，其值為高， 若為64us的偶數(shù)倍，則Afterl28觸發(fā)，其值為高。時(shí)間計(jì)數(shù)模塊為控制模塊 提供計(jì)時(shí)的服務(wù)。信譽(yù)模塊該模塊的主要功能是控制接收器接收到的常字符(即NChar) 的個(gè)數(shù)。按照通信協(xié)議中的要求，接收器最多只能接收56個(gè)常字符。當(dāng)發(fā)送器 接收到一個(gè)FCT,說明其還可以再發(fā)送八個(gè)常字符，即相應(yīng)的接收器還可以再 接收八個(gè)常字符。波特率選擇模塊該模塊的主要功能是控制發(fā)送模塊發(fā)送信號的頻率。因 為根據(jù)SPACEWIRE協(xié)議中的要求，發(fā)送器是根據(jù)本地的系統(tǒng)時(shí)鐘來控制發(fā)送字 符的頻率。但在實(shí)際應(yīng)用中，由于各個(gè)端點(diǎn)所處的系統(tǒng)時(shí)鐘會存在較大的差異， 所以最好能夠在系統(tǒng)中自己控制發(fā)送器發(fā)送字符的頻率，所以，我們編寫了該波特率選擇模塊。在該模塊中，通過四位并行的輸入信號BaudrateCount的值， 來控制接收器需要使用到的輸入信號TX—Clockenable的值。在接收模塊中，只 有該TX—Clockenable信號的值為高時(shí)，才能發(fā)送相應(yīng)的字符信息。由此，通過 該波特率選擇模塊可以起到控制發(fā)送模塊發(fā)送字符信息頻率的作用。
權(quán)利要求
1、一種具有在苛刻環(huán)境中抗輻照干擾的高速通信芯片，其特征在于該芯片包括存儲器、抗輻照高速通信IP核模塊、XILINX FPGA軟核微處理器、通信接口以及LCD控制器等部分；其中，所述的XILINX FPGA軟核微處理器是整個(gè)系統(tǒng)的核心，它負(fù)責(zé)整個(gè)系統(tǒng)的指揮與調(diào)度，分別與抗輻照高速通信IP核模塊、存儲器、LCD控制器及通信接口相連；需要發(fā)送的數(shù)據(jù)經(jīng)過抗輻照高速通信IP核模塊處理后送入存儲器暫存，通過通信接口以LVDS格式向外發(fā)送，接收數(shù)據(jù)時(shí)處理過程反之；其中，所述的通信接口用于發(fā)送與接收數(shù)據(jù)，采用低電壓差分信號傳輸接口，使用四條雙絞線的六類千兆網(wǎng)線作為電纜；需要發(fā)送和接收到的數(shù)據(jù)存放在各自的存儲器中；所述的抗輻照高速通信IP核模塊采用冗余、低電壓差分技術(shù)、錯(cuò)誤校驗(yàn)及恢復(fù)機(jī)制，降低輻照導(dǎo)致的故障，進(jìn)而提高通信速度和可靠性；所述的LCD控制器與LCD設(shè)備連接，實(shí)現(xiàn)LCD的驅(qū)動。
2、 根據(jù)權(quán)利要求1所述的一種具有在苛刻環(huán)境中抗輻照干擾的高速通信芯 片，其特征在于所述的抗輻照高速通信IP核模塊主要由控制、發(fā)送、接收、 恢復(fù)、錯(cuò)誤、時(shí)間、信譽(yù)和波特率選擇八個(gè)子模塊組成；其中控制模塊較為核 心，主要控制其他各模塊的工作執(zhí)行、調(diào)度；接收模塊負(fù)責(zé)接收各類數(shù)據(jù)并將 其歸類，反饋相應(yīng)信息給控制模塊；發(fā)送模塊從控制模塊接收到各種指示信息， 隨即發(fā)送相應(yīng)種類字符；恢復(fù)模塊最先接收到發(fā)送過來的數(shù)據(jù)，并將其恢復(fù)提 取，傳送給接收模塊；錯(cuò)誤模塊負(fù)責(zé)對系統(tǒng)發(fā)生的各類錯(cuò)誤進(jìn)行處理、恢復(fù)； 信譽(yù)、波特率選擇和時(shí)間模塊負(fù)責(zé)控制系統(tǒng)接收數(shù)據(jù)的容量，系統(tǒng)時(shí)間及系統(tǒng) 狀態(tài)機(jī)運(yùn)轉(zhuǎn)的時(shí)間管理等。
3、 根據(jù)權(quán)利要求1所述的一種具有在苛刻環(huán)境中抗輻照干擾的高速通信芯 片，其特征在于所述的存儲器采用FPGA片內(nèi)設(shè)計(jì)，使用先進(jìn)先出存儲器，用 來存儲需要發(fā)送和需要接收的數(shù)據(jù)。
4、 根據(jù)權(quán)利要求1所述的一種具有在苛刻環(huán)境中抗輻照干擾的高速通信芯 片，其特征在于所述的通信接口使用的電纜包括四條雙絞線的六類千兆網(wǎng)線， 每條雙絞線分開包裹，并且最終再將四條包裹在一起；電纜的兩頭分別安裝一個(gè)九針的微型D類連接器，該連接器分別連接存儲器及XILINX FPGA軟核微處 理器。
全文摘要
本發(fā)明一種具有在苛刻環(huán)境中抗輻照干擾的高速通信芯片，該芯片包括存儲器、抗輻照高速通信IP核模塊、XILINX FPGA軟核微處理器、通信接口以及LCD控制器等；其中，XILINX FPGA軟核微處理器是整個(gè)系統(tǒng)的核心，它負(fù)責(zé)整個(gè)系統(tǒng)的指揮與調(diào)度，分別與抗輻照高速通信IP核模塊、存儲器、LCD控制器及通信接口相連；其中，所述的通信接口用于發(fā)送與接收數(shù)據(jù)，采用低電壓差分信號傳輸接口，使用四條雙絞線的六類干兆網(wǎng)線作為電纜；需要發(fā)送和接收到的數(shù)據(jù)存放在各自的存儲器中；所述的抗輻照高速通信IP核模塊采用冗余、低電壓差分技術(shù)、錯(cuò)誤校驗(yàn)及恢復(fù)機(jī)制，降低輻照導(dǎo)致的故障，進(jìn)而提高通信速度和可靠性；所述的LCD控制器與LCD設(shè)備連接，實(shí)現(xiàn)LCD的驅(qū)動。
文檔編號H04L12/02GK101277198SQ20081010637
公開日2008年10月1日 申請日期2008年5月13日 優(yōu)先權(quán)日2008年5月13日
發(fā)明者萬瑪寧, 永 關(guān), 劉永梅, 吳敏華, 尚媛園, 杰 張, 虹 朱, 李曉娟, 毛春靜, 巍 潘, 袁慧梅, 陳金強(qiáng) 申請人:首都師范大學(xué)