專利名稱：多路音頻任意交換、混音的裝置的制作方法
技術領域：
本發(fā)明屬電數(shù)字數(shù)據(jù)處理技術領域，尤其是涉及一種可對64路音頻信號進 行任意交換，混音的裝置?？蓱糜谡Z言實驗室，音樂教學、制作，會議同聲 傳譯，電話語音交換等場合。
背景技術：
傳統(tǒng)的音頻交換設備，例如應用于語言實驗室的電子設備，使用的是模擬電 子技術。
一般地，這樣的設備包括一個教師控制臺和數(shù)個學生終端，教師和學 生的語音信息通過電子的模擬信號進行傳輸和切換。由于采用模擬信號技術， 此類裝置存在諸多缺點，例如模擬的語音信號容易受到電磁干擾；語音錄音需 通過磁帶方式，不易保存等等。隨著近年來數(shù)字電路技術的發(fā)展，市場上出現(xiàn)了一些數(shù)字語音交換設備，其 主要應用領域也是語音、音樂教學實驗室。這些產(chǎn)品解決了模擬信號易受干擾， 語音不便保存等問題，但是此類設備一般采用的是基于網(wǎng)絡連接，軟件操作的 方法。具體來講，此類設備的各個語音終端之間使用基于以太網(wǎng)的網(wǎng)絡交換機 連接，語音信號經(jīng)過一臺服務器(例如一臺家用計算機)進行處理，運行在服 務器上的軟件完成各路語音信號的交換功能。此類裝置的缺點主要在于服務器 處理能力有限，設備只能完成語音信號的部分交換功能，例如同一時間只能選 擇某一個或者有限的幾個語音終端作為音源。同時，若音頻信號質量越高，音 頻數(shù)據(jù)率則越高，受處理器處理能力限制，設備的音頻質量和所能驅動的音頻 終端數(shù)量都有限。

發(fā)明內容
本發(fā)明的目的是提供一種可以使多路音頻信號同時任意交換，任意混音、 放音、錄音的裝置。為了達到上述發(fā)明目的，本發(fā)明的一種多路音頻任意交換、混音的裝置主要 由服務器PC、主控機和終端機組成。服務器PC是一個帶有USB接口的計算機， 負責設置系統(tǒng)參數(shù)，交換、混音模式設置，放音、錄音以及解析終端的按鍵， 控制終端的液晶屏顯示內容；主控機集成有USB接口芯片，還集成有一片或多 片F(xiàn)PGA芯片，F(xiàn)PGA芯片與USB接口芯片之間通過信號線連接，負責接收服 務器PC的指令、音頻數(shù)據(jù)，收集各個終端音頻數(shù)據(jù)，向各個終端發(fā)送音頻數(shù)據(jù)， 對各路音頻數(shù)據(jù)進行切換混音，并且可以驅動多個終端機；終端機使用FPGA 芯片作為主要器件，外接麥克風、耳機，以及線路音頻輸入，負責將收到的音 頻信號輸出到耳機，將麥克風音頻及線路音頻輸入發(fā)送至主控機。整個裝置的供電由主控機的電源連接插頭與市電連接，并在主控機中經(jīng)開 關電源轉換成安全低電壓后供給主控機，并分配給各個終端機，服務器PC與主 控機通過USB接口連接，實現(xiàn)雙向通信，服務器PC作為USB主設備，主控機 作為USB從設備，服務器PC上運行有人機界面軟件，實現(xiàn)對系統(tǒng)的控制，主 控機與終端機之間可以通過RS485芯片建立差分信號連接，也可以使用光纖建 立光電信號連接，對于較短距離的傳輸，通過低成本的RS485芯片建立差分信 號連接，終端機所需的供電與數(shù)據(jù)信號都通過具有4對連線的五類雙絞線連接； 對于長距離傳輸，主控機與終端機之間配備光電轉換器，使用光纖連接，終端 機所需電源在遠端自行供給。本發(fā)明得以實現(xiàn)的核心方法是使用現(xiàn)場可編程陣列(FPGA)實現(xiàn)專用的數(shù) 字邏輯，完成音頻芯片的控制、音頻和控制信號的收發(fā)、音頻交換混音等核心功能。FPGA是近些年來得到了快速發(fā)展的用戶可定制化數(shù)字器件，用戶使用硬 件描述語言(HDL)可以對其進行編程，使其完成某種特定的數(shù)字邏輯功能。采用上述方案等于設計了專用的用于音頻交換和混音的數(shù)字芯片，如果有需 要，完全可以使用為FPGA設計的HDL文件來流片生產(chǎn)專用集成電路(ASIC)。 這樣64音頻之間的切換和混音效果不再依賴于處理器性能和軟件算法，具體而 言，本裝置驅動的64路音頻終端中的任何一路，可以在同一時刻，以44.1KHz 采樣率的雙聲道立體聲音質收聽到這64路中任選多路的混音信號。另外由于使 用純硬件完成工作，音頻信號的傳播延時小于1毫秒，這是基于軟件的方法較 難實現(xiàn)的，這種高質量的任意全交換混音功能也是創(chuàng)新性的。由于使用了 USB 接口，使用一臺筆記本電腦即可實現(xiàn)對系統(tǒng)的控制，可以將電腦里存儲的音頻 文件發(fā)送給終端，可以實現(xiàn)單首歌曲對64路終端的廣播，或者各路終端點播電 腦里的不同歌曲。如果將多個主控機級聯(lián)，還可以實現(xiàn)大于64路的音頻交換。


-圖1是本裝置的系統(tǒng)結構框2是主控機結構框3是主控機內混音FPGA芯片邏輯框4是主控機內終端驅動FPGA芯片邏輯框5是終端機結構框6是終端機內FPGA芯片邏輯框7是交換混音功能示意8-1是主控機內FPGA芯片電路原理8-2是主控機內RS485驅動器電路原理8-3是主控機內USB接口芯片電路原理8-4是主控機內對外電纜RJ45連接器電路原理圖 圖9-1是終端機內FPGA芯片電路原理圖 圖9-2是終端內音頻編解碼電路原理圖 圖9-3是終端內液晶驅動電路原理圖
具體實施例方式下面結合附圖詳細描述本發(fā)明的
具體實施例方式如圖1所示，本裝置的整個系統(tǒng)主要由三種部件組成。第一種部件是服務器PC 101。它是一個帶有USB接口的計算機，功能是負責設置系統(tǒng)參數(shù)，例如交換、混音模式設置，放音、錄音以及解析終端的按鍵，控制終端的液晶屏顯示內容等；第二種部件是主控機102，主控機102是一個自行設計的電子設備， 它完成接收服務器PC101的指令、音頻數(shù)據(jù)，收集各個終端音頻數(shù)據(jù)，向各個 終端發(fā)送音頻數(shù)據(jù)，對各路音頻數(shù)據(jù)進行切換混音等核心功能；第三種部件是 終端機103，每個終端機可以外接麥克風、耳機105，以及線路音頻輸入，例如 CD唱機106，電子琴107，電吉他108等。終端機103負責將收到的音頻信號 輸出到耳機，將麥克風音頻及線路音頻輸入發(fā)送至主控機。整個裝置的供電由 主控機102的電源連接插頭104與市電連接，并在102中經(jīng)開關電源轉換成安 全低電壓后供給主控機102，并分配給各個終端機103。 一個主控機可以驅動多 個終端機。服務器PC101與主控機102之間使用一根支持USB2.0協(xié)議的連接 線通過USB接口連接，服務器PC101作為USB主設備，主控機102作為USB 從設備。服務器PCIOI上運行人機界面軟件，用戶可以通過簡單的鍵盤、鼠標 操作控制該軟件，實現(xiàn)對系統(tǒng)的控制。主控機102與終端機103之間使用數(shù)字 電信號或者光電轉換信號進行通信。對于較短距離的傳輸，例如15米以內的情 況，優(yōu)選使用低成本的RS485差分線連接；對于長距離傳輸，主控機102與終端機103之間可以配備光電轉換器，使用光纖連接。使用RS485的情況下，終 端機103所需的供電與數(shù)據(jù)信號都通過具有4對連線的五類雙絞線連接；使用 長距離光纖傳輸時，數(shù)據(jù)信號使用光纖連接，終端所需電源可在遠端自行供給。主控機102內部的結構框圖如圖2所示，由于目前低成本的FPGA芯片其管 腳數(shù)量有限，因此本系統(tǒng)所設計的主控機102中使用三片F(xiàn)PGA級聯(lián)完成工作， 以提供足夠的管腳連接64路終端?；煲鬎PGA芯片202通過信號線與USB接 口芯片201連接，USB接口芯片201再通過USB2.0連接線與服務器PC101連 接。混音FPGA芯片202通過FPGA間的互連信號線與兩片終端驅動FPGA芯 片203、204級聯(lián)?；煲鬎PGA芯片202內部需要完成核心的音頻交換混音邏輯。 終端驅動FPGA芯片203、 204主要完成對終端的各種數(shù)據(jù)收發(fā)。每個終端驅動 FPGA芯片可以驅動32個終端機。終端機103與主控機102通過全雙工485驅 動器205或者光電轉換器206建立信號連接，兩種情況下分別使用五類雙絞線 或光纖進行連接。485驅動器205或者光電轉換器206與終端驅動FPGA芯片 203、 204都通過電信號在主控機102內部互連。如圖3所示，混音FPGA芯片202由USB芯片接口模塊301、交換混音指 令緩存302、音頻交換、混音邏輯模塊303、音頻數(shù)據(jù)發(fā)送緩沖區(qū)304、音頻數(shù) 據(jù)收集緩沖區(qū)305、音頻數(shù)據(jù)發(fā)送邏輯306、音頻數(shù)據(jù)收集邏輯307、指令發(fā)送 模塊308、按鍵收集模塊309連接組成，內部USB芯片接口模塊301是與USB 接口芯片建立邏輯連接的FPGA內部邏輯模塊。USB芯片接口模塊301將從服 務器PC101接收到的交換混音模式設置指令存儲到交換混音指令緩存302。通 過音頻數(shù)據(jù)收集邏輯307，從終端驅動FPGA芯片203發(fā)送來的各路音頻數(shù)據(jù) 被接收起來，發(fā)送到音頻數(shù)據(jù)收集緩沖區(qū)305。音頻數(shù)據(jù)收集緩沖區(qū)305采用雙 口RAM結構，各路音頻數(shù)據(jù)以一定的地址規(guī)定存儲其中，并且不斷更新。音頻交換、混音邏輯模塊303，讀取音頻數(shù)據(jù)收集緩沖區(qū)305內的各路音頻數(shù)據(jù)，并 且讀取交換混音指令緩存302內部存儲的指令，根據(jù)指令決定如何生成新的音 頻數(shù)據(jù)。音頻交換、混音邏輯模塊303將新生成的數(shù)據(jù)寫入音頻數(shù)據(jù)發(fā)送緩沖 區(qū)304，并不斷更新其內部的數(shù)據(jù)。音頻數(shù)據(jù)發(fā)送邏輯306讀取音頻數(shù)據(jù)發(fā)送緩 沖區(qū)304內部的數(shù)據(jù)，并將數(shù)據(jù)下發(fā)到終端驅動FPGA芯片203，通過終端驅動 FPGA芯片203的級聯(lián)，數(shù)據(jù)也可被傳輸?shù)浇K端驅動FPGA芯片204。另夕卜，USB 芯片接口模塊301將服務器PC101發(fā)送的需分發(fā)到終端的指令發(fā)送到指令發(fā)送 模塊308，指令發(fā)送模塊308再將數(shù)據(jù)下發(fā)到終端驅動器FPGA芯片203或終端 驅動器FPGA芯片204。來自終端的按鍵經(jīng)過終端驅動FPGA芯片收集后被寫入 按鍵收集模塊309，按鍵收集模塊309再將數(shù)據(jù)寫入USB芯片接口模塊301， 最后按鍵數(shù)據(jù)被服務器PCIOI通過USB接口讀取。如圖4所示，終端驅動FPGA芯片由上游數(shù)據(jù)發(fā)送接口 401、本地數(shù)據(jù)發(fā)送 模塊402、下游數(shù)據(jù)發(fā)送接口 403、上游數(shù)據(jù)接收接口 404、本地數(shù)據(jù)接收模塊 405、下游數(shù)據(jù)接收接口 406、數(shù)據(jù)分發(fā)驅動模塊407、數(shù)據(jù)收集驅動模塊408 連接組成，上游數(shù)據(jù)發(fā)送接口 401與上游FPGA芯片連接(例如，對于終端驅 動FPGA芯片203，連接到混音FPGA芯片202;對于終端驅動FPGA芯片204， 連接到終端驅動FPGA芯片203)。上游數(shù)據(jù)發(fā)送接口 401接收到數(shù)據(jù)后，將數(shù) 據(jù)經(jīng)過FPGA芯片內部數(shù)據(jù)鏈路發(fā)送到下游數(shù)據(jù)發(fā)送接口 403。本地數(shù)據(jù)發(fā)送模 塊402偵聽數(shù)據(jù)鏈路，如果下發(fā)的數(shù)據(jù)是發(fā)送到本地的(即本FPGA所驅動的 32路終端)，那么本地數(shù)據(jù)發(fā)送模塊402將收下數(shù)據(jù)，然后通過數(shù)據(jù)分發(fā)驅動模 塊407將數(shù)據(jù)分發(fā)到各個終端。下游數(shù)據(jù)接收接U 406連接下游FPGA的上傳 數(shù)據(jù)接口，接收到數(shù)據(jù)后經(jīng)過數(shù)據(jù)鏈路發(fā)送到上游數(shù)據(jù)接收接口 404，再向上游 FPGA傳數(shù)據(jù)。本地數(shù)據(jù)收集驅動模塊408接收到來自終端的數(shù)據(jù)后將數(shù)據(jù)發(fā)送至本地數(shù)據(jù)接收模塊405，本地數(shù)據(jù)接收模塊405再通過數(shù)據(jù)鏈路將數(shù)據(jù)匯集到 上游數(shù)據(jù)接收接口 404。如圖5所示，終端機主要由信號轉換器501、終端FPGA芯片502、音頻插 座504、顯示緩存505、液晶屏506、 按鍵507、立體聲音頻編碼解碼芯片503 連接組成。圖中信號轉換器501是485收發(fā)器或光電轉換器，它與終端FPGA芯 片502通過電信號連接。終端FPGA芯片502是終端的核心器件。它使用串行 異步協(xié)議與主控機102建立連接。終端配備有液晶屏506，液晶顯示數(shù)據(jù)存儲在 顯示緩存505中，終端FPGA芯片502通過讀寫顯示緩存505將顯示數(shù)據(jù)驅動 到液晶屏506，實現(xiàn)用戶視覺接口，終端FPGA芯片502還通過自行設計的邏輯 掃描按鍵507，接收用戶的按鍵信息，連接立體聲音頻編碼解碼芯片503，音頻 插座504可供麥克風，耳機和線路輸入。如圖6所示，終端FPGA芯片502由數(shù)據(jù)收發(fā)模塊601、顯示緩存控制器 602、液晶驅動模塊603、按鍵掃描模塊604、 CODEC驅動模塊605連接組成。 數(shù)據(jù)收發(fā)模塊601負責與主機箱建立鏈路層的聯(lián)系，即解析或編碼UART數(shù)據(jù) 格式。液晶顯示數(shù)據(jù)經(jīng)數(shù)據(jù)收發(fā)模塊601解析后通過顯示緩存控制器602寫入 顯示緩存。音頻數(shù)據(jù)經(jīng)數(shù)據(jù)收發(fā)模塊601解析后寫入CODEC驅動模塊605。按 鍵掃描模塊604外接點觸式鍵盤，并對鍵盤進行掃描，當掃描到按鍵后將按鍵 編碼發(fā)送到數(shù)據(jù)收發(fā)模塊601。 CODEC驅動模塊605外接音頻CODEC芯片， 并將CODEC芯片的音頻采樣數(shù)據(jù)發(fā)送至數(shù)據(jù)收發(fā)模塊601 。顯示緩存控制器602 對外驅動存儲器，并將緩存數(shù)據(jù)送至液晶驅動模塊603。液晶驅動模塊603負責 驅動外部液晶屏。如圖7所示，本裝置的核心功能是系統(tǒng)中任意一個音頻終端可以聽到包括PC 機放音數(shù)據(jù)在內的任意多路音頻數(shù)據(jù)混音疊加。
權利要求
1. 一種多路音頻任意交換、混音的裝置，其特征在于主要由服務器PC(101)、主控機(102)和終端機(103)組成，服務器PC(101)是一個帶有USB接口的計算機，負責設置系統(tǒng)參數(shù)，設置交換混音模式，放音、錄音以及解析終端的按鍵，控制終端的液晶屏顯示內容；主控機(102)集成有USB接口芯片，還集成有一片或多片F(xiàn)PGA芯片，F(xiàn)PGA芯片與USB接口芯片之間通過信號線連接，負責接收服務器PC(101)的指令、音頻數(shù)據(jù)，收集各個終端音頻數(shù)據(jù)，向各個終端發(fā)送音頻數(shù)據(jù)，對各路音頻數(shù)據(jù)進行切換混音，并且可以驅動多個終端機；終端機(103)使用FPGA芯片作為主要器件，外接麥克風、耳機(105)，以及線路音頻輸入，負責將收到的音頻信號輸出到耳機，將麥克風音頻及線路音頻輸入發(fā)送至主控機；整個裝置的供電由主控機(102)的電源連接插頭(104)與市電連接，并在主控機(102)中經(jīng)開關電源轉換成安全低電壓后供給主控機(102)，并分配給各個終端機(103)，服務器PC(101)與主控機(102)通過USB接口連接，實現(xiàn)雙向通信，服務器PC(101)作為USB主設備，主控機(102)作為USB從設備，服務器PC(101)上運行有人機界面軟件，實現(xiàn)對系統(tǒng)的控制，主控機(102)與終端機(103)之間可以通過RS485芯片建立差分信號連接，也可以使用光纖建立光電信號連接；對于較短距離的傳輸，通過低成本的RS485芯片建立差分信號連接，終端機(103)所需的供電與數(shù)據(jù)信號都通過具有4對連線的五類雙絞線連接；對于長距離傳輸，主控機(102)與終端機(103)之間配備光電轉換器，使用光纖連接，終端機所需電源在遠端自行供給。
2、根據(jù)權利要求1所述的一種多路音頻任意交換、混音的裝置，其特征在于主控機(102)主要由三片F(xiàn)PGA芯片和一個USB接口芯片(201)依次連接組成， 混音FPGA芯片(202)通過信號線與USB接口芯片(201)連接，USB接口芯 片(201)再通過USB連接線與服務器PC (101)連接，混音FPGA芯片(202) 通過FPGA芯片之間的互連信號線與兩片終端驅動FPGA芯片(203)、 (204) 級聯(lián)，混音FPGA芯片(202)主要完成音頻交換混音邏輯，終端驅動FPGA芯 片(203)、 (204)主要完成對終端的各種數(shù)據(jù)收發(fā)，每個終端驅動FPGA芯片 可以驅動32個終端機，終端機(103)與主控機(102)通過全雙工485驅動器 (205)或者光電轉換器(206)建立信號連接，485驅動器(205)或者光電轉 換器(206)與終端驅動FPGA芯片都通過電信號在主控機(102)內部互連。
3、根據(jù)權利要求2所述的一種多路音頻任意交換、混音的裝置，其特征在于混 音FPGA芯片(202)由USB芯片接口模塊(301)、交換混音指令緩存(302)、 音頻交換、混音邏輯模塊(303)、音頻數(shù)據(jù)發(fā)送緩沖區(qū)(304)、音頻數(shù)據(jù)收集 緩沖區(qū)(305)、音頻數(shù)據(jù)發(fā)送邏輯(306)、音頻數(shù)據(jù)收集邏輯(307)、指令發(fā) 送模塊(308)、按鍵收集模塊(309)連接組成，USB芯片接口模塊(301)是 與USB接口芯片建立邏輯連接的FPGA芯片內部邏輯模塊，將從服務器PC( 101) 接收到的交換混音模式設置指令存儲到交換混音指令緩存(302)，通過音頻數(shù) 據(jù)收集邏輯(307)，從終端驅動FPGA芯片(203)發(fā)送來的各路音頻數(shù)據(jù)被接 收起來，發(fā)送到音頻數(shù)據(jù)收集緩沖區(qū)(305)，音頻數(shù)據(jù)收集緩沖區(qū)(305)采用 雙口RAM結構，各路音頻數(shù)據(jù)以一定的地址規(guī)定存儲其中，并且不斷更新，音 頻交換、混音邏輯模塊(303)，讀取音頻數(shù)據(jù)收集緩沖區(qū)(305)內的各路音頻 數(shù)據(jù)，并且讀取交換混音指令緩存(302)內部存儲的指令，根據(jù)指令決定如何 生成新的音頻數(shù)據(jù)，音頻交換、混音邏輯模塊(303)將新生成的數(shù)據(jù)寫入音頻數(shù)據(jù)發(fā)送緩沖區(qū)(304)，并不斷更新其內部的數(shù)據(jù)，音頻數(shù)據(jù)發(fā)送邏輯(306) 讀取音頻數(shù)據(jù)發(fā)送緩沖區(qū)(304)內部的數(shù)據(jù)，并將數(shù)據(jù)下發(fā)到終端驅動FPGA 芯片(203)，通過終端驅動FPGA芯片(203)的級聯(lián)，數(shù)據(jù)也可被傳輸?shù)浇K端 驅動FPGA芯片(204)，另外，USB芯片接口模塊(301)將服務器PC (101) 發(fā)送的需分發(fā)到終端的指令發(fā)送到指令發(fā)送模塊(308)，指令發(fā)送模塊(308) 再將數(shù)據(jù)下發(fā)到終端驅動FPGA芯片(203)、 (204)，來自終端的按鍵經(jīng)過終端 驅動FPGA芯片收集后被寫入按鍵收集模塊(309)，按鍵收集模塊(309)再將 數(shù)據(jù)寫入USB芯片接口模塊(301 )，最后按鍵數(shù)據(jù)被服務器PC (101)通過USB 接口讀取。
4、根據(jù)權利要求2所述的一種多路音頻任意交換、混音的裝置，其特征在于終 端驅動FPGA (203)、 (204)由上游數(shù)據(jù)發(fā)送接口 (401)、本地數(shù)據(jù)發(fā)送模塊 (402)、下游數(shù)據(jù)發(fā)送接口 (403)、上游數(shù)據(jù)接收接口 (404)、本地數(shù)據(jù)接收 模塊(405)、下游數(shù)據(jù)接收接口 (406)、數(shù)據(jù)分發(fā)驅動模塊(407)、數(shù)據(jù)收集 驅動模塊(408)連接組成，上游數(shù)據(jù)發(fā)送接口 (401)與上游FPGA芯片連接， 上游數(shù)據(jù)發(fā)送接口 (401)接收到數(shù)據(jù)后，將數(shù)據(jù)經(jīng)過FPGA內部數(shù)據(jù)鏈路發(fā)送 到下游數(shù)據(jù)發(fā)送接口 (403)，本地數(shù)據(jù)發(fā)送模塊(402)偵聽數(shù)據(jù)鏈路，如果下 發(fā)的數(shù)據(jù)是發(fā)送到本地的將收下數(shù)據(jù)，再通過數(shù)據(jù)分發(fā)驅動模塊(407)將數(shù)據(jù) 分發(fā)到各個終端，下游數(shù)據(jù)接收接口 (406)連接下游FPGA的上傳數(shù)據(jù)接口， 接收到數(shù)據(jù)后經(jīng)過數(shù)據(jù)鏈路發(fā)送到上游數(shù)據(jù)接收接口 (404)，再向上游FPGA 芯片傳數(shù)據(jù)，本地數(shù)據(jù)收集驅動模塊(408)接收到來自終端的數(shù)據(jù)后將數(shù)據(jù)發(fā) 送至本地數(shù)據(jù)接收模塊(405)，本地數(shù)據(jù)接收模塊(405)再通過數(shù)據(jù)鏈路將數(shù) 據(jù)匯集到上游數(shù)據(jù)接收接口 (404)。
5、 根據(jù)權利要求1所述的一種多路音頻任意交換、混音的裝置，其特征在于終端機(103)主要由信號轉換器(501 )、終端FPGA芯片(502)、音頻插座(504)、 顯示緩存(505)、液晶屏(506)、按鍵(507)、立體聲音頻編碼解碼芯片(503) 連接組成，信號轉換器(501)是485收發(fā)器或光電轉換器，它與終端FPGA芯 片(502)通過電信號連接，終端FPGA芯片(502)是終端機的核心器件，它 使用串行異步協(xié)議與主控機(102)建立連接，終端機配備有液晶屏(506)，液 晶顯示數(shù)據(jù)存儲在顯示緩存(505)中，終端FPGA芯片(502)通過讀寫顯不 緩存(505)將顯示數(shù)據(jù)驅動到液晶屏(506)，實現(xiàn)用戶視覺接口，終端FPGA 芯片(502)還通過自行設計的邏輯掃描按鍵(507)，接收用戶的按鍵信息，連 接立體聲音頻編碼解碼芯片(503)，音頻插座(504)可供麥克風，耳機和線路 輸入。
6、 根據(jù)權利要求5所述的一種多路音頻任意交換、混音的裝置，其特征在于終 端FPGA芯片(502)由數(shù)據(jù)收發(fā)模塊(601)、顯示緩存控制器(602)、液晶驅 動模塊(603)、按鍵掃描模塊(604)、 CODEC驅動模塊(605)連接組成，數(shù) 據(jù)收發(fā)模塊(601)負責與主控機建立鏈路層的聯(lián)系，即解析或編碼UART數(shù)據(jù) 格式，液晶顯示數(shù)據(jù)經(jīng)數(shù)據(jù)收發(fā)模塊(601)解析后通過顯示緩存控制器(602) 寫入顯示緩存，音頻數(shù)據(jù)經(jīng)數(shù)據(jù)收發(fā)模塊(601)解析后寫入CODEC驅動模塊(605)，按鍵掃描模塊(604)外接點觸式鍵盤，并對鍵盤進行掃描，當掃描到 按鍵后將按鍵編碼發(fā)送到數(shù)據(jù)收發(fā)模塊(601)， CODEC驅動模塊(605)外接 音頻CODEC芯片，并將CODEC芯片的音頻采樣數(shù)據(jù)發(fā)送至數(shù)據(jù)收發(fā)模塊(601)，顯示緩存控制器(602)對外驅動存儲器，并將緩存數(shù)據(jù)送至液晶驅動 模塊(603)，液晶驅動模塊(603)負責驅動外部液晶屏。
全文摘要
本發(fā)明涉及一種多路音頻任意交換、混音的裝置，屬電數(shù)字數(shù)據(jù)處理技術領域。由服務器PC、主控機和終端機組成。服務器PC是一個帶有USB接口的計算機，負責設置系統(tǒng)參數(shù)和數(shù)據(jù)；主控機集成有USB接口芯片和多片F(xiàn)PGA芯片，芯片之間通過信號線連接，主控機負責與服務器PC建立通信，收集終端機音頻數(shù)據(jù)，向終端機發(fā)送音頻數(shù)據(jù)，對各路音頻數(shù)據(jù)進行切換混音，驅動終端機；終端機使用FPGA芯片作為主要器件，外接麥克風、耳機，以及線路音頻輸入，負責將收到的音頻信號輸出到耳機，將麥克風音頻及線路音頻輸入發(fā)送至主控機。本裝置可應用于語言實驗室，音樂教學、制作，會議同聲傳譯，電話語音交換等場合。
文檔編號H04Q11/00GK101282497SQ20081011053
公開日2008年10月8日 申請日期2008年6月2日 優(yōu)先權日2008年6月2日
發(fā)明者劉家偉, 陶 門 申請人:劉家偉;門 陶