專利名稱：用于實現(xiàn)iq產(chǎn)生器的交換功能的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本申請一般地涉及用于傳送電子信息的技術(shù)，并且具體上涉及一種用
于實現(xiàn)IQ產(chǎn)生器的交換功能(swap function)的系統(tǒng)和方法。
背景技術(shù)：
實現(xiàn)用于傳送電子信息的有效方法是當(dāng)今的電子系統(tǒng)的設(shè)計者和制造 商的重大考慮。但是，有效地實現(xiàn)數(shù)據(jù)傳送系統(tǒng)可能給系統(tǒng)設(shè)計者帶來相 當(dāng)大的挑戰(zhàn)。例如，對于提高系統(tǒng)功能和性能的更大需求可能需要更多的 系統(tǒng)處理能力，并且需要另外的硬件資源。在處理或者硬件需求上的增加 也可能由于提高的生產(chǎn)成本和操作低效率而導(dǎo)致對應(yīng)的有害經(jīng)濟(jì)影響。
而且，用于執(zhí)行各種先進(jìn)的傳送操作的增強(qiáng)的系統(tǒng)能力可以向系統(tǒng)用 戶提供另外的益處，但是也可能對于各種系統(tǒng)部件的控制和管理施加更多 的需求。例如，無線地傳送數(shù)字圖像數(shù)據(jù)的增強(qiáng)的電子系統(tǒng)可能因為所涉 及的數(shù)字?jǐn)?shù)據(jù)的大數(shù)量和復(fù)雜性而受益于有效的實現(xiàn)方式。
由于對系統(tǒng)資源不斷增長的需求和大量增加的數(shù)據(jù)量，顯然，開發(fā)用 于實現(xiàn)和使用數(shù)據(jù)傳送系統(tǒng)的新的技術(shù)是相關(guān)電子技術(shù)的有關(guān)事項。因 此，由于所有的上述原因，開發(fā)用于傳送電子信息的有效系統(tǒng)仍是當(dāng)今的 電子系統(tǒng)的設(shè)計者、制造商和用戶的重大考慮。

發(fā)明內(nèi)容
按照本發(fā)明，公開了一種用于實現(xiàn)IQ產(chǎn)生器的交換功能的系統(tǒng)和方 法。按照一個實施例，IQ產(chǎn)生器包括以下部件主鎖存器，其響應(yīng)于時鐘 輸入信號而產(chǎn)生I信號；以及從鎖存器，其響應(yīng)于反相的時鐘輸入信號而 產(chǎn)生Q信號。主選擇器被配置來提供從主鎖存器到從鎖存器的通信路徑， 并且從選擇器被配置來提供自從鎖存器到主鎖存器的反饋路徑。在一個實施例內(nèi)，所述主鎖存器在主時鐘輸入接收時鐘輸入信號，并 且所述從鎖存器在從時鐘輸入接收反相的時鐘輸入信號。所述主鎖存器的 主輸出直接被輸出為I信號，并且主輸出還被提供到所述主選擇器的第一 主選擇器輸入。所述主鎖存器的反相主輸出被提供到所述主選擇器的第二 主選擇器輸入，并且主鎖存器輸出被提供到所述從鎖存器的從數(shù)據(jù)輸入， 所述從鎖存器的從輸出直接被輸出為Q信號，并且所述從輸出還被提供到 所述從選擇器的第一從選擇器輸入。所述從選擇器的反相從輸出被提供到 所述從選擇器的第二從選擇器輸入，并且從鎖存器輸出經(jīng)由反饋回路被提 供到所述主鎖存器的主數(shù)據(jù)輸入。在一個實施例內(nèi)，所述主選擇器在主選擇器交換輸入接收交換信號， 并且所述從選擇器在從選擇器交換輸入接收反相的交換信號。所述主和從 選擇器作為復(fù)用器而工作，用于根據(jù)所述交換信號被激活或者禁用而產(chǎn)生 從第一選擇器輸入或者第二選擇器輸入中選擇的對應(yīng)的選擇器輸出。但 是，因為對于所述從選擇器反相了所述交換信號，因此所述從選擇器選擇 相對于所述主選擇器的相反(反相)的選擇器輸入。
當(dāng)禁止所述交換信號時，所述I信號比所述Q信號超前90度。所述 主輸出被提供到所述從數(shù)據(jù)輸入，并且被反相的從輸出被回送到所述主數(shù) 據(jù)輸入。相反，當(dāng)使能所述交換信號時，所述I信號滯后于所述Q信號90 度。所述反相的主輸出被提供到從數(shù)據(jù)輸入，并且所述從輸出被回送到所 述主數(shù)據(jù)輸入。所述主選擇器因此被插入在所述主鎖存器和所述從鎖存器 之間的通信路徑內(nèi)，并且所述從選擇器被插入在所述從鎖存器和所述主鎖 存器之間的反饋回路內(nèi)。另外，所述主鎖存器直接地向外部混合器裝置提供所述I信號，而沒 有所述主選擇器或者任何其他電路的插入。類似地，所述從鎖存器直接地 向所述外部混合器裝置提供所述Q信號，而沒有所述從選擇器或者任何其 他電路的插入。至少由于上述原因，本發(fā)明因此提供了一種用于實現(xiàn)IQ 產(chǎn)生器的交換功能的改進(jìn)的系統(tǒng)和方法。


圖1是按照本發(fā)明的一個實施例的數(shù)據(jù)傳輸系統(tǒng)的方框圖； 圖2是按照本發(fā)明的圖1的接收器的一個實施例的方框圖； 圖3是IQ產(chǎn)生器的一個實施例的示意圖； 圖4是圖解圖3的IQ產(chǎn)生器的某些功能的示例時序圖； 圖5是具有交換功能的IQ產(chǎn)生器的一個實施例的示意圖； 圖6是圖解圖5的IQ產(chǎn)生器的某些功能的示例時序圖； 圖7是按照本發(fā)明的、具有交換功能的IQ產(chǎn)生器的第一實施例的示 意圖；圖8是圖解圖7的IQ產(chǎn)生器的某些功能的示例時序圖； 圖9是按照本發(fā)明的、具有交換功能的IQ產(chǎn)生器的第二實施例的示 意圖；圖IO是差分鎖存器的一個實施例的示意圖；圖ll是按照本發(fā)明的差分鎖存器的第一實施例的示意圖；圖12是按照本發(fā)明的差分鎖存器的第二實施例的示意圖；以及圖13是按照本發(fā)明的差分鎖存器的第三實施例的示意圖。
具體實施方式
本發(fā)明涉及在數(shù)據(jù)傳輸系統(tǒng)上的改進(jìn)。下面的說明被提供來使得本領(lǐng) 域內(nèi)的技術(shù)人員能夠?qū)嵤┖褪褂帽景l(fā)明，并且被提供在專利申請和其需求 的上下文內(nèi)。對于所公開的實施例的各種修改對于本領(lǐng)域內(nèi)的技術(shù)人員是 顯而易見的，在此的一般原理可以被應(yīng)用到其他實施例。因此不希望本發(fā) 明限于所示的實施例，而是應(yīng)給予與在此所述的原理和特征一致的最寬范 圍。本發(fā)明在此被描述為一種用于實現(xiàn)IQ產(chǎn)生器的系統(tǒng)和方法，所述IQ產(chǎn)生器包括以下部件主鎖存器，其響應(yīng)于時鐘輸入信號而產(chǎn)生I信號； 以及從鎖存器，其響應(yīng)于反相的時鐘輸入信號而產(chǎn)生Q信號。主選擇器被 配置來提供從主鎖存器到從鎖存器的通信路徑，并且從選擇器被配置來提
供自從鎖存器到主鎖存器的反饋路徑。上述的I和Q信號被直接從相應(yīng)的主和從鎖存器輸出，而沒有任何插入的電子電路的任何介入。
現(xiàn)在參見圖1，示出了按照本發(fā)明的一個實施例的數(shù)據(jù)傳輸系統(tǒng)110的方框圖。在圖1的實施例內(nèi)，數(shù)據(jù)傳輸系統(tǒng)iio包括但是不限于發(fā)送器
114和接收器122。在多個替代實施例內(nèi)，可以使用補(bǔ)充或者取代結(jié)合圖1 實施例所述的那些部件和配置中某一些的部件和配置實現(xiàn)數(shù)據(jù)傳輸系統(tǒng) 110。在數(shù)據(jù)傳輸系統(tǒng)110的圖1實施例內(nèi)，發(fā)送器114使用數(shù)據(jù)調(diào)制器 126來從任何適當(dāng)?shù)臄?shù)據(jù)源接收初始數(shù)據(jù)116。數(shù)據(jù)調(diào)制器126然后使用 載波130調(diào)制初始數(shù)據(jù)116。驅(qū)動器134然后在任何適當(dāng)類型的傳輸信道 上將經(jīng)調(diào)制的初始數(shù)據(jù)116輸出為發(fā)送數(shù)據(jù)118。數(shù)據(jù)傳輸系統(tǒng)110的接 收器122然后可以接收和處理發(fā)送數(shù)據(jù)118，由此向任何適當(dāng)?shù)臄?shù)據(jù)目的 地提供最后數(shù)據(jù)138。下面結(jié)合圖2_圖13來進(jìn)一步討論關(guān)于接收器122 的實現(xiàn)和使用的進(jìn)一步的細(xì)節(jié)?，F(xiàn)在參見圖2，示出了按照本發(fā)明的圖1的接收器122的一個實施例 的方框圖。在圖2實施例內(nèi)，接收器122可以包括但是不限于IQ產(chǎn)生器 222和混合器230。在替代實施例內(nèi)，可以使用補(bǔ)充或者取代結(jié)合圖2實 施例所述的那些部件和配置中某一些的部件和配置實現(xiàn)接收器122。在各 種實施例內(nèi)，可以將接收器122實現(xiàn)為任何其他適當(dāng)類型的電子裝置，諸 如電視機(jī)調(diào)諧器或者蜂窩電話。
IQ產(chǎn)生器廣泛地用于許多應(yīng)用中來從單個時鐘源產(chǎn)生正交信號，該正 交信號包括同相(I)信號和正交(Q)信號。例如，在使用單側(cè)邊帶調(diào)制 (SSB)的典型通信系統(tǒng)內(nèi)，原始信號的兩個版本(彼此相差90度相位) 與載波混合，所述載波也彼此相差90度相位。通過增加或者減去所述混 合的產(chǎn)物，產(chǎn)生上側(cè)邊帶或者下側(cè)邊帶調(diào)制信號。90度相移的精度對于混 合器230的效率和在輸出信號內(nèi)的不希望的毛刺的最小化而言是重要的。 交換I和Q信號的能力使得接收器122可被靈活地配置用于上側(cè)或下側(cè)邊 帶調(diào)制方案。在圖2的實施例內(nèi)，可以從任何期望的數(shù)據(jù)源接收發(fā)送數(shù)據(jù)118，并 且可以以任何適當(dāng)?shù)臄?shù)據(jù)格式將發(fā)送數(shù)據(jù)118編碼。例如，在某些實施例 內(nèi)，可以從數(shù)據(jù)傳輸系統(tǒng)IIO的發(fā)送器114 (圖1)接收發(fā)送數(shù)據(jù)118。在
圖2的實施例內(nèi)，IQ產(chǎn)生器222接收時鐘信號218，并且響應(yīng)地產(chǎn)生正交 信號，該正交信號包括I信號266和Q信號288，它們被提供到混合器 230。最好使用相同或者類似的波形(通常以時鐘頻率的一半從時鐘218 得到)來實現(xiàn)這些正交信號(I和Q)。但是，所述正交信號標(biāo)稱為彼此 相位相差90度?；旌掀?30然后使用正交信號來解調(diào)發(fā)送數(shù)據(jù)118以產(chǎn)生 最后數(shù)據(jù)138。在某些實施例內(nèi)，接收器122可以被實現(xiàn)為單側(cè)邊帶接收 器，其在給定的時間僅僅使用一側(cè)邊帶(上側(cè)或者下側(cè))。
按照本發(fā)明，可以以適當(dāng)?shù)姆绞?例如從外部處理器)提供交換信 號，以執(zhí)行交換功能，該交換功能將I信號266和Q信號288的相對相位 關(guān)系反轉(zhuǎn)。根據(jù)I信號266是超前還是滯后于Q信號288，接收器122以 上側(cè)邊帶模式或者下側(cè)邊帶模式來工作。而且，其中相差不精確地為90 度的任何IQ相位失配通常導(dǎo)致不希望地產(chǎn)生未選擇的側(cè)邊帶。下面結(jié)合 圖3_圖13進(jìn)一步討論IQ產(chǎn)生器的實現(xiàn)和使用的另外的細(xì)節(jié)。
現(xiàn)在參見圖3，示出了基本IQ產(chǎn)生器310的一個實施例的示意圖。圖 3的圖被提供來用于說明，并且在替代實施例內(nèi)，可以使用補(bǔ)充或者取代 結(jié)合圖3實施例所述的那些部件和功能中某一些的部件和功能實現(xiàn)IQ產(chǎn) 生器。
圖3的實施例示出了 IQ產(chǎn)生器310，其包括時鐘源(CLK) 218和主 從觸發(fā)器(FF)。在圖3的實施例內(nèi)，主從FF包括可以以任何有效方式 實現(xiàn)的主鎖存器322和從鎖存器344。例如，在某些實施例內(nèi)，主鎖存器 322和從鎖存器344各自被實現(xiàn)為電平觸發(fā)的D鎖存器，它們組合地工作 以產(chǎn)生邊緣觸發(fā)的主從FF。主鎖存器和從鎖存器各自具有鎖存器輸入D、 時鐘輸入C、非反相的鎖存器輸出Q和反相的鎖存器輸出QB。在鎖存器 輸入D上的數(shù)據(jù)在鎖存器時鐘輸入F的正電平上被傳送到鎖存器輸出Q， 并且在鎖存器輸出QB被反相。
在圖3的實施例內(nèi)，由于在從鎖存器時鐘輸入C2上的反相器，因此 主鎖存器322和從鎖存器344在時鐘218的相反的相位上鎖存。通常，從 輸出QB2被反饋到主輸入Dl以建立除以2功能。在圖3的實施例內(nèi)，反 相器348已經(jīng)被加到主輸出Q，并且反相器352和356己經(jīng)被加到從輸出
Q2以便匹配主/從Q和QB負(fù)載。通過從主輸出Q到主輸入D的整體反 相，仍然實現(xiàn)除以2功能。結(jié)合圖4來在下面進(jìn)一步討論IQ產(chǎn)生器310的 實現(xiàn)和使用的另外的細(xì)節(jié)。
現(xiàn)在參見圖4，示出了圖解圖3的IQ產(chǎn)生器310的某些功能的示意時 序圖。圖4的圖被提供來用于說明。在替代實施例內(nèi)，IQ產(chǎn)生器可以容易 地使用補(bǔ)充或者取代結(jié)合圖4的實施例所述的那些波形、定時關(guān)系和功能 中某一些的波形、定時關(guān)系和功能。
在圖4的實施例內(nèi)，I信號266和Q信號288正在以時鐘信號 (CLK) 218的頻率的一半運行，并且被分隔90度的相移。應(yīng)當(dāng)注意，這 種類型的IQ產(chǎn)生器310的I和Q的相位分隔與在主鎖存器322和從鎖存器 344之間的輸入時鐘占空因數(shù)(duty cycle)和部件失配直接相關(guān)。為了描 述本發(fā)明，假定輸入時鐘218具有固定的占空因數(shù)50:50。
圖3的IQ產(chǎn)生器310通常產(chǎn)生其中I信號266比Q信號288超前90 度的IQ信號。但是，如果I和Q被反相，則Q將比I超前90度。重要的 是具有平衡的I和Q信號路徑，因此僅將所述正交信號之一反相，這就IQ 匹配而言不是最佳的方案。下面結(jié)合圖5實施例進(jìn)一步討論一種可能的替 代方式。
現(xiàn)在參見圖5，示出了具有交換功能的IQ產(chǎn)生器510的一個實施例的 示意圖。在某些實施例內(nèi)，圖5的IQ產(chǎn)生器510可以對應(yīng)于在圖2內(nèi)所示 的IQ產(chǎn)生器222。圖5的圖被提供用于說明的目的，并且在替代實施例 內(nèi)，可以使用補(bǔ)充或者取代結(jié)合圖5實施例所述的那些部件和功能中某一 些的部件和功能實現(xiàn)IQ產(chǎn)生器。
圖5的實施例的某些元件具有與圖3的實施例的相同編號元件(例如 主鎖存器322和從鎖存器344)的那些相同或者類似的基本操作功能。另 外，圖5的實施例包括兩個選擇器522和544，每個選擇器作為復(fù)用器， 以根據(jù)選擇器交換輸入S被激活還是禁用來提供從選擇器輸入A或者選擇 器輸入B選擇的選擇器輸出0。
在圖5的實施例內(nèi)，主輸出Ql所具有的到I信號輸出266的負(fù)載和路 線與從輸出Q2所具有的到Q信號輸出288的負(fù)載和路線相同。當(dāng)使能交
換信號(SWAP) 244時，主輸出Ql然后取路線到Q信號輸出288，并且 從輸出Q1取路線到I信號輸出266。同樣，所述信號路徑是相同的。這個 方案除了以下方面之外是令人滿意的IQ失配現(xiàn)在依賴于CLK218的占 空因數(shù)誤差、主鎖存器322和從鎖存器344的部件匹配誤差和在選擇器 522和選擇器544之間的部件匹配誤差。增加兩個主從觸發(fā)器以重新定時 所述兩個選擇器輸出I和Q是一種可能的解決方案。但是，所述增加的觸 發(fā)器將消耗可能相當(dāng)大的另外的功率，這是因為以輸入時鐘頻率來對它們 進(jìn)行定時，所述輸入時鐘頻率是所述IQ信號頻率的頻率的兩倍。
現(xiàn)在參見圖6，示出了圖解按照本發(fā)明的一個實施例，圖5的IQ產(chǎn)生 器510的某些功能的示例時序圖。圖6的圖被提供來用于說明目的。在替 代實施例內(nèi)，本發(fā)明可以容易地使用補(bǔ)充或者取代結(jié)合圖6的實施例所述 的那些波形、定時關(guān)系和功能中某一些的波形、定時關(guān)系和功能。
在圖6的實施例內(nèi)，I信號266和Q信號288以時鐘信號(CLK) 218 的頻率的一半運行，并且被分隔90度的相移。在圖6的實施例內(nèi)，起初 禁止交換信號244，并且I信號266被示出在相應(yīng)的前沿622和644超前Q 信號288。在時間666，激活交換信號244，并且觸發(fā)IQ交換功能，其 中，Q信號288比I信號266超前，如在相應(yīng)的前沿688和690所示。
現(xiàn)在參見圖7，示出了按照本發(fā)明的具有交換功能的IQ產(chǎn)生器710的 第一實施例的示意圖。在某些實施例內(nèi)，圖7的IQ產(chǎn)生器710可以對應(yīng) 于在圖2內(nèi)所示的IQ產(chǎn)生器222。而且，圖7的實施例的某些元件可以具 有與圖5的實施例的相同編號元件(例如主鎖存器322、從鎖存器344、 選擇器522和選擇器544)的那些相同或者類似的基本操作功能。圖7的 圖被提供用于說明，并且在替代實施例內(nèi)，可以使用補(bǔ)充或者取代結(jié)合圖 7實施例所述的那些部件和功能中某一些的部件和功能實現(xiàn)本發(fā)明。
在圖7的實施例內(nèi)，主鎖存器322在主時鐘輸入Cl接收時鐘信號 (CLK) 218，并且從鎖存器344在從時鐘輸入C2接收被反相的時鐘信號 218。主鎖存器322的主輸出Ql被直接地提供到混合器230 (圖2)來作 為I信號266，而沒有任何插入的電子電路。主鎖存器322的主輸出Ql也 被提供到主選擇器522的主選擇器輸入Al ，并且主鎖存器322的被反相的主輸出QB1被提供到主選擇器522的主選擇器輸入Bl。主選擇器輸出01 被提供到從鎖存器344的從輸入D2。
在圖7的實施例內(nèi)，從鎖存器344的從輸出Q2被直接地提供到混合 器230 (圖2)來作為Q信號288，而沒有任何插入的電子電路。從鎖存 器344的從輸出Q2也被提供到從選擇器544的從選擇器輸入A2，并且從 鎖存器344的反相從輸出QB2被提供到從選擇器544的從選擇器輸入 B2。從選擇器輸出02經(jīng)由反饋回路被提供到主鎖存器322的主輸入Dl 。
在所述圖7的實施例內(nèi)，主選擇器522在主選擇器交換輸入Sl接收 交換信號(SWAP) 244，并且從選擇器544在從選擇器交換輸入S2接收 被反相的交換信號(SWAP) 244。選擇器522和544作為復(fù)用器，以根據(jù) 選擇器交換信號S 244是激活還是禁用而提供從選擇器輸入A或者選擇器 輸入B選擇的對應(yīng)的選擇器輸出O。但是，因為對于從選擇器544反相了 交換信號244，因此從選擇器544選擇相對于主選擇器522的相反(反 相)選擇器輸入。
在圖7的實施例內(nèi)，當(dāng)禁止交換信號244時，I信號266比Q信號288 超前90度。主輸出Ql被提供到從輸入D2，并且從輸出QB2被回送到主 輸入Dl。相反，當(dāng)使能交換信號時，I信號266比Q信號288滯后90 度。主輸出QB1被提供到從輸入D2，并且從輸出Q2被回送到主輸入 Dl 。主選擇器522因此被插入在主鎖存器322和從鎖存器344之間的級聯(lián) 結(jié)構(gòu)內(nèi)，并且從選擇器544被插入在使用在從鎖存器344和主鎖存器322 之間的級聯(lián)結(jié)構(gòu)的反饋回路內(nèi)。另外，主鎖存器322直接地向混合器230 (圖2)提供I信號266，而沒有插入的主選擇器522或其它任何電路。類 似地，從鎖存器344直接地向混合器230 (圖2)提供Q信號288，而沒有 插入的從選擇器544或者其它任何電路。
在所述圖7的實施例內(nèi)，除以2功能通過使用將主鎖存器322的主輸 出Q反相的主從架構(gòu)被實現(xiàn)，通過鎖存器344被鎖存，并且被反饋回主鎖 存器322的主輸入Dl。但是，驅(qū)動主輸入Dl和從輸入D2的附加電路 (選擇器522和544)根據(jù)交換信號(SWAP) 244的極性而將D輸入反相 或者不將D輸入反相。使用SWAP的HIGH (高)或者LOW (低)，保持除以2功能所需要的反相。分別從主輸出Ql和從輸出Q2直接地獲得I 信號266和Q信號288。 I和Q波形定時受輸入CLK信號218支配，并且 經(jīng)由SWAP信號244來控制I信號266和Q信號288的相對相位。本發(fā)明 因此通過在主從觸發(fā)器本身內(nèi)包含所述IQ交換功能來克服了對于由隨后 的重新定時使用的附加電路和任何附加功率的部件和布局失配的敏感性?，F(xiàn)在參見圖8，示出了圖解按照本發(fā)明的一個實施例的圖7的IQ產(chǎn)生 器710的某些功能的示例時序圖。圖7的圖被提供用于說明的目的。在替 代實施例內(nèi)，本發(fā)明可以容易地使用補(bǔ)充或者取代結(jié)合圖7的實施例所述 的那些波形、定時關(guān)系和功能中某一些的波形、定時關(guān)系和功能。在圖8的實施例內(nèi)，I信號266和Q信號288以時鐘信號(CLK) 218 的頻率的一半運行，并且被分隔90度的相移。在圖8的實施例內(nèi)，起初 禁止交換信號244，并且I信號266被示出在相應(yīng)的前沿822和844超前Q 信號288。在時間866，激活交換信號244，并且觸發(fā)IQ交換功能，其 中，Q信號288比I信號266超前，如在相應(yīng)的前沿888和890所示?，F(xiàn)在參見圖9，示出了按照本發(fā)明的具有交換功能的IQ產(chǎn)生器910的 第二實施例的示意圖。在某些實施例內(nèi)，圖9的IQ產(chǎn)生器910可以對應(yīng) 于在圖2內(nèi)所示的IQ產(chǎn)生器222。圖9的圖被提供用于說明，并且在替代 實施例內(nèi)，可以使用補(bǔ)充或者取代結(jié)合圖9實施例所述的那些部件和功能 中某一些的部件和功能實現(xiàn)本發(fā)明。圖9的實施例類似于上述的圖7的實施例，只不過將主選擇器522替 換為主同或門(exclusive nor gate) 922，并且從選擇器544被替換為從同 或門944。另外，主輸出QB1和從輸出QB2不連接。實際上，主輸出Ql 和從輸出Q2分別連接到主同或門922和從同或門944的第一輸入。主同 或門922的第二輸入接收交換信號244，并且從同或門944的第二輸入接 收交換信號244的反相版本。在某些實施例內(nèi)，IQ產(chǎn)生器910的定時特性 可以與上述在圖8的時序圖內(nèi)描繪的那些定時特性相同或者類似?，F(xiàn)在參見圖10，示出了差分鎖存器1010的一個實施例的示意圖。圖 10的圖被提供用于說明，并且在替代實施例內(nèi)，可以使用補(bǔ)充或者取代結(jié) 合圖10實施例所述的那些部件和功能中某一些的部件和功能實現(xiàn)差分鎖 存器。 在圖10的實施例內(nèi)，使用電流模式邏輯(CML)技術(shù)來實現(xiàn)基本差 分鎖存器IOIO。在圖IO的實施例內(nèi)，差分鎖存器IOIO使用互補(bǔ)晶體管對 來接收互補(bǔ)輸入信號對，以用于產(chǎn)生鎖存器輸出Q和被反相的鎖存器輸出 QB。鎖存器輸出Q與圖7的實施例的主輸出Ql或者從輸出Q2類似。類 似地，鎖存器輸出QB與圖7的實施例的主輸出QB1或者從輸出QB2類 似。所述互補(bǔ)輸入信號對被實現(xiàn)為被反相的信號對。兩個差分鎖存器1010 可以被級聯(lián)，以形成基本上等效于圖3的IQ產(chǎn)生器310的電子電路。 在圖IO的實施例內(nèi)，差分鎖存器IOIO包括數(shù)據(jù)晶體管對(晶體管T1 和T2)、鎖存器晶體管對(晶體管T3和T4)和時鐘晶體管對(晶體管 T5和T6)。在圖IO的實施例內(nèi)，因此，可以通過級聯(lián)所述兩個差分鎖存 器1010 (主鎖存器，之后是從鎖存器，所述從鎖存器被從時鐘信號 (CLK)的相反相位定時)而實現(xiàn)CML除以2功能。在某些實施例內(nèi)， 通過級聯(lián)兩個差分鎖存器1010而建立的IQ產(chǎn)生器的定時特性可以與上面 在圖4的時序圖內(nèi)描繪的那些定時特性相同或者類似。 現(xiàn)在參見圖11，示出了按照本發(fā)明的差分鎖存器1110的第一實施例 的示意圖。圖11的圖被提供用于說明，并且在替代實施例內(nèi)，可以使用 補(bǔ)充或者取代結(jié)合圖11實施例所述的那些部件和功能中某一些的部件和 功能實現(xiàn)本發(fā)明。 在圖11的實施例內(nèi)，使用電流模式邏輯(CML)技術(shù)來實現(xiàn)差分鎖 存器1110。在圖11的實施例內(nèi)，差分鎖存器1110使用互補(bǔ)晶體管對來接 收互補(bǔ)輸入信號對，以用于產(chǎn)生鎖存器輸出Q和反相鎖存器輸出QB。鎖 存器輸出Q與圖7的實施例的主輸出Ql或者從輸出Q2類似。類似地， 鎖存器輸出QB與圖7的實施例的主輸出QB1或者從輸出QB2類似。所 述互補(bǔ)輸入信號對被實現(xiàn)為被反相的信號對(D/DB、 SWAP/SWAPB和 CLK/CLKB)。兩個差分鎖存器1110可以被級聯(lián)，以形成基本上等效于圖 7的IQ產(chǎn)生器710的電子電路。 在圖11的實施例內(nèi)，差分鎖存器1110包括數(shù)據(jù)晶體管對(晶體管T1 和T2)、鎖存器晶體管對(晶體管T3和T4)、時鐘晶體管對(晶體管
T5和T6)、交換晶體管對(T7和T8)和反相數(shù)據(jù)晶體管對(T9和 T10)。在圖11的實施例內(nèi)，因此，可以通過級聯(lián)所述兩個差分鎖存器 1110 (主鎖存器，之后是從鎖存器，所述從鎖存器被從時鐘信號(CLK) 的相反相位定時)而實現(xiàn)CML除以2功能。
在圖11的實施例內(nèi)，差分鎖存器1110包含交換功能。在這種情況 下，兩對"D"輸入晶體管(數(shù)據(jù)對和反相數(shù)據(jù)對)連接到Q和QB鎖存 器輸出。 一組"D"輸入相對于另一組被反相。通過已經(jīng)被并入在上 "D"晶體管和下"CLK"晶體管之間的晶體管"棧"內(nèi)的交換晶體管對 來實現(xiàn)所述"D"輸入的選擇。在某些實施例內(nèi)，通過級聯(lián)兩個差分鎖存 器1110而建立的IQ產(chǎn)生器的定時特性可以與上面在圖8的時序圖內(nèi)描繪 的那些特性相同或者類似。
現(xiàn)在參見圖12，示出了按照本發(fā)明的差分鎖存器1210的第二實施例 的示意圖。圖12的圖被提供用于說明，并且在替代實施例內(nèi)，可以使用 補(bǔ)充或者取代結(jié)合圖12實施例所述的那些部件和功能中某一些的部件和 功能實現(xiàn)本發(fā)明。
在圖12的實施例內(nèi)，使用電流模式邏輯(CML)技術(shù)來實現(xiàn)差分鎖 存器1210。在圖12的實施例內(nèi)，差分鎖存器1210使用互補(bǔ)晶體管對來接 收互補(bǔ)輸入信號對，以用于產(chǎn)生鎖存器輸出Q和反相鎖存器輸出QB。鎖 存器輸出Q與圖7的實施例的主輸出Ql或者從輸出Q2類似。類似地， 鎖存器輸出QB與圖7的實施例的主輸出QB1或者從輸出QB2類似。所 述互補(bǔ)輸入信號對被實現(xiàn)為被反相的信號對(D/DB和CLK/CLKB)。另 外，差分鎖存器1210包括用于控制交換功能的VBIAS信號。兩個差分鎖 存器1210可以被級聯(lián)，以形成基本上等效于圖7的IQ產(chǎn)生器710的電子 電路。
在圖12的實施例內(nèi)，差分鎖存器1210包括數(shù)據(jù)晶體管對(晶體管T1 和T2)、鎖存器晶體管對(晶體管T3和T4)、時鐘晶體管對(晶體管 T5和T6)、第二時鐘晶體管對(T7和T8)和反相數(shù)據(jù)晶體管對(T9和 T10)。在圖12的實施例內(nèi)，VBIAS信號選擇性地激活交換電流源1212 或者反相交換電流源1214以使能或者禁止交換功能模式。在圖12的實施例內(nèi)，因此，可以通過級聯(lián)所述兩個差分鎖存器1210 (主鎖存器，之后是 從鎖存器，所述從鎖存器被從時鐘信號(CLK)的相反相位定時)而實現(xiàn) CML除以2功能。
在圖12的實施例內(nèi)，差分鎖存器1210因此有益地包含交換功能。在 這種情況下，兩對"D"輸入晶體管連接到Q和QB輸出。 一對"D"輸 入相對于另一對被反相。通過使能電流源"SWAP" 1212或者電流源 "SWAPB" 1214的交換開關(guān)來實現(xiàn)"D"輸入的選擇。在某些實施例內(nèi)， 通過級聯(lián)兩個差分鎖存器1210而建立的IQ產(chǎn)生器的定時特性可以與上面 在圖8的時序圖內(nèi)描繪的那些特性相同或者類似。
現(xiàn)在參見圖13，示出了按照本發(fā)明的差分鎖存器1310的第三實施例 的示意圖。圖13的圖被提供用于說明，并且在替代實施例內(nèi)，可以使用 補(bǔ)充或者取代結(jié)合圖13實施例所述的那些部件和功能中某一些的部件和 功能實現(xiàn)本發(fā)明。
在圖13的實施例內(nèi)，使用電流模式邏輯(CML)技術(shù)來實現(xiàn)差分鎖 存器1310。在圖13的實施例內(nèi)，差分鎖存器1310使用互補(bǔ)晶體管對來接 收互補(bǔ)輸入信號對，以用于產(chǎn)生鎖存器輸出Q和反相鎖存器輸出QB。鎖 存器輸出Q與圖7的實施例的主輸出Ql或者從輸出Q2類似。類似地， 鎖存器輸出QB與圖7的實施例的主輸出QB1或者從輸出QB2類似。所 述互補(bǔ)輸入信號對被實現(xiàn)為被反相的信號對(D/DB、 CLK/CLKB和 SWAP/SWAPB)。兩個差分鎖存器1310可以被級聯(lián)，以形成基本上等效 于圖7的IQ產(chǎn)生器710的電子電路。
在圖13的實施例內(nèi)，差分鎖存器1310包括單個數(shù)據(jù)晶體管對(晶體 管Tl和T2)、鎖存器晶體管對(晶體管T3和T4)和時鐘晶體管對(晶 體管T5和T6)。差分鎖存器1310還包括通過SWAP和SWAPB信號選 擇性地激活的兩對級聯(lián)晶體管。例如，可以激活SWAP信號以經(jīng)由T13將 D輸入傳遞到Q輸出，并且還經(jīng)由晶體管T14將DB輸入傳遞到QB輸 出?；蛘撸梢约せ頢WAPB信號以經(jīng)由T12將D輸入傳遞到QB輸出， 并且還經(jīng)由晶體管Tl 1將DB輸入傳遞到Q輸出。
在圖13的實施例內(nèi)，因此，可以通過級聯(lián)所述兩個差分鎖存器1310
(主鎖存器，之后是從鎖存器，所述從鎖存器被從時鐘信號(CLK)的相
反相位定時)而實現(xiàn)CML除以2功能。
在圖13的實施例內(nèi)，差分鎖存器1310因此有益地包含交換功能。在 這種情況下，"D"晶體管經(jīng)由兩對串聯(lián)晶體管而連接到Q和QB輸出。 SWAP HIGH將向Q和QB輸出提供反相的數(shù)據(jù)，而SWAP LOW將向Q 和QB輸出提供不反相的數(shù)據(jù)。在某些實施例內(nèi)，通過級聯(lián)兩個差分鎖存 器1310而建立的IQ產(chǎn)生器的定時特性可以與上面在圖8的時序圖內(nèi)描繪 的那些特性相同或者類似。在圖11、 12和13的所有的上述CML鎖存器 實施例內(nèi)，不使用另外的功率來包含交換功能。將這些差分鎖存器中的兩 個差分鎖存器級聯(lián)為主/從組合因此提供了具有自我重新定時的交換功能的 改善的除以2IQ產(chǎn)生器。
以上已經(jīng)參考某些實施例而描述了本發(fā)明。根據(jù)本申請的教導(dǎo)，其他 實施例對于本領(lǐng)域內(nèi)的技術(shù)人員是顯然的。例如，可以使用除了在上述的 實施例內(nèi)所述的那些之外的配置和技術(shù)來容易地實現(xiàn)本發(fā)明。另外，可以 與除了如上所述的系統(tǒng)之外的系統(tǒng)相結(jié)合地有效使用本發(fā)明。因此，在所 述的實施例之上的這些和其他變化希望被本發(fā)明涵蓋，本發(fā)明僅僅被所附 的權(quán)利要求限定。
本申請要求2007年7月2日提交的、題目為"具有自我重新定時的 IQ交換功能的除以2產(chǎn)生器"(Divide By 2 Generator Wkh Self Retimed IQ Swap Function)的美國臨時專利申請第60/958,224號的優(yōu)先權(quán)。上述的相 關(guān)申請被共同擁有，在此通過引用被包含在此。
權(quán)利要求
1.一種用于實現(xiàn)IQ產(chǎn)生器的系統(tǒng)，包括主鎖存器，其響應(yīng)于時鐘輸入信號而產(chǎn)生I信號；從鎖存器，其響應(yīng)于反相的時鐘輸入信號而產(chǎn)生Q信號；主選擇器，其被配置來提供從所述主鎖存器到所述從鎖存器的通信路徑；以及從選擇器，其被配置來提供從所述從鎖存器到所述主鎖存器的反饋路徑，所述I信號被直接地從所述主鎖存器輸出，而沒有插入的電子電路，所述Q信號被直接地從所述從鎖存器輸出，而沒有所述插入的電子電路。
2. 根據(jù)權(quán)利要求1的系統(tǒng)，其中，所述主鎖存器響應(yīng)于所述時鐘輸 入信號而從主鎖存器輸出產(chǎn)生所述I信號。
3. 根據(jù)權(quán)利要求2的系統(tǒng)，其中，所述從鎖存器響應(yīng)于所述反相的 時鐘輸入信號而從從鎖存器輸出產(chǎn)生所述Q信號。
4. 根據(jù)權(quán)利要求3的系統(tǒng)，其中，所述主選擇器響應(yīng)于交換信號而 從所述主鎖存器輸出或者反相主鎖存器輸出產(chǎn)生主選擇器輸出，所述主選 擇器輸出被提供到所述從鎖存器的從數(shù)據(jù)輸入。
5. 根據(jù)權(quán)利要求4的系統(tǒng)，其中，所述從選擇器響應(yīng)于反相的交換 信號而從所述從鎖存器輸出或者反相的從鎖存器輸出產(chǎn)生從選擇器輸出， 所述從選擇器輸出被提供到所述主鎖存器的主數(shù)據(jù)輸入。
6. 根據(jù)權(quán)利要求1的系統(tǒng)，其中，所述IQ產(chǎn)生器被配置為除以2裝 置，其以輸出頻率來產(chǎn)生所述I信號和所述Q信號，所述輸出頻率是所述 時鐘輸入信號的輸入頻率的一半。
7. 根據(jù)權(quán)利要求1的系統(tǒng)，其中，所述IQ產(chǎn)生器輸出具有90度的 相位分隔的所述I信號和所述Q信號。
8. 根據(jù)權(quán)利要求l的系統(tǒng)，其中，所述IQ產(chǎn)生器向單側(cè)邊帶射頻接 收器提供作為正交信號的所述I信號和所述Q信號，所述單側(cè)邊帶射頻接 收器包括混合器裝置，所述混合器裝置使用所述I信號和所述Q信號來解 調(diào)被發(fā)送的輸入信號。
9. 根據(jù)權(quán)利要求l的系統(tǒng)，其中，所述IQ產(chǎn)生器使用交換信號來使 能或者禁止IQ交換功能，當(dāng)禁止所述IQ交換功能時，所述I信號比所述 Q信號超前90度，當(dāng)使能所述IQ交換功能時，所述Q信號比所述I信號 超前90度。
10. 根據(jù)權(quán)利要求9的系統(tǒng)，其中，所述IQ交換功能使單側(cè)邊帶射 頻接收器能根據(jù)所述I信號相對于所述Q信號的相位關(guān)系而從上側(cè)邊帶模 式或者下側(cè)邊帶模式中進(jìn)行選擇。
11. 根據(jù)權(quán)利要求1的系統(tǒng)，其中，所述主鎖存器和所述從鎖存器被 實現(xiàn)為D鎖存器，所述主選擇器和所述從選擇器被實現(xiàn)為復(fù)用器裝置。
12. 根據(jù)權(quán)利要求1的系統(tǒng)，其中，所述主選擇器和所述從選擇器被 實現(xiàn)為同或裝置。
13. 根據(jù)權(quán)利要求l的系統(tǒng)，其中，利用差分邏輯電路來實現(xiàn)所述IQ 產(chǎn)生器，所述差分邏輯電路使用互補(bǔ)晶體管對來接收互補(bǔ)輸入信號。
14. 根據(jù)權(quán)利要求13的系統(tǒng)，其中，所述互補(bǔ)晶體管對包括數(shù)據(jù) 對、反相數(shù)據(jù)對、鎖存器對、交換對和時鐘對，所述互補(bǔ)輸入信號包括互 補(bǔ)數(shù)據(jù)、交換和時鐘信號。
15. 根據(jù)權(quán)利要求13的系統(tǒng)，其中，所述互補(bǔ)晶體管對包括數(shù)據(jù) 對、反相數(shù)據(jù)對、鎖存器對、時鐘對和反相時鐘對，所述互補(bǔ)輸入信號包 括互補(bǔ)數(shù)據(jù)和時鐘信號，所述IQ產(chǎn)生器使用VBIAS輸入信號來控制交換 電流源和反相的交換電流源。
16. 根據(jù)權(quán)利要求13的系統(tǒng)，其中，所述互補(bǔ)晶體管對包括數(shù)據(jù) 對、鎖存器對和時鐘對，所述互補(bǔ)輸入信號包括互補(bǔ)數(shù)據(jù)、時鐘和交換信 號，所述IQ產(chǎn)生器使用兩個級聯(lián)輸出晶體管對來選擇鎖存器輸出信號。
17. 根據(jù)權(quán)利要求1的系統(tǒng)，其中，所述主鎖存器在主時鐘輸入接收 所述時鐘輸入信號，所述從鎖存器在從時鐘輸入接收所述反相的時鐘輸入 信號，所述主鎖存器的主輸出被直接輸出為所述I信號，所述主輸出還被 提供到所述主選擇器的第一主選擇器輸入，所述主鎖存器的反相主輸出被 提供到所述主選擇器的第二主選擇器輸入，主鎖存器輸出被提供到所述從 鎖存器的從數(shù)據(jù)輸入。
18. 根據(jù)權(quán)利要求17的系統(tǒng)，其中，所述從鎖存器的從輸出被直接 輸出為所述Q信號，所述從輸出還被提供到所述從選擇器的第一從選擇器 輸入，所述從鎖存器的反相從輸出被提供到所述從選擇器的第二從選擇器 輸入，從鎖存器輸出經(jīng)由反饋回路被提供到所述主鎖存器的主數(shù)據(jù)輸入， 所述主選擇器在主選擇器交換輸入接收交換信號，所述從選擇器在從選擇 器交換輸入接收反相的交換信號。
19. 一種用于實現(xiàn)IQ產(chǎn)生器的方法，包括 響應(yīng)于時鐘輸入信號來使用主鎖存器產(chǎn)生I信號； 響應(yīng)于反相的時鐘輸入信號來使用從鎖存器產(chǎn)生Q信號； 配置主選擇器以提供從所述主鎖存器到所述從鎖存器的通信路徑； 配置從選擇器以提供從所述從鎖存器到所述主鎖存器的反饋路徑； 從所述主鎖存器直接地輸出所述I信號，而沒有插入的電子電路；并且從所述從鎖存器直接地輸出所述Q信號，而沒有所述插入的電子電路。
20. —種用于實現(xiàn)IQ產(chǎn)生器的系統(tǒng)，包括主鎖存器，其響應(yīng)于時鐘輸入信號而從主鎖存器輸出產(chǎn)生I信號；從鎖存器，其響應(yīng)于反相的時鐘輸入信號從從鎖存器輸出產(chǎn)生Q信號；主選擇器，其響應(yīng)于交換信號而從所述主鎖存器輸出或者反相的主鎖 存器輸出產(chǎn)生主選擇器輸出，所述主選擇器輸出被提供到所述從鎖存器的 從數(shù)據(jù)輸入；以及從選擇器，其響應(yīng)于反相的交換信號而從所述從鎖存器輸出或者反相 的從鎖存器輸出產(chǎn)生從選擇器輸出，所述從選擇器輸出被提供到所述主鎖 存器的主數(shù)據(jù)輸入，所述I信號被從所述主鎖存器輸出直接地輸出，而沒 有插入的電子電路，所述Q信號被從所述從鎖存器輸出直接地輸出，而沒 有所述插入的電子電路。
全文摘要
本發(fā)明提供了用于實現(xiàn)IQ產(chǎn)生器的交換功能的系統(tǒng)和方法。用于實現(xiàn)IQ產(chǎn)生器的系統(tǒng)和方法包括主鎖存器，其響應(yīng)于時鐘輸入信號而產(chǎn)生I信號；以及從鎖存器，其響應(yīng)于反相的時鐘輸入信號而產(chǎn)生Q信號。主選擇器被配置來提供從主鎖存器到從鎖存器的通信路徑，并且從選擇器被配置來提供自從鎖存器到主鎖存器的反饋路徑。上述的I和Q信號被直接地從相應(yīng)的主和從鎖存器輸出，而沒有任何插入的電子電路。
文檔編號H04L27/36GK101340184SQ20081012763
公開日2009年1月7日 申請日期2008年7月2日 優(yōu)先權(quán)日2007年7月2日
發(fā)明者伯納德·J·格里勞斯, 弗蘭克·E·海登, 德里克·麥洛 申請人:索尼株式會社;索尼電子有限公司