專利名稱：再現(xiàn)設備和再現(xiàn)方法
技術(shù)領域：
本發(fā)明涉及用來再現(xiàn)來自記錄介質(zhì)的多個通道的信號的再現(xiàn)設 備和再現(xiàn)方法。具體地說，本發(fā)明涉及通過解碼LDPC碼來進行再現(xiàn) 的再現(xiàn)設備和再現(xiàn)方法。
背景技術(shù)：
低密度奇偶校驗碼(下文稱作LDPC碼)正引起大量注意。已經(jīng)清 楚，類似于turbo碼等，LDPC碼當其代碼長度增大時可呈現(xiàn)接近 Shannon極限的性能。而且，LDPC碼具有最小距離與代碼長度成比 例的這樣一種特征，因而塊差錯概率特性是有利的。另外，幾乎不出 現(xiàn)所謂的誤碼本底現(xiàn)象(被觀察為turbo碼等的解碼特性)。這些是 LDPC碼的優(yōu)點。LDPC碼的最大特性是，定義LDPC碼的奇偶校驗矩陣是稀疏 矩陣。這里，稀疏矩陣是指具有顯著小數(shù)量的元素"l"的矩陣?；?校驗矩陣H產(chǎn)生生成矩陣G、并把二進制信息消息乘以生成矩陣G 而執(zhí)行以LDPC碼的編碼，由此產(chǎn)生編碼字。明確地說，以LDPC碼 編碼的編碼設備首先計算生成矩陣G，其與校驗矩陣H的轉(zhuǎn)置矩陣 HT的關(guān)系為建立表達式GHT=0。同時，作為解碼LDPC碼的一種方法，提出和-積算法。在和-積算法中，關(guān)于后驗概率的計算被分離成"變量節(jié)點處理，，和"校驗節(jié) 點處理"，并且它們被重復進行，由此確定具有高估計精度的比特串。后驗概率是指關(guān)于編碼字的條件概率，基于接受信號是已知的前提。 和-積算法通過近似逐位最大后驗概率解碼方法而得到，是一種計算后 驗概率而無省略的方法。和-積算法通過使用稀疏矩陣顯著地提高逼近 計算的效率。
在和-積算法中，當?shù)獯a的迭代計數(shù)增大時，改進估計精度 并且可校正代碼差錯。
一般地，把上限施加到迭代計數(shù)。這是因為， 在和-積算法中，不保證迭代計數(shù)的增大能提供滿足奇偶搜索條件的比 特串的這樣一種收斂。
當以和-積算法解碼LDPC碼的方法用于要求進行實時操作的系 統(tǒng)時，例如，在對帶狀磁性記錄介質(zhì)實時記錄/再現(xiàn)的設備上再現(xiàn)數(shù)據(jù)， 應該在更嚴格的限制下設置迭代計數(shù)的上限。如果即使當超過迭代計 數(shù)的上限時也得不到滿足奇偶搜索條件的比特串，則迭代解碼被強迫 終止以作為差錯校正中的差錯。
另外，日本專利申請公開No.2007-6382公開了 一種在LDPC碼 的迭代解碼中，基于對一幀可分配給迭代解碼的允許時間、 一幀中代 碼塊的數(shù)量、及每個代碼塊大小，確定每個代碼塊的最大迭代計數(shù)以 便在處理效率和功率消耗方面確定最佳迭代計數(shù)的技術(shù)。

發(fā)明內(nèi)容
當以和-積算法解碼LDPC碼的方法用于對帶狀磁性記錄介質(zhì)在 多通道上進行記錄/再現(xiàn)的磁性記錄/再現(xiàn)設備的數(shù)據(jù)再現(xiàn)時，用來解 碼LDPC碼的LDPC解碼器被提供給每個通道，并且在相應通道上的 LDPC解碼被并行進行，或者在通道上逐一解碼LDPC碼，就是說， 以時分方式使用一個LDPC解碼器以在每個通道上進行時分迭代解 碼。
優(yōu)先考慮到成本問題，采用一種結(jié)構(gòu)，其中使用一個LDPC解 碼器以時分方式在多個通道上進行時分LDPC解碼。然而，這種情況 下，產(chǎn)生如下問題。
使用一個LDPC解碼器以時分方式在多個(這種情況下，兩個)通道上進行時分LDPC解碼的情況下，要求大量迭代處理以在前一通 道上的LDPC解碼中得到滿足奇偶搜索條件的比特串。因此，當?shù)?處理重復了系統(tǒng)確定的最大次數(shù)或被重復接近于其的次數(shù)時，則擔心 下一通道上不能進行LDPC解碼，或者即使可能，也不能充分進行， 結(jié)果是LDPC解碼可能被迫終止，這可能導致差錯校正中差錯的出 現(xiàn)。
鑒于以上，考慮有一種方法，其中通過把系統(tǒng)確定的最大迭代計 數(shù)均勻地除以通道數(shù)量所得到的次數(shù)分發(fā)并分配給每個通道上的 LDPC解碼。然而，這種方法中，分配用于每個通道上的LDPC解碼 的迭代處理的最大迭代計數(shù)限于1/(通道數(shù)量)，結(jié)果是系統(tǒng)確定的最 大迭代計數(shù)的使用效率降低并且差錯率增大。
鑒于上述情況，已形成本發(fā)明以提供一種再現(xiàn)設備和一種再現(xiàn)方 法，能夠當使用一個LDPC解碼器進行通道上的LDPC碼的時分迭代 解碼時，優(yōu)化分配有限迭代計數(shù)給多個通道的每一個，并降低差錯率。
為了解決上述問題，在本發(fā)明的實施例中，希望提供一種配置成 再現(xiàn)多個通道的信號的再現(xiàn)設備。再現(xiàn)設備包括軟-判決裝置、保持裝 置、解碼裝置及控制裝置。軟-判決裝置為多個通道的每一個通道對塊 的每個比特進行軟判決，塊以LDPC(低密度奇偶校驗)碼編碼成與 LDPC碼的長度相對應的比特串。保持裝置為多個通道的每一個通道 保持以塊為單位的軟-判決結(jié)果，軟-判決結(jié)果由軟-判決裝置得到。解 碼裝置輸入以塊為單位的軟-判決結(jié)果，并通過迭代解碼得到估計比特 串?？刂蒲b置基于多個通道的每一個的迭代解碼結(jié)束時的迭代計數(shù)， 確定多個通道(在其中每個通道上下個塊被迭代解碼)中的優(yōu)先順序， 并且為多個通道的每一個通道控制以塊為單位的軟-判決結(jié)果從保持 裝置到解碼裝置的輸入，從而按照優(yōu)先順序為多個通道的每一個進行 迭代解碼。
本發(fā)明的實施例中，控制裝置基于多個通道的每一個通道上的迭 代解碼結(jié)束時的迭代計數(shù)，確定多個通道(在其中每個通道上下個塊被 迭代解碼)中的優(yōu)先順序，并且為多個通道的每一個通道控制以塊為單位的軟-判決結(jié)果的輸入，從而按照優(yōu)先順序為多個通道的每一個進行
迭代解碼。結(jié)果，在使用一個LDPC解碼器在多個通道上對LDPC碼 進行時分迭代解碼的情況下，可優(yōu)化分配到通道的有限迭代計數(shù)，并 因而可減小差錯率。
本發(fā)明實施例中的再現(xiàn)設備中，軟-判決裝置可得到以比特為單 位的后驗概率的對數(shù)-似然比率作為軟-判決結(jié)果。
本發(fā)明實施例中的再現(xiàn)設備中，控制裝置可以確定多個通道中的 優(yōu)先順序，從而在某一通道(迭代解碼結(jié)束時，其上的迭代解碼進行得 比任何其它通道次數(shù)少)上的下個塊先于其它通道被迭代解碼。以這種 結(jié)構(gòu)，第一通道上的迭代解碼以較小迭低計數(shù)結(jié)束的概率變高，并因 而較大迭代計數(shù)可分配給下一通道上的迭代解碼，這可降低塊差錯發(fā) 生概率。就是說，當SN比由于低質(zhì)量的再現(xiàn)信號而變得較小時，用 于LDPC碼的迭代解碼的迭代計數(shù)增大。再現(xiàn)信號的質(zhì)量主要取決于 例如記錄頭或再現(xiàn)頭的特性，所以在特定通道迭代解碼時的迭代計數(shù) 可能比在另一通道上大。因此，通過首先在先前迭代計數(shù)較小的通道 上進行迭代解碼，增大了較大有限迭代計數(shù)可分配到下一通道的迭代 解碼的概率。
根據(jù)本發(fā)明實施例的再現(xiàn)設備中，當在多個通道上進行迭代解碼 時，解碼裝置設置迭代計數(shù)的上限。當要求實時的數(shù)據(jù)再現(xiàn)時，考慮 到時間壓力而確定迭代計數(shù)的上限。本發(fā)明中，在如上描述的那樣設 置迭代計數(shù)的上限的情況下，通過優(yōu)化分配到通道的有限迭代計數(shù)， 可降低差錯率。
根據(jù)本發(fā)明實施例的再現(xiàn)設備中，解碼裝置在變量節(jié)點處理和校 驗節(jié)點處理中對后驗概率進行計算，并進行它們之間的迭代處理。這 種方法稱作和-積算法，用和-積算法，通過重復進行迭代處理可確定 具有高估計精度的比特串。后驗概率是指關(guān)于編碼字的條件概率，基 于接受信號是已知的前提。和-積算法通過近似逐位最大后驗概率解碼 方法而得到，這是一種計算后驗概率而無省略的方法。和-積算法通過 使用稀疏矩陣顯著提高近似計算的效率。根據(jù)本發(fā)明的另一實施例，提供有一種再現(xiàn)多個通道的信號的方
法。方法包括為多個通道的每一個通道對塊的每個比特進行軟判決， 塊以LDPC(低密度奇偶校驗)碼編碼成與LDPC碼的長度相對應的比 特串；輸入以塊為單位的軟-判決結(jié)果，并通過迭代解碼得到估計比特 串；及基于為多個通道的每一個的迭代解碼結(jié)束時的迭代計數(shù)，確定 多個通道(其中為每個通道下個塊被迭代解碼)中的優(yōu)先順序，并且進 行控制，從而按照優(yōu)先順序為多個通道的每一個進行迭代解碼。
根據(jù)本發(fā)明的實施例，基于多個通道的每一個的迭代解碼結(jié)束時 的迭代計數(shù)確定多個通道(其中每個通道上下個塊被迭代解碼)中的優(yōu) 先順序、并且進行控制從而按照優(yōu)先順序為多個通道的每一個進行迭 代解碼，在使用 一個LDPC解碼器在多個通道上對LDPC碼進行時分 迭代解碼的情況下，可優(yōu)化分配給通道的有限迭代計數(shù)，并因而可減 小差錯率。
另一種配置成再現(xiàn)多個通道的信號的再現(xiàn)設備包括軟-判決部 分、保持部分、解碼部分及控制部分。軟-判決部分為多個通道的每一 個通道對塊的每個比特進行軟判決，塊以LDPC(低密度奇偶校驗)碼 編碼成與LDPC碼的長度相對應的比特串。保持部分為多個通道的每 一個通道保持以塊為單位的軟-判決結(jié)果，軟-判決結(jié)果由軟-判決部分 得到。解碼部分輸入以塊為單位的軟-判決結(jié)果，并通過迭代解碼得到 估計比特串。控制部分基于多個通道的每一個的迭代解碼結(jié)束時的迭 代計數(shù)確定多個通道(在其每一個上，下個塊被迭代解碼)中的優(yōu)先順 序，并為多個通道的每一個通道控制以塊為單位的軟-判決結(jié)果從保持 部分到解碼部分的輸入，從而按照優(yōu)先順序為多個通道的每一個進行 迭代解碼。
根據(jù)本發(fā)明的實施例，在使用一個LDPC解碼器在多個通道上 對LDPC碼進行時分迭代解碼的情況下，可優(yōu)化分配給通道的有限迭 代計數(shù)，并因而可減小差錯率。
本發(fā)明的這些和其它目的、特征和優(yōu)點在附圖所示的最好模式實 施例的如下詳細描述的啟示下將變得更明白。


圖l是方塊圖，表示根據(jù)本發(fā)明實施例的磁性記錄/再現(xiàn)設備中
的記錄設備結(jié)構(gòu)；
圖2是方塊圖，表示根據(jù)本發(fā)明實施例的磁性記錄/再現(xiàn)設備中
的再現(xiàn)設備結(jié)構(gòu)；
圖3是表示記錄介質(zhì)上由圖l所示的記錄設備記錄的l塊記錄比
特串的結(jié)構(gòu)圖4是表示LDPC碼的奇偶校驗矩陣H的節(jié)點表示圖5是以LDPC解碼器迭代解碼LDPC碼的流程圖6是表示用于1塊的每個比特的對數(shù)-似然比(LLR)被設置到變
量節(jié)點的狀態(tài)的圖7是表示計算從變量節(jié)點n到校驗節(jié)點m給出的消息Bum的
圖8是表示計算從校驗節(jié)點m到變量節(jié)點n給出的消息Amn的
圖9是在使用一個LDPC解碼器以時分方式進行兩個通道上的 時分迭代解碼的情況下，對緩沖器/選擇器控制器的控制流程圖；及 圖10是關(guān)于兩個通道之間的迭代解碼的順序控制的計時圖。
具體實施例方式
下文參照附圖將描述本發(fā)明的實施例。
圖1和2各自表示根據(jù)本發(fā)明實施例的再現(xiàn)設備應用于對帶狀磁 性記錄介質(zhì)進行記錄/再現(xiàn)的磁性記錄/再現(xiàn)設備的情況下的實施例的 結(jié)構(gòu)。圖l是表示在磁性記錄/再現(xiàn)設備中的記錄設備的結(jié)構(gòu)圖。圖2 表示在磁性記錄/再現(xiàn)設備中的再現(xiàn)設備的結(jié)構(gòu)圖。
這個實施例的磁性記錄/再現(xiàn)設備用多個記錄頭在帶狀磁性記錄 介質(zhì)上記錄多個通道的信號，并且用多個再現(xiàn)頭從帶狀磁性記錄介質(zhì) 再現(xiàn)多個通道的信號。這個實施例中，將對通道數(shù)量是兩個的情形給出描述，但在本發(fā)明中數(shù)量僅必須是至少兩個。
首先，參照圖l將描述記錄設備結(jié)構(gòu)。如圖1所示，記錄設備包
括數(shù)據(jù)分發(fā)部分10、首部添加部分11A和IIB、 LDPC編碼部分12A 和12B、 SYNC圖案添加部分13A和13B、記錄放大器14A和14B、 及記錄頭15A和15B。這里，把首部添加部分11A和IIB、 LDPC編 碼部分12A和12B、 SYNC圖案添加部分13A和13B、記錄放大器 14A和14B、及記錄頭15A和15B分別提供給每個通道。
數(shù)據(jù)分發(fā)部分10把用戶數(shù)據(jù)劃分到所述數(shù)量的通道，并且把劃 分數(shù)據(jù)分發(fā)給在每個通道的首部添加部分11A和IIB。
首部添加部分11A和11B各自把各種輔助信息項作為再現(xiàn)控制 所必需的首部添加到為每個通道劃分的用戶數(shù)據(jù)上。
LDPC編碼部分12A和12B各自對添加了首部的數(shù)據(jù)進行LDPC 編碼，并且產(chǎn)生LDPC編碼字。
SYNC圖案添加部分13A和13B各自把用來檢測塊的SYNC圖 案添加到由LDPC編碼部分12A和12B的每一個產(chǎn)生的編碼字的首部。
記錄放大器14A和14B基于從SYNC圖案添加部分13A和13B 的每一個輸出的記錄代碼串，分別驅(qū)動記錄頭15A和15B。記錄頭15A 和15B各自把信號記錄在帶狀磁性記錄介質(zhì)16上。
接下來，將解釋這個實施例中磁性記錄/再現(xiàn)設備的記錄設備的 操作。首先，用戶數(shù)據(jù)被輸入到數(shù)據(jù)分發(fā)部分10中，并劃分到所述 數(shù)量的通道以分發(fā)到首部添加部分11A和IIB。按如下進行對每個通 道的連續(xù)操作。
首部添加部分11A和11B各自把各種輔助信息項作為用戶數(shù)據(jù) 的再現(xiàn)控制所必需的首部添加到從數(shù)據(jù)分發(fā)部分10供給的用戶數(shù)據(jù) 上。隨后，LDPC編碼部分12A和12B各自編碼已添加了首部的數(shù)據(jù)， 從而數(shù)據(jù)由與LDPC碼長度N相對應的比特計數(shù)所代表。例如，從 定義奇偶性代碼的校驗矩陣H計算建立GHT=0的生成矩陣G、并把 對其已添加首部的數(shù)據(jù)乘以生成矩陣G，進行LDPC編碼。這里，定義奇偶性代碼的校驗矩陣H的特征在于由M行和N列的元素"0"和 "l"構(gòu)成并且是稀疏矩陣。稀疏矩陣是指具有顯著小數(shù)量的元素"l"的 矩陣。通過編碼獲得的比特計數(shù)是LDPC碼長度N。與LDPC碼長度 N相對應的比特串被作為1個塊。接下來，SYNC圖案由SYNC圖案添加部分13A和13B的每一 個添加到塊的首部，由此得到l塊的記錄比特串。圖3表示1塊的記錄比特串的結(jié)構(gòu)。如圖3所示，用于塊檢測的 SYNC圖案添加到1塊的記錄比特串的首部。SYNC圖案跟隨有編碼 字，作為通過編碼對其已添加首部的用戶數(shù)據(jù)得到的1塊的比特串。編 碼字由對其已添加首部的用戶數(shù)據(jù)的消息比特串和校驗比特串構(gòu)成。此后，記錄放大器14A和14B基于記錄比特串分別驅(qū)動記錄頭 15A和15B,由此把信號記錄在帶狀磁性記錄介質(zhì)16上。接下來，參照圖2，將描述再現(xiàn)設備的結(jié)構(gòu)。如圖2所示，再現(xiàn) 設備包括再現(xiàn)頭21A和21B、再現(xiàn)放大器22A和22B、 AD轉(zhuǎn)換器23A 和23B、 HPF(高通濾波器)24A和24B、前置濾波器25A和25B、數(shù) 字相位同步電路26A和26B、適應均衡濾波器27A和27B、軟-判決 檢測器28A和28B、 SYNC檢測器29A和29B、緩沖器30A和30B、 選擇器31、 LDPC解碼器32、數(shù)據(jù)處理器33、及緩沖器/選擇器控制 器34。把再現(xiàn)頭21A和21B、再現(xiàn)放大器22A和22B、 AD轉(zhuǎn)換器23A 和23B、 HPF(高通濾波器)24A和24B、前置濾波器25A和25B、數(shù) 字相位同步電路26A和26B、適應均衡濾波器27A和27B、軟-判決 檢測器28A和28B、 SYNC檢測器29A和29B、及緩沖器30A和30B 分別提供給每個通道。選擇器31、 LDPC解碼器32、數(shù)據(jù)處理器33、 及緩沖器/選擇器控制器34被單獨提供。再現(xiàn)頭21A和21B各自讀取在磁性記錄介質(zhì)16上記錄的信號。 再現(xiàn)放大器22A和22B各自把來自再現(xiàn)頭21A和21B的每一個的輸 出放大到在后續(xù)電路可處理的電平。AD轉(zhuǎn)換器23A和23B各自把從 再現(xiàn)放大器22A和22B的每一個輸出的模擬再現(xiàn)信號轉(zhuǎn)換成數(shù)字值。 HPF 24A和24B各自從來自AD轉(zhuǎn)換器23A和23B的輸出除去后續(xù)處理中不必要的低頻分量。前置濾波器25A和25B各自為了相位同步 對已經(jīng)通過HPF 24A和24B的再現(xiàn)信號進行均衡處理。數(shù)字相位同 步電路26A和26B從已經(jīng)由AD轉(zhuǎn)換器23A和23B異步采樣的再現(xiàn) 信號產(chǎn)生相位同步數(shù)據(jù)序列。適應均衡濾波器27A和27B各自基于從 后級的軟-判決檢測器28A和28B的每一個輸出的誤差信號把其抽頭 (tap)系數(shù)更新到最優(yōu)值，并且把輸入信號均衡到預定目標均衡特性。
至于軟-判決檢測器28A和28B，例如使用后驗概率檢測器。后 驗概率檢測器對每個比特基于輸入值y計算后驗概率 P0=P(x=0l Y=y) 、 Pl=P(x=l| Y=y)， 并且輸出對數(shù)概率比 (LLR)X=log(Pl/P0)。這里，x代表記錄比特，并且例如取值"0"或"1"。
應當注意，后驗概率檢測器使用格架圖(trellis diagram)可以從多 個輸入值(包含以前和以后的)得到LLR。格架圖代表根據(jù)輸入比特串 在編碼器狀態(tài)變化過程中產(chǎn)生的代碼串。
SYNC檢測器29A和29B各自從軟-判決檢測器28A和28B確定 的LLR檢測在塊首部的SYNC圖案，并且進行控制，從而1塊的最 新LLR保持在緩沖器30A和30B中。
緩沖器30A和30B各自為每個通道保持1塊的LLR。以塊為單 位對緩沖器30A和30B寫入LLR是由SYNC檢測器29A和29B控 制，并且其讀取由緩沖器/選擇器控制器34控制。
選擇器31在緩沖器/選擇器控制器34的控制下選擇緩沖器30A 和30B之一以把LLR以塊為單位供給到LDPC解碼器32。
LDPC解碼器32是進行LDPC碼的迭代解碼的電路，以塊為單 位LLR通過選擇器31輸入而作為輸入。LDPC解碼器32把每個通 道在迭代解碼結(jié)束時的迭代計數(shù)輸出到緩沖器/選擇器控制器34。
緩沖器/選擇器控制器34包括寄存器，用來存儲每個通道在迭代 解碼結(jié)束時的迭代計數(shù)，該迭代計數(shù)已經(jīng)由LDPC解碼器32輸入。 基于通道在迭代解碼結(jié)束時的已存儲在寄存器中的迭代計數(shù)，緩沖器 /選擇器控制器34確定其中在后續(xù)塊中進行迭代解碼的通道的優(yōu)先順 序。然后，緩沖器/選擇器控制器34從緩沖器30A和30B讀取數(shù)據(jù)并且控制選擇器31，從而對通道的迭代解碼按優(yōu)先順序依次進行。數(shù)據(jù)處理器33是用來基于LDPC解碼器32獲得的估計編碼字 對每個通道恢復數(shù)據(jù)項并連接數(shù)據(jù)項由此恢復記錄數(shù)據(jù)的電路。接下來，將給出通過LDPC解碼器32迭代解碼LDPC碼的詳細 描述。這個實施例中，LDPC碼的迭代解碼使用和-積算法進行。和-積算法中，對于后驗概率的計算按"變量節(jié)點處理，，和"校驗節(jié)點處理，， 的兩種處理進行。所述處理迭代地進行，由此確定具有高估計精度的 比特串。圖4是表示LDPC碼的奇偶校驗矩陣H的節(jié)點表示圖。LDPC 碼的奇偶校驗矩陣H(N行和M列)由N個變量節(jié)點、M個校驗節(jié)點 以及若干條邊線表示。當奇偶校驗矩陣H的第M行和第n列中的元 素hmn是"1"時，邊線連接變量節(jié)點n和校驗節(jié)點m。圖5是通過LDPC解碼器32迭代解碼LDPC碼的流程圖。LDPC 解碼器32基于來自SYNC檢測器29A和29B的SYNC檢測信號檢測 塊首部，并且用于1塊的每個比特的對數(shù)概率比(LLR)L1、 L2、...、 Ln被依次設置到圖6所示的N個變量節(jié)點(步驟SlOl)。接下來，LDPC解碼器32初始化從校驗節(jié)點到變量節(jié)點的消息 Amn和迭代計數(shù)R(步驟S102)，并且設置迭代解碼的有限迭代計數(shù) u(步驟S103)。此后，跳過步驟S104、 S105、 S106及S107，并且然后把迭代計 數(shù)R增加1(步驟S108)。之后，按如下進行第一次迭代處理。作為變量節(jié)點處理，LDPC解碼器32由如下表達式計算從變量 節(jié)點n到校驗節(jié)點m給出的消息Bmn(步驟S109)。圖7是表示計算 消息Bmn的方法的圖。[表達式ll Bmn= Z!Amn+;Lnn鄰(n)- m這里，通過從鏈接到變量節(jié)點n上的校驗節(jié)點集B(n)排除校驗 節(jié)點m，圖7表示為m'，得到B(n)-m("-"意味著"排除")。圖7表示的Am'n是到變量節(jié)點n的用校驗節(jié)點m'計算的消息。因為消息Am'n 的初始值是0，所以從變量節(jié)點n到校驗節(jié)點m的笫一消息Bmn是 Ln。接下來，LDPC解碼器32使用如下表達式計算從校驗節(jié)點m到 變量節(jié)點n的消息Amn(步驟S110)。圖8是表示消息Amn的計算方 法的圖。[表達式2Amn = n sign(Bmn) f (E f (|Bmn|)) ■ ■ ■ (2)n'6A(m)-n n'eA(m)-n這里，函數(shù) f(x)是 Gallager 函數(shù)，并且由 f(x"ln((exp(x)+l)/(exp(x)-l))確定。通過從鏈接到校驗節(jié)點m上的變 量節(jié)點集A(m)排除變量節(jié)點n，表示為n',得到A(m)-n("-"意味著"排 除")。圖8表示的Bmn'是到校驗節(jié)點m的用變量節(jié)點n'計算的消息。接下來，返回到步驟S103, LDPC解碼器32使用如下表達式計 算對數(shù)后驗概率比的近似值Kn。表達式3Kn=I]Amn+Ln …(3)m'印(n)應當注意，對于LSI上的實施，近似表達式用來計算消息Amn、 消息Bmn及函數(shù)f(x)。當結(jié)束上述消息Amn、消息Bmn、對數(shù)后驗概率比的近似值 Kn的計算時，LDPC解碼器32基于對數(shù)后驗概率比的近似值Kn確 定估計解碼字C'n(步驟S105)。這里，C'是具有巻曲(circumflex)的C 的替代表示。估計解碼字C'n的確定按如下進行。當對數(shù)后驗概率比 的近似值Kn等于或大于0時，LDPC解碼器32把估計解碼字C'n確 定成"O"。當對數(shù)后驗概率比的近似值Kn小于0時，LDPC解碼器 32把估計解碼字C'n確定成"1"。接下來，LDPC解碼器32判斷當前得到的估計解碼字C'n是否滿足奇偶校驗條件C'nH^0(步驟S106)。這里，HT是LDPC奇偶校 驗矩陣H的轉(zhuǎn)置矩陣。當估計解碼字C'n滿足奇偶校驗條件時，LDPC 解碼器32把當前得到的估計解碼字C'n輸出到數(shù)據(jù)處理器33，把迭 代解碼結(jié)束時的迭代計數(shù)R輸出到緩沖器/選擇器控制器34，并且結(jié)束解碼(步驟Slll)。這里，從消息Bmn、消息Amn、對數(shù)后驗概率比的近似值Kn、 及估計解碼字c'n的計算開始，到估計解碼字C'n是否滿足奇偶校驗 條件的判斷的處理稱作"一次迭代處理"。所進行迭代處理的次數(shù)稱作 迭代計數(shù)R。當步驟S106判斷的結(jié)果表示估計解碼字C'n滿足奇偶校驗條件 時，LDPC解碼器32把當前得到的估計解碼字C'n輸出到數(shù)據(jù)處理 器33作為解碼結(jié)果，并且結(jié)束迭代解碼。當估計解碼字C'n不滿足 奇偶校驗條件時，進行當前迭代計數(shù)R是否已經(jīng)達到有限迭代計數(shù)u 的判斷(步驟S107)。在當前迭代計數(shù)R還未達到有限迭代計數(shù)u時， LDPC解碼器32把迭代計數(shù)R增加l(步驟S108),然后執(zhí)行后續(xù)迭代 處理。后續(xù)處理中，LDPC解碼器32重復迭代處理，直到判斷產(chǎn)生的 估計解碼字C'n滿足奇偶校驗條件，或者直到剛好當前迭代計數(shù)R達 到有限迭代計數(shù)u之前。當步驟S107判斷當前迭代計數(shù)R已經(jīng)達到 有限迭代計數(shù)u時，就是說，即使當?shù)幚碇貜蛈次時估計解碼字 C'n也不滿足奇偶校驗條件時，LDPC解碼器32強迫地終止解碼處理， 把處理中的塊作為差錯塊(步驟S112)。根據(jù)這個實施例的磁性記錄設備中， 一個LDPC解碼器32以時 分方式使用，以在多個通道上進行時分迭代解碼。接下來，將給出關(guān)于使用一個LDPC解碼器32以時分方式在多 個通道上進行時分迭代解碼的控制的描述。這里，通道數(shù)量假定是兩 個。這種情況下，要求LDPC解碼器32是能夠在兩倍或更大通道頻 率的速率下進行解碼的電路。圖9是使用一個LDPC解碼器以時分方式在兩個通道上進行時分迭代解碼的情況下緩沖器/選擇器控制器34的控制流程圖。這里，兩個通道中， 一個通道稱作"第一通道"，而另一通道稱作 "第二通道"。緩沖器/選擇器控制器34包括第一優(yōu)先順序寄存器、第 二優(yōu)先順序寄存器、第一迭代計數(shù)寄存器、及第二迭代計數(shù)寄存器。 第一優(yōu)先順序寄存器存儲在第一通道上迭代解碼的優(yōu)先順序。第二優(yōu) 先順序寄存器存儲在第二通道上迭代解碼的優(yōu)先順序。第一迭代計數(shù) 寄存器存儲在第一通道上在最新迭代解碼結(jié)束時的迭代計數(shù)。第二迭 代計數(shù)寄存器存儲在第二通道上在最新迭代解碼結(jié)束時的迭代計數(shù)。首先，緩沖器/選擇器控制器34把初始值設置到相應通道的優(yōu)先 順序寄存器。例如，把代表第一順序優(yōu)先級(下文稱作"優(yōu)先順序1") 的數(shù)值1設置到第一優(yōu)先順序寄存器作為初始值，而把代表第二順序 優(yōu)先級(下文稱作"優(yōu)先順序2")的數(shù)值2設置到第二優(yōu)先順序寄存器 作為初始值。結(jié)果，在解碼開始時，首先開始在第一通道上的迭代解 碼，并且然后在第一通道上的迭代解碼結(jié)束之后立即開始在第二通道 上的迭代解碼。此后，當檢測到相應通道上的緩沖器30A和30B各自正在存儲 1塊或更多的數(shù)據(jù)(LLR)時(在步驟S201中為是)，緩沖器/選擇器控制 器34把選擇信號輸出到選擇器31,從而通道上在緩沖器30A中的數(shù) 據(jù)(LLR)設置為優(yōu)先順序1，就是說，這種情況下選擇笫一通道(步驟 S202)?；趤碜跃彌_器/選擇器控制器34的選擇信號，選擇器31選 擇第一通道上緩沖器30A中的數(shù)據(jù)(LLR)以把數(shù)據(jù)供給到LDPC解碼 器32。因而，在LDPC解碼器32，關(guān)于從緩沖器30A讀出的l塊的 數(shù)據(jù)(LLR)的迭代解碼由上述過程實現(xiàn)。對于從多個通道首先選出的通道上的迭代解碼，把計數(shù)U設置 到LDPC解碼器32作為有限迭代計數(shù)u。計數(shù)U是通過把完全輸出 1塊的數(shù)據(jù)(LLR)到緩沖器30A和30B的每一個所需的時間段內(nèi)可進 行的最大迭代計數(shù)除以通道總數(shù)而得到。應當注意，計數(shù)U事先存儲 在系統(tǒng)中。有限迭代計數(shù)u可以在LDPC解碼器32從緩沖器/選擇器 控制器34接收到有限迭代計數(shù)ii的通知時被設置?？商鎿Q地，當LDPC解碼器32從緩沖器/選擇器控制器34接收通知以指示在多個通道的首 先選中的通道上進行解碼時，計數(shù)U可以設置為有限迭代計數(shù)u。當LDPC解碼器32結(jié)束1塊的迭代解碼時(步驟S203中為是)， 把塊的迭代解碼結(jié)束時的迭代計數(shù)R通知給緩沖器/選擇器控制器34。 緩沖器/選擇器控制器34把從LDPC解碼器32通知的迭代計數(shù)R存 儲在對應于已給出優(yōu)先順序1的通道的迭代計數(shù)寄存器中，就是說， 這種情況下是與第一通道相對應的第一迭代計數(shù)寄存器中(步驟 S204)。這里，第一迭代計數(shù)寄存器中存儲的迭代計數(shù)R表示為"迭代 計數(shù)Rl"。隨后，緩沖器/選擇器控制器34把選擇信號輸出到選擇器31，從 而選擇在已給出優(yōu)先順序2的通道(就是說，這種情況下的第二通道) 上的緩沖器30B的數(shù)據(jù)(LLR)(步驟S205)?；趤碜跃彌_器/選擇器控 制器34的選擇信號，選擇器31選擇緩沖器30B的數(shù)據(jù)(LLR)，并把 數(shù)據(jù)供給到LDPC解碼器32。因而，在LDPC解碼器32，關(guān)于從緩 沖器30B讀出的1塊的數(shù)據(jù)(LLR)的迭代解碼由上述過程實現(xiàn)。對于多個通道的第二選中通道上的迭代解碼，把計數(shù)(2U-R)設置 到LDPC解碼器32作為有限迭代計數(shù)u。計數(shù)(2U-R)通過從完全輸 出1塊的數(shù)據(jù)(LLR)到緩沖器30A和30B的每一個所需的時間段內(nèi)可 進行的最大迭代計數(shù)(在通道數(shù)是兩個的情況下為2U)減去在首先選 中的通道上的迭代解碼結(jié)束時的迭代計數(shù)R而得到。有限迭代計數(shù)u 可以在LDPC解碼器32從緩沖器/選擇器控制器34接收到有限迭代 計數(shù)u的通知時被設置。可替換地，當LDPC解碼器32從緩沖器/選 擇器控制器34接收通知以指示在第二選中通道上進行解碼時，計數(shù) 2U-R可以設置為有限迭代計數(shù)u。當LDPC解碼器32結(jié)束1塊的迭代解碼時(在步驟S206中為是)， 把塊的迭代解碼結(jié)束時的迭代計數(shù)R通知給緩沖器/選擇器控制器34。 緩沖器/選擇器控制器34把從LDPC解碼器32通知的迭代計數(shù)R存 儲在對應于已給出優(yōu)先順序2的通道的迭代計數(shù)寄存器中，就是說， 這種情況下在與第二通道相對應的第二迭代計數(shù)寄存器中(步驟S207)。這里，第二迭代計數(shù)寄存器中存儲的迭代計數(shù)R表示為"迭代 計數(shù)R2"。接下來，緩沖器/選擇器控制器34把第 一迭代計數(shù)寄存器中存儲 的迭代計數(shù)Rl與第二迭代計數(shù)寄存器中存儲的迭代計數(shù)R2相比較， 并且判斷是否滿足RKR2(步驟S208)。在滿足RKR2的情況下，把 數(shù)值1設置到第一優(yōu)先順序寄存器作為在第一通道上用于迭代解碼的 優(yōu)先順序Bl，并且把數(shù)值2設置到第二優(yōu)先順序寄存器作為在第二 通道上用于迭代解碼的優(yōu)先順序B2(步驟S209).換句話說，通道上的 優(yōu)先順序寄存器仍然存儲初始值。與此相反，在不滿足RKR2的情 況下，把數(shù)值2設置到第一優(yōu)先順序寄存器作為在第一通道上用于迭 代解碼的優(yōu)先順序Bl,并且把數(shù)值1設置到笫二優(yōu)先順序寄存器作 為在第二通道上用于迭代解碼的優(yōu)先順序B2(步驟S210)。緩沖器/選擇器控制器34對兩個通道上的塊的下一次迭代解碼的 控制是分別根據(jù)新設置到通道的優(yōu)先順序寄存器的優(yōu)先順序Bl和B2 進行。換句話說，對多個通道上的塊的下一次時分迭代解碼是從前一 次迭代解碼結(jié)束時其迭代計數(shù)較小的通道執(zhí)行。圖10表示對兩個通道之間的迭代解碼順序的控制時序圖的例 子。這個例子中，首先開始在第一通道(ch 1)上在緩沖器30A中存儲 的塊(塊l)的迭代解碼。塊1的迭代解碼結(jié)束后，立即開始在第二通 道(ch 2)上在緩沖器30B中存儲的塊(塊2)的迭代解碼。這種情況下， 對于第一通道(ch l)上的塊(塊l)進行迭代處理十次，并且對于第二通 道(ch 2)上的塊(塊2)進行三次，就是說，Rl=10和R2=3，這不滿足 RKR2。因此，下次迭代解碼從在第二通道(ch 2)上在緩沖器30B中 存儲的塊(塊4)開始。在塊(塊4)的迭代解碼結(jié)束后，立即進行在第一 通道(ch l)上在緩沖器30A中存儲的塊(塊3)的迭代解碼。結(jié)果，這種情況下對兩個通道上的迭代解碼，迭代處理對于塊(塊 4)進行三次，并且對于塊(塊3)進行2U-3次。以這種方式，當?shù)降谝?通道上的迭代解碼結(jié)束時要求較小迭代計數(shù)時，可把較大迭代計數(shù)分 配在下一通道上的迭代解碼，結(jié)果是可降低塊差錯發(fā)生概率。一般地，當SN比由于低質(zhì)量再現(xiàn)信號變得較小時，LDPC碼的 迭代解碼時的迭代計數(shù)增大。再現(xiàn)信號的質(zhì)量主要取決于例如記錄頭 或再現(xiàn)頭的特性，所以一個特定通道上迭代解碼時的迭代計數(shù)可能比 在另一通道上的大。因此，通過首先在先前迭代計數(shù)較小的通道上進 行迭代解碼，增大了較大有限迭代計數(shù)u可分配在下一通道上的迭代 解碼的概率。至此，描述了通道數(shù)量是兩個的情形。在通道數(shù)量是三個的情況 下，還是僅要求迭代解碼從多個通道中的先前迭代計數(shù)較小的通道進 行，并因而本發(fā)明可應用于這種情形。當然，這種情況下，LDPC解 碼器32必須是能夠以三倍或更大通道頻率的速率進行解碼的電路。如以上描述的那樣，根據(jù)這個實施例，在使用一個LDPC解碼 器32以時分方式進行多個通道上的迭代解碼的情況下，通過控制使 得從先前迭代計數(shù)R較小的通道進行迭代解碼，可把較大的有限迭代 計數(shù)u分配到趨于要求較大迭代計數(shù)的通道上的迭代解碼，結(jié)果是可 降低塊差錯發(fā)生概率。本發(fā)明不限于以上實施例，并且當然可以有各種變化而不脫離本 發(fā)明的要點。
權(quán)利要求
1.一種配置成再現(xiàn)多個通道的信號的再現(xiàn)設備，包括軟-判決裝置，用來為多個通道的每一個通道對塊的每個比特進行軟判決，所述塊是以低密度奇偶校驗碼編碼成與所述低密度奇偶校驗碼的長度相對應的比特串；保持裝置，用來為多個通道的每一個通道保持以塊為單位的軟-判決結(jié)果，所述軟-判決結(jié)果由所述軟-判決裝置得到；解碼裝置，用來輸入以塊為單位的所述軟-判決結(jié)果，并通過迭代解碼得到估計比特串；及控制裝置，用來基于為多個通道的每一個通道上的迭代解碼結(jié)束時的迭代計數(shù)來確定多個通道中的優(yōu)先順序，其中在每個通道上下個塊被迭代解碼，并且為多個通道的每一個通道控制以塊為單位的軟-判決結(jié)果從所述保持裝置到所述解碼裝置的輸入，從而按照所述優(yōu)先順序為多個通道的每一個進行迭代解碼。
2. 根據(jù)權(quán)利要求1所述的再現(xiàn)設備，其中軟-判決裝置得到以比特為單位的后驗概率的對數(shù)-似然比 作為所述軟-判決結(jié)果。
3. 根據(jù)權(quán)利要求1所述的再現(xiàn)設備，其中控制裝置確定多個通道中的優(yōu)先順序，從而在迭代解碼結(jié)束它通道被迭代解碼。
4. 根據(jù)權(quán)利要求1所述的再現(xiàn)設備，其中當在多個通道上進行迭代解碼時，解碼裝置設置迭代計數(shù)的上限。
5. 根據(jù)權(quán)利要求1所述的再現(xiàn)設備，其中解碼裝置在變量節(jié)點處理和校驗節(jié)點處理中對后驗概率進 行計算，并進行它們之間的迭代處理。
6. —種再現(xiàn)多個通道的信號的方法，包括為多個通道的每一個通道對塊的每個比特進行軟判決，所述塊以 低密度奇偶校驗碼編碼成與所述低密度奇偶校驗碼的長度相對應的比特串；輸入以塊為單位的軟-判決結(jié)果，并通過迭代解碼得到估計比特 串；及基于為多個通道的每一個通道的迭代解碼結(jié)束時的迭代計數(shù)來 確定多個通道中的優(yōu)先順序，其中在每個通道上下個塊被迭代解碼， 并且進行控制從而按照所述優(yōu)先順序為多個通道的每一個進行迭代 解碼。
7.—種配置成再現(xiàn)多個通道的信號的再現(xiàn)設備，包括軟-判決部分，用來為多個通道的每一個通道對塊的每個比特進 行軟判決，所述塊是以低密度奇偶校驗碼編碼成與所述低密度奇偶校 驗碼的長度相對應的比特串；保持部分，用來為多個通道的每一個通道保持以塊為單位的軟-判決結(jié)果，所述軟-判決結(jié)果由所述軟-判決部分得到；解碼部分，用來輸入以塊為單位的所述軟-判決結(jié)果，并通過迭代解碼得到估計比特串；及控制部分，用來基于多個通道的每一個通道上的迭代解碼結(jié)束時 的迭代計數(shù)來確定多個通道中的優(yōu)先順序，其中在每個通道上下個塊 被迭代解碼，并為多個通道的每一個通道控制以塊為單位的軟-判決結(jié) 果從保持部分到解碼部分的輸入，從而按照所述優(yōu)先順序為多個通道 的每一個進行迭代解碼。
全文摘要
公開一種再現(xiàn)多個通道的信號的再現(xiàn)設備，包括軟-判決部分，為每個通道對以LDPC碼編碼的塊的每個比特進行軟判決，作為與低密度奇偶校驗碼的長度相對應的比特串；保持部分，為每個通道保持以塊為單位的軟-判決結(jié)果；解碼部分，輸入以塊為單位的軟-判決結(jié)果，并通過迭代解碼得到估計比特串；及控制部分，基于每個通道的迭代解碼結(jié)束時的迭代計數(shù)來確定多個通道中的優(yōu)先順序，其中為每個通道下個塊被迭代解碼，并且控制軟-判決結(jié)果的輸入，從而按照優(yōu)先順序?qū)γ總€通道進行迭代解碼。
文檔編號H04L1/00GK101404505SQ200810166288
公開日2009年4月8日 申請日期2008年9月25日 優(yōu)先權(quán)日2007年10月3日
發(fā)明者出岡良彥 申請人:索尼株式會社