專(zhuān)利名稱(chēng)：包括環(huán)形緩沖器的裝置和用于向環(huán)形緩沖器分配冗余版本的方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及通信系統(tǒng)，并且更具體地，涉及用于在通信系統(tǒng) 內(nèi)將冗余版本分配到環(huán)形緩沖器的方法和裝置。
背景技術(shù)：
在通信系統(tǒng)中，使用錯(cuò)誤控制技術(shù)來(lái)保護(hù)信號(hào)在通過(guò)信道的傳輸 期間不受損害。作為這種錯(cuò)誤控制技術(shù)的一部分，針對(duì)每個(gè)信息塊生 成碼字。為了匹配通過(guò)空中傳輸?shù)乃俾?，在碼字通過(guò)物理信道被發(fā)射 之前，經(jīng)由速率匹配算法調(diào)整碼字大小。速率匹配算法經(jīng)由碼字的打 孔或重復(fù)，提供要通過(guò)信道發(fā)射的期望數(shù)目的比特。速率匹配算法是 重要的，這是因?yàn)槠淠軌蝻@著影響系統(tǒng)性能和實(shí)現(xiàn)效率。
如果系統(tǒng)僅使用前向糾錯(cuò)(FEC)，那么，對(duì)于給定信息塊，只
需要一個(gè)傳輸，并且速率匹配算法只提供一個(gè)版本的碼字。如果系統(tǒng)
使用混合自動(dòng)重復(fù)請(qǐng)求(HARQ)操作，那么，對(duì)于給定信息塊，可能 需要多個(gè)傳輸，并且可能需要速率匹配算法來(lái)提供不同版本的碼字(例 如，對(duì)于遞增冗余HARQ)。如果對(duì)于信息塊只使用一個(gè)傳輸，那么 HARQ退化成FEC。
一種執(zhí)行速率匹配功能的方法是定義用于每個(gè)信息塊大小的打孔 /重復(fù)圖案，以及系統(tǒng)可能遇到的碼速率。然而，這種方法是不靈活的。 而且，如果系統(tǒng)涉及數(shù)千信息塊大小和碼速率組合，諸如在3GPP通信 系統(tǒng)中，這種方法變得不現(xiàn)實(shí)。
另一種執(zhí)行速率匹配的方法是定義逐個(gè)步進(jìn)通過(guò)碼字比特的規(guī) 則，并且確定碼字比特是否應(yīng)被打孔(清除)或重復(fù)。這種方法具有靈活的益處，并且在3GPP Rel-99中作了定義。然而，這種方法受實(shí)現(xiàn) 效率低的影響。此外，對(duì)于IRHARQ，無(wú)法保證與給定信息塊相關(guān)聯(lián) 的傳輸不重疊(即，正交)。因此，系統(tǒng)性能可能受到影響。
可選地，可以設(shè)計(jì)基于環(huán)形緩沖器的速率匹配算法，以低的實(shí)現(xiàn) 復(fù)雜度來(lái)提供好的性能。在該方法中，碼字比特被重新設(shè)置，以形成
環(huán)形緩沖器。如果需要Nde&ed個(gè)編碼比特用于傳輸，則從環(huán)形緩沖器截 取長(zhǎng)Nde&ed的連續(xù)比特塊(如果達(dá)到環(huán)形緩沖器的最后一個(gè)比特，則繞
回)。因此，使用單一方法可以實(shí)現(xiàn)打孔和重復(fù)。環(huán)形緩沖技術(shù)在靈 活性、執(zhí)行性能和實(shí)現(xiàn)容易性等方面具有優(yōu)勢(shì)。
為了在HARQ操作中實(shí)現(xiàn)不同碼字版本，諸如冗余版本(RV)的 參數(shù)可以被用作對(duì)基于環(huán)形緩沖器的速率匹配算法的輸入。冗余版本 可以定義在環(huán)形緩沖器內(nèi)用于選擇用于傳輸?shù)拇a字片的開(kāi)始位置。
在現(xiàn)有技術(shù)中，RV的可允許的開(kāi)始位置被均勻分布在環(huán)形緩沖器 上，該環(huán)形緩沖器包含重新設(shè)置之后的碼字比特序列，這使得難以實(shí) 現(xiàn)HARQ的每個(gè)傳輸。因此，存在對(duì)用于在通信系統(tǒng)中將冗余版本分配 到環(huán)形緩沖器的方法和裝置的需求，其改善基于環(huán)形緩沖器的速率匹 配算法的效率。


圖l是現(xiàn)有技術(shù)發(fā)射器的結(jié)構(gòu)圖。 圖2示出了子塊交織和交錯(cuò)。 圖3是發(fā)射器的結(jié)構(gòu)圖。 圖4和圖5示出了子塊交織和交錯(cuò)。
圖6示出了虛比特去除的環(huán)形緩沖器可以以矩陣格式來(lái)表示。 圖7示出了具有虛比特的冗余版本環(huán)形緩沖器。 圖8示出了虛擬環(huán)形緩沖器的使用。 圖9示出了利用環(huán)形緩沖的第一級(jí)速率匹配。
7圖10示出了系統(tǒng)比特打孔。
圖ll示出了跳過(guò)環(huán)形緩沖器內(nèi)的一小部分系統(tǒng)比特
圖12是示出圖3的發(fā)射器的操作的流程圖。 圖13是示出圖3的發(fā)射器的操作的流程圖。
具體實(shí)施例方式
為了解決上述需求，此處提供了一種用于在通信系統(tǒng)內(nèi)將冗余版 本分配到環(huán)形緩沖器的方法和裝置。在操作期間，生成環(huán)形緩沖器， 其中，僅將冗余版本定義為開(kāi)始于組成子塊交織器的頂部(即在第一 行)。例如，總共八個(gè)冗余版本，這些冗余版本將被設(shè)置在位置「K— (12Xi+cj)， i = 0， 1, 7，其中，(5表示第一RV (RVq)的位置的子塊交 織器列索引。
如上所述定義RV位置導(dǎo)致較容易實(shí)現(xiàn)HARQ。更確切地說(shuō)，本技 術(shù)允許無(wú)記憶RV定義，這在利用環(huán)形緩沖器速率匹配(RM)支持大量 的輸入塊大小方面是非常有用的。具體而言，上述RV設(shè)置允許實(shí)現(xiàn)虛 擬環(huán)形緩沖器(即，不實(shí)現(xiàn)物理環(huán)形緩沖器)，這允許從開(kāi)始于環(huán)形 緩沖器中任何RV的編碼器輸出流直接選擇期望數(shù)目的比特。
本發(fā)明包括用于將冗余版本分配到環(huán)形緩沖器的方法。該方法包 括接收系統(tǒng)比特、第一奇偶比特塊以及第二奇偶比特塊的步驟。系統(tǒng) 比特、第一奇偶比特塊以及第二奇偶比特塊均包括虛比特。單獨(dú)地對(duì) 系統(tǒng)比特、第一奇偶比特塊以及第二奇偶比特塊進(jìn)行塊交織，并且將 第一奇偶比特塊與第二奇偶比特塊進(jìn)行交錯(cuò)，以創(chuàng)建交錯(cuò)的奇偶比特。 將交織的系統(tǒng)比特添加在交錯(cuò)的奇偶比特前面，以創(chuàng)建環(huán)形緩沖器， 并且將冗余版本定義為開(kāi)始于環(huán)形緩沖器的特定行。當(dāng)接收到冗余版 本(RV)和期望比特的數(shù)目時(shí)，從RV比特位置開(kāi)始，輸出該數(shù)目的期 望比特。
本發(fā)明包括一種裝置，該裝置包括編碼器，該編碼器輸出系統(tǒng)比特、第一奇偶比特塊、和第二奇偶比特塊。提供了速率匹配電路，接 收系統(tǒng)比特、第一奇偶比特塊和第二奇偶比特塊并且創(chuàng)建具有虛比特
的環(huán)形緩沖器。將該環(huán)形緩沖器的特定行用作冗余版本(RV)，并且 速率匹配電路從特定RV開(kāi)始從該環(huán)形緩沖器向發(fā)射器輸出非虛比特。 最后，提供了發(fā)射電路，接收這些非虛比特并且發(fā)射這些非虛比特。
最后，本發(fā)明包括一種裝置，該裝置包括編碼器，該編碼器輸出
系統(tǒng)比特、第一奇偶比特塊和第二奇偶比特塊，每個(gè)的長(zhǎng)度為Kw^。 該裝置另外包括速率匹配電路，用于接收該系統(tǒng)比特、第一奇偶比特 塊和第二奇偶比特塊，并且對(duì)系統(tǒng)比特、第一奇偶比特塊和第二奇偶
比特塊進(jìn)行交織。提供了邏輯電路，用于定義冗余版本(RV),該冗 余版本(RV)對(duì)應(yīng)于在數(shù)據(jù)流內(nèi)開(kāi)始輸出數(shù)據(jù)的位置。當(dāng)使用八個(gè)RV 時(shí)，RV處于位置「K咖咖,321 (12xi+cT) ，i = 0， 1，…，7，其中，cj表示 第一RV (RVQ)的開(kāi)始位置的子塊交織器列索引。流包括交織的系統(tǒng) 比特以及交織和交錯(cuò)的第一和第二奇偶比特塊。最后，提供了發(fā)射電 路，用于接收開(kāi)始于特定RV的非虛比特并且發(fā)射這些非虛比特。
現(xiàn)在參考附圖，其中，相同附圖標(biāo)記指相同組件，圖1和圖2示出 基于環(huán)形緩沖器的速率匹配方法的功能。更確切地說(shuō)，圖l是發(fā)射器的 結(jié)構(gòu)圖，并且圖2示出了子塊交織和交錯(cuò)。在發(fā)射器100的操作期間， 編碼器101輸出系統(tǒng)比特流和至少兩個(gè)奇偶流。對(duì)于該特定示例，編碼 器101包括在3GPP標(biāo)準(zhǔn)中采用的l/3速率turbo編碼器。應(yīng)注意的是，下 列概念可以被調(diào)整適于其他類(lèi)型的糾錯(cuò)碼，諸如具有其他碼速率的 turbo碼、低密度奇偶校驗(yàn)(LDPC)碼、巻積碼等。
編碼器101輸出與系統(tǒng)比特流和兩個(gè)奇偶流對(duì)應(yīng)的三個(gè)流。在某些 情形下，系統(tǒng)流可以包含若干(例如，4個(gè))非系統(tǒng)比特，例如，由于 用于3GPPturbo碼的尾比特所導(dǎo)致的。(當(dāng)使用咬尾編碼時(shí)，尾比特不 存在)。這些流也可以包含在turbo編碼之前插入的填充比特。出于簡(jiǎn) 明目的，在系統(tǒng)流中的所有比特被稱(chēng)為系統(tǒng)比特，并且在各個(gè)奇偶流中的所有比特分別被稱(chēng)為奇偶0比特和奇偶1比特。
速率匹配電路102從編碼器101接收流輸出，并且單獨(dú)地在每個(gè)流 上執(zhí)行子塊交織。這在圖2中示出，在圖2中，S'、 Po'和P,'分別是系 統(tǒng)比特流、奇偶0比特流和奇偶1比特流。利用每個(gè)流自己的子塊交織 器(未在圖1或2中示出)重新設(shè)置(交織)每個(gè)流，以產(chǎn)生S、 Po和P,。 然后，將P。和Pi彼此交錯(cuò)，以產(chǎn)生交錯(cuò)的Po和Pi部分201。通過(guò)將重新 設(shè)置的系統(tǒng)比特S存儲(chǔ)在交錯(cuò)的Po和Pi部分201前面的開(kāi)端中，形成單一 輸出緩沖器105 (也被稱(chēng)為環(huán)形緩沖器)。
對(duì)于期望的操作碼速率，計(jì)算要被選擇用于發(fā)射的編碼比特的數(shù) gNdesired，并且將其作為輸入傳送至邏輯電路104。邏輯電路104僅從某
個(gè)開(kāi)始點(diǎn)開(kāi)始，從環(huán)形緩沖器的序列讀出長(zhǎng)Ndesired的連續(xù)比特塊(如果
超過(guò)環(huán)形緩沖器的最后一個(gè)比特，繞回到幵端)。因此，使用單一方 法，可以實(shí)現(xiàn)打孔和重復(fù)。環(huán)形緩沖技術(shù)在靈活性(在實(shí)現(xiàn)的碼速率 方面)和粒度(在流大小方面)具有優(yōu)勢(shì)。如果子塊交織器被適當(dāng)?shù)?設(shè)計(jì)，則環(huán)形緩沖器速率匹配選擇大致均勻分布在碼柵格上的奇偶比 特，而不考慮期望的操作碼速率。
圖3是發(fā)射器300的結(jié)構(gòu)圖。發(fā)射器300包括編碼器301和速率匹配 電路303。速率匹配電路303另外包括邏輯電路305和存儲(chǔ)器307。邏輯 電路305優(yōu)選地為微處理器、微控制器、數(shù)字信號(hào)處理器(DSP)或者 本領(lǐng)域的技術(shù)人員所已知的其他這種設(shè)備。因此，通過(guò)執(zhí)行軟件指令 和程序，確定發(fā)射器300的邏輯電路305的特定操作/功能。被用作環(huán)形 緩沖器的存儲(chǔ)器307包括隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ) 器(DRAM)和/或只讀存儲(chǔ)器(ROM)或其等效物。編碼器301優(yōu)選 地為l/3速率3GPPturbo編碼器，然而，此處所描述的用于操作發(fā)射器 300的技術(shù)可以被應(yīng)用于其他編碼器，包括但不限于執(zhí)行具有其他碼速 率、具有尾比特或無(wú)尾比特、咬尾的turbo編碼的turbo編碼器，具有或 不具有填充比特插入的二進(jìn)制或雙二進(jìn)制turbo編碼器等。
10在操作期間，編碼器301輸出與系統(tǒng)比特流和兩個(gè)奇偶流對(duì)應(yīng)的三
個(gè)流。邏輯電路305接收從編碼器301輸出的流，并且單獨(dú)地在每個(gè)流 上執(zhí)行子塊交織。然后，邏輯電路305將Po'和P,'進(jìn)行交錯(cuò)。通過(guò)將重新 設(shè)置的系統(tǒng)比特S存儲(chǔ)在交錯(cuò)的Po和P,前面的開(kāi)端中，形成單一輸出緩 沖器307 (環(huán)形緩沖器)。
雖然子塊交織器可以是任何置換器(permuter),出于簡(jiǎn)單目的， 通常使用Nr行和Ne列的矩形交織器(也被稱(chēng)為塊交織器)。如果每個(gè)流 的流大小Kw等于矩形交織器大小NrXNe (即，該塊是滿(mǎn)的)，這些
操作是直接的。然而，流大小常常小于NrXNc，因此需要(NrXNc-Kstr,)
個(gè)虛比特來(lái)填充該塊。
這種形成環(huán)形緩沖器的過(guò)程在圖4和圖5中示出，其中，4個(gè)虛比特 被插入每個(gè)流。參考圖4，添加了虛比特407的系統(tǒng)比特401被塊交織， 以產(chǎn)生置換的系統(tǒng)比特S 402。以類(lèi)似方式，奇偶比特Pg'和Pr 403 (具 有添加的虛比特)被交織，以產(chǎn)生奇偶比特Po和P,404。將虛比特附 加到流后面，以便對(duì)于每個(gè)流塊交織器是滿(mǎn)的。Po和P,被交錯(cuò)，以產(chǎn)生 交錯(cuò)的部分交錯(cuò)的？0和？1部分405。將這兩個(gè)矩陣8和？().1如圖5所示的組 合并且存儲(chǔ)在緩沖器307中。從矩陣的頂部開(kāi)始，按列方向讀出緩沖器 307。雖然在以上描述中，虛比特被插入在流之后，但在某些實(shí)施例中， 可以將其插入在流之前。
在發(fā)射器300的操作期間，計(jì)算要被選擇用于發(fā)射的編碼比特的數(shù) gNdesiKd，并且將其傳送至邏輯電路305。邏輯電路305僅從某個(gè)開(kāi)始點(diǎn)
開(kāi)始，從輸出緩沖器307中讀出長(zhǎng)Ndes^d的連續(xù)比特塊(如果超過(guò)輸出
緩沖器的最后一個(gè)比特，則繞回到開(kāi)端)。對(duì)于混合自動(dòng)重復(fù)請(qǐng)求 (HARQ)操作，將參數(shù)(冗余版本(RV))提供至邏輯電路305，以 定義緩沖器307內(nèi)的開(kāi)始點(diǎn)，以便可以選擇緩沖器的不同部分用于發(fā) 射。由于FEC等同于只有一個(gè)傳輸?shù)腍ARQ,因此也可以用RV值來(lái)定義FEC。因此，邏輯電路305接收RV值以及要被選擇用于發(fā)射的編碼比
特的數(shù)目Ndied。從由RV定義的位置開(kāi)始，將Nde^d個(gè)比特從緩沖器307
讀出。這些比特通常被輸出至發(fā)射器311，用于隨后的調(diào)制和發(fā)射。
應(yīng)注意的是，上文出于圖示的目的，給出用于S和交錯(cuò)的Po和P,的 特定格式，并且可以通過(guò)若干方式對(duì)其進(jìn)行格式化。例如，雖然使用 單維陣列來(lái)表示環(huán)形緩沖器，但是出于數(shù)學(xué)上的目的，使用二維矩陣 格式常常是有用的。
如果虛比特被保持在環(huán)形緩沖器中，則其被稱(chēng)為虛比特填充的環(huán) 形緩沖器。虛比特填充的環(huán)形緩沖器的大小等于輸入流大小與插入的 虛比特總數(shù)目之和。如根據(jù)上下文將清楚的，虛比特填充的環(huán)形緩沖 器可以是如圖5所示的矩陣格式，或者如圖2所示的序列格式(即，單 維陣列或數(shù)據(jù)流)。如果虛比特被去除，則其被稱(chēng)為虛比特去除的環(huán) 形緩沖器。虛比特去除的環(huán)形緩沖器的大小等于輸入流大小之和。類(lèi) 似地，虛比特去除的環(huán)形緩沖器可以以圖6中的矩陣格式或者以序列格 式來(lái)表示，在矩陣格式中，在虛比特被去除的任何位置，存在不連續(xù) 性。現(xiàn)有技術(shù)的RV被大致均勻地分布在虛比特去除的環(huán)形緩沖器上， 這使得難以實(shí)現(xiàn)HARQ的每個(gè)傳輸，因?yàn)獒槍?duì)每個(gè)情形需要使用非零解 (non-trivial)運(yùn)算來(lái)計(jì)算編碼器輸出流中的精確的RV開(kāi)始位置。為了 解決這一問(wèn)題，虛比特填充的環(huán)形緩沖器307可以被用于定義用于冗余 版本的開(kāi)始位置。
下文在隨后的速率匹配技術(shù)描述中可能是有用的。 畫(huà)K^。指信息塊大小(或者消息分組的長(zhǎng)度)
國(guó)KpEc;指由FEC編碼器支持的輸入塊大小(Kfec等于用于二迸制 turbo碼的交織器大小，并且等于用于雙二進(jìn)制turbo碼的交織器大小的 兩倍。)
園Kfi^指被添加至信息塊以獲取被支持用于FEC編碼器的輸入大 小的填充比特的數(shù)目。Kfiller=KFEC-Kinf0."Kstre加-K被稱(chēng)為流長(zhǎng)度，其等于或稍大于Kfec，這取決于在turbo碼中所使用的柵格終止方法。對(duì)于3GPPturbo碼，存在三個(gè)流，每個(gè)長(zhǎng)度K^e目-Krac+4，由分別出自第一和第二編碼器的系統(tǒng)比特和奇偶比特構(gòu)成，并且12個(gè)尾比特均勻分布在三個(gè)流中。
BNJ旨在環(huán)形緩沖器中使用的子塊交織器的行數(shù)目。BN。指在環(huán)形緩沖器中使用的子塊交織器的列數(shù)目。
■Krect= NrXNc是在環(huán)形緩沖器中使用的子塊交織器的尺寸。 一般
而言，K^t被選擇為大于或等于K^am，但是，作為速率匹配算法的一部分如果填充比特被丟棄，則K^t也可以被選擇為大于或等于KFEc。
RV定義
出于闡釋的目的，考慮當(dāng)子塊交織器具有30列的情形，并且需要定義8個(gè)RV。在該情形下，圖7中的緩沖器可能具有90個(gè)列，這些列不能被均勻地劃分成八個(gè)RV。難以找出編碼器輸出流中的每個(gè)RV的開(kāi)始點(diǎn)(除了如果RV?？偸菑沫h(huán)形緩沖器的開(kāi)端開(kāi)始情形下的RV()以外)。假定需要8個(gè)均勻分布的RV,則如果不包括虛比特(即，虛比特去除的
環(huán)形緩沖器)，那么，RVi的開(kāi)始點(diǎn)是Kstre細(xì)X3/8Xi (當(dāng)必要時(shí)，通過(guò)
諸如四舍五入、取下限或上限的運(yùn)算得到整數(shù)值)，i=0，l，...7?？蛇x地，如果虛比特被計(jì)算在內(nèi)(即，虛比特填充的環(huán)形緩沖器)，那么，RVj的幵始點(diǎn)是NrXNcX3/8XH N「X卯/8Xi (當(dāng)必要時(shí)，通過(guò)諸如四舍五
入、取下限或上限的運(yùn)算得到整數(shù)值)。在任意情形下，如果期望均勻分布的RV開(kāi)始位置，那么，7個(gè)RV的開(kāi)始點(diǎn)幾乎總是位于NrX卯矩形的中間。(一種解是令所有7個(gè)RV開(kāi)始點(diǎn)在NfX30矩形的頂部行中，從而導(dǎo)致RV在緩沖器中略微不均勻的分布。)如果30列的子塊交織器被應(yīng)用于3GPP長(zhǎng)期演進(jìn)(LTE)標(biāo)準(zhǔn)，應(yīng)注意下列問(wèn)題。
.如果存儲(chǔ)RV開(kāi)始點(diǎn)，那么，總共188X7個(gè)開(kāi)始點(diǎn)需要被存儲(chǔ)，這耗費(fèi)存儲(chǔ)器。應(yīng)注意的是，存在188個(gè)QPP交織器大小，并且對(duì)于每個(gè)大小，存在7個(gè)RV需要被存儲(chǔ)。，如果在運(yùn)行中計(jì)算RV開(kāi)始點(diǎn)，那么兩個(gè)困難的運(yùn)算需要被編程入
硬件中，以找出在奇偶-o/奇偶-i矩形的矩形或者系統(tǒng)比特的矩形中點(diǎn)
的行和列索引。例如，如果RV開(kāi)始于系統(tǒng)流內(nèi)的第L個(gè)索引，那么這
兩個(gè)運(yùn)算是
0除法，以找出列索引-floor (L/—Nr),假定列索引開(kāi)始于O。如
果Ne固定為30,由于Nr隨著K,t^m改變，并且R很可能不是2的冪，所以
該除法在硬件中不是零解(trivial)。
0 ^^，以找出行索引-mod (L， Nc) =mod (L， 30)。由于30不是2的冪，因此該求模運(yùn)算在硬件中也不是零解。
使用Ne-30在較大程度上增加了定位RV的困難。相反，優(yōu)選的是，在緩沖器307中的列的總數(shù)目是所支持的RV的總數(shù)目的倍數(shù)，以具有均勻分布的RV (雖然RV仍可以被非均勻地定義)。例如，當(dāng)要定義8個(gè)RV時(shí)，子塊交織器可以使用32個(gè)列。通常需要定義2e個(gè)RV，其中，c為整數(shù)。因此，使用N^2d是方便的，其中，d為大于或等于c的整數(shù)。為了進(jìn)一步降低復(fù)雜性并且最小化虛比特的量，優(yōu)選的是對(duì)于該系統(tǒng)的所有信息塊大小使用相同值d。例如，常數(shù)(N5 (因此，N^32列)可以被用于3GPP LTE的所有信息塊大小。
另外，如果在定義RV的開(kāi)始位置之前，虛比特不被丟棄，則均勻分布的RV可以被定義為總是開(kāi)始于組成子塊交織器的列的頂部(即，第一行)，因此，避免了諸如上面所討論的除法和求模的復(fù)雜運(yùn)算。
如果使用具有列間置換模式(O, 16， 8, 24， 4, 20， 12, 28, 2, 18， 10, 26，6, 22, 14， 30, 1, 17, 9， 25, 5, 21， 13， 29， 3， 19, 11， 27, 7， 23， 15, 31}的
Nc-32的子塊交織器，那么，相同數(shù)目的列被用于所有K處e^，行數(shù)目
隨著Kstr,改變，N「「K咖抓^丄「U321。由于通常需要RV來(lái)將緩沖器307劃分成大致均勻的部分，因此如果使用虛比特去除的環(huán)形緩沖
14器，則需要另外的計(jì)算開(kāi)銷(xiāo)以模擬用于每個(gè)流大小的RV定義中的非均勻性。
為了進(jìn)一步說(shuō)明，考慮當(dāng)RV的數(shù)目-8的情形，在子塊交織器中的列數(shù)目是N^32，并且輸入流大小是K^e^，并且長(zhǎng)度32的列置換被用于S、 Po和P,的子塊交織中。
圖6示出了定義了8個(gè)RV的虛比特去除的環(huán)形緩沖器(即，在丟棄虛比特之后)。應(yīng)注意的是，在虛比特被丟棄的任何地方都存在不連續(xù)性，通過(guò)從左上角開(kāi)始按列方向讀取矩陣元素，來(lái)獲取具有序列格式的虛比特去除的環(huán)形緩沖器(可以被用于緩沖器307中)。RV在矩形中的分布規(guī)則性的缺乏導(dǎo)致其中任何RV值可能被輸入到RM塊的HARQ運(yùn)算的困難。必須基于流大小(以及虛比特的數(shù)目)計(jì)算用于RV的開(kāi)始點(diǎn)的行和列索引，因此，導(dǎo)致硬件復(fù)雜。
接下來(lái)，描述簡(jiǎn)化具有環(huán)形緩沖器的HARQ運(yùn)算的一種可選方式。在該情形下，如圖7所示，在定義RV之后，將虛比特丟棄。事實(shí)上，這些虛比特被留在環(huán)形緩沖器(虛比特填充的環(huán)形緩沖器)中，并且由
于虛比特填充的環(huán)形緩沖器大小是8的倍數(shù)，為任何流大小K^e^定義
平均分隔的八個(gè)RV是可能的。具體而言，八個(gè)RV可以被定義為開(kāi)始于子塊交織器列的頂部。 一般而言，將RV分配至子塊交織器的第一行的任何位置(即，在列的頂部)是方便的。例如，在圖7中，八個(gè)RV可以開(kāi)始于下述八列的頂部2、 14、 26、 38、 50、 62、 74、 86(其中，Nc=32)。當(dāng)以具有序列格式的虛比特填充的環(huán)形緩沖器的位置來(lái)描述時(shí)，冗余版本開(kāi)始于「K^am/32"l (12Xi+0) , i = 0， 1,…，7，其中，o表示第一個(gè)RV (RVo)的開(kāi)始位置的列索引。
應(yīng)注意的是，該RV定義對(duì)于虛比特填充的環(huán)形緩沖器是無(wú)記憶的，在某種意義上在不了解先前RV的開(kāi)始位置的情況下，開(kāi)始從任何RV輸出期望的碼比特是容易的。當(dāng)正在從虛比特填充的環(huán)形緩沖器讀出比特時(shí)，虛比特被丟棄。即使列的總數(shù)目不是所支持的RV的總數(shù)目
的倍數(shù)，例如，具有8個(gè)RV的N^30， RV仍然可以被定義為開(kāi)始于卯列中的任何8個(gè)的頂部。
雖然在上文討論中將列頂部用作定義RV的開(kāi)始位置的簡(jiǎn)單方法，但也可以使用其他方便的位置。例如，RV的開(kāi)始位置可以全部位于虛比特填充的環(huán)形緩沖器的特定行r，其中0《KNr。
在整個(gè)虛比特填充的環(huán)形緩沖器中定義RV的理由如下。
*每個(gè)流(或者子塊交織器)的置換被描述為具有虛比特的
Krec嚴(yán)NrXNe矩形陣列。
O 當(dāng)K力e^-RXNc時(shí)，按行方向?qū)⒚總€(gè)流的比特寫(xiě)入矩形中，
并且按列方向讀出(在列置換之后)。
O3KstI_eam< RXNc時(shí)，按行方向?qū)⒚總€(gè)流的比特寫(xiě)入矩形中，并且按列方向讀出，并且填充(NrXNc-Kstream)個(gè)虛比特，以完全填滿(mǎn)該矩形。在通過(guò)信道傳輸之前，虛比特被刪除或被"剪除"。
*應(yīng)注意的是，當(dāng)矩形是滿(mǎn)的(使用或不使用虛比特)時(shí)，每個(gè)流的置換具有封閉形式的表達(dá)，這意味著容易確定反向置換。如果容易確定反向置換，則因此也容易確定對(duì)應(yīng)于特定RV的在編碼器輸出流
中的位置。如果矩形被部分地填充(無(wú)虛比特并且K^ea^ NfXNc)，
則每個(gè)流的置換不具有封閉形式的表達(dá)。在該情形下，難以確定反向
置換，并且因此，也難以確定對(duì)應(yīng)于特定RV的在編碼器輸出流中的位置。
為了便于解釋?zhuān)谏鲜鲇懻撝?，假定物理地形成環(huán)形緩沖器307(虛比特去除的或虛比特填充的)，例如，通過(guò)將環(huán)形緩沖器的比特
16存儲(chǔ)在存儲(chǔ)器中。對(duì)于硬件實(shí)現(xiàn)，最好使用虛擬環(huán)形緩沖器概念，該虛擬環(huán)形緩沖器概念在不形成物理環(huán)形緩沖器307的情況下，生成期望的輸出比特。換言之，在沒(méi)有中間存儲(chǔ)的情況下，實(shí)現(xiàn)速率匹配功能。
該概念在圖8中示出。
通過(guò)找出代數(shù)規(guī)則，以容易地生成物理環(huán)形緩沖器的期望部分，而不必經(jīng)過(guò)整個(gè)物理環(huán)形緩沖器形成過(guò)程，可以避免形成物理環(huán)形緩沖器的中間步驟。
在虛擬環(huán)形緩沖器中，速率匹配算法基于輸入?yún)?shù)(RV數(shù)目和輸
入大小)，將其地址生成器初始化為適當(dāng)?shù)拈_(kāi)始值。然后，通過(guò)遵循如輸入流的子塊置換所描述的地址生成規(guī)則，其直接開(kāi)始輸出比特。地址生成規(guī)則定義比特被從其輸出的編碼器輸出流中的位置的順序。
虛擬環(huán)形緩沖器可以作為虛比特填充的環(huán)形緩沖器和虛比特去除的緩沖緩沖器操作。然而，如果使用虛比特去除的環(huán)形緩沖器，那么，
RV可以在如圖6所示的環(huán)形緩沖器(具有矩陣格式)中的任何位置開(kāi)始。因此，在這種場(chǎng)景下，RV開(kāi)始點(diǎn)可能需要被明確地存儲(chǔ)，這耗費(fèi)存儲(chǔ)器?？蛇x地，可以針對(duì)每種情形推導(dǎo)RV開(kāi)始點(diǎn)，但是在虛擬環(huán)形緩沖器操作中的地址初始化在硬件中的實(shí)現(xiàn)變得復(fù)雜。
相反，當(dāng)利用虛比特填充的環(huán)形緩沖器時(shí)，為了操作虛擬環(huán)形緩沖器，RV開(kāi)始于子塊交織器列的頂部，并且因此在虛擬環(huán)形緩沖器操作中的地址初始化變得更有效率。每當(dāng)?shù)刂飞善髦赶蛱摫忍貢r(shí)，地址生成器自動(dòng)前進(jìn)，而不輸出比特。
具有第一級(jí)速率匹配的RV定義
當(dāng)接收器具有有限量的軟緩沖器大小時(shí)，可能需要第一級(jí)速率匹配技術(shù)。在第一級(jí)速率匹配中，發(fā)射器可能了解接收器的軟緩沖器能力，并且因此，其被允許只發(fā)射不超過(guò)能夠被存儲(chǔ)在接收器的軟緩沖器中的碼比特。
最大軟緩沖器大小可以對(duì)具有環(huán)形緩沖器的速率匹配施加某種約 束。具體而言，對(duì)于每個(gè)碼塊環(huán)形緩沖器可以如圖9所示的被迸一步限 制。在這種情形下，在環(huán)形緩沖器中的繞回可能發(fā)生在早于環(huán)形緩沖 器末端的點(diǎn)。
一般而言，如果對(duì)turbo編碼器的輸入(傳輸塊或者串接傳輸塊) 大于turbo交織器所支持的最大尺寸，那么，TB被分割成多個(gè)碼塊段， 單獨(dú)地對(duì)每個(gè)碼塊段進(jìn)行turbo編碼和速率匹配，從而允許流水線(xiàn)操作。 因此，TB的每個(gè)段可以具有其自己的環(huán)形緩沖器(或者虛擬環(huán)形緩沖 器)(應(yīng)注意的是，為每個(gè)段創(chuàng)建物理環(huán)形緩沖器不是必要的)。假 定N限是每HARQ過(guò)程的總軟緩沖器大小(或者對(duì)應(yīng)于TB的最大緩沖器 大小)。
如果逐個(gè)碼字(即， 一段接一段)地執(zhí)行速率匹配，則優(yōu)選的是， 如果第一級(jí)速率匹配被包括，則該第一級(jí)速率匹配也將逐個(gè)碼字(--段接一段)地被執(zhí)行。用于每個(gè)碼字(或段)的環(huán)形緩沖器大小被限 于Ncw，其中，NCW<3XK 并且3XK
stream—
3XKirf。+12是在第一級(jí)速 率匹配之前的滿(mǎn)環(huán)形緩沖器大小(每段)。應(yīng)注意的是，當(dāng)Nc^3XK^^ 時(shí)，第一級(jí)RM (每段)是透明的。(來(lái)自所有傳輸塊)的用于全部碼 字的大小的和N^不能超過(guò)N^，其是所有TB的軟緩沖器大小。代替將 NnJ乍為第一級(jí)RM算法的輸入，在LTE中的每碼字RM的第一級(jí)RM可以 將New作為輸入。
用于第一級(jí)速率匹配的選擇可以包括-
1.將緩沖器大小限制為用于UE分類(lèi)的設(shè)置最大值(對(duì)于所有TB， 給定TTI的所有碼字。用戶(hù)設(shè)備(UE)分類(lèi)定義在3GPP和3GPPLTE中 的發(fā)射器/接收器能力集合)。通過(guò)調(diào)整，從NIR確定每TB和每碼字限 制。例如，Ncw=floor (NIR/C)，其中，C是用于串接TB的turbo碼字的數(shù)目，通過(guò)碼塊分割規(guī)則被確定。通過(guò)與碼塊分割規(guī)則類(lèi)似的方式， 確定每碼字限制是可能的。
2. 將緩沖器限制在用于UE分類(lèi)的設(shè)置最大值N'限(設(shè)置每TB限 制)。通過(guò)調(diào)整，從該最大值確定每碼字限制。
3. 將緩沖器限制在用于UE分類(lèi)的每碼字設(shè)置最大值。
利用這三種選擇的任何一個(gè)，通過(guò)從(在各個(gè)段中)虛擬環(huán)形緩 沖器刪除整個(gè)列，可以定義每碼字限制。
對(duì)于RV定義，這些選擇包括.-
方案l.僅允許可能RV的子集。如果Y個(gè)RV被定義，而沒(méi)有第一級(jí) 速率匹配(即，第一級(jí)速率匹配是透明的)，那么，當(dāng)?shù)谝患?jí)速率匹 配不是透明的時(shí)，Y個(gè)可用RV中的Y'個(gè)RV可以被保持，Y'<=Y。例如， 使用RV-i， i=0, 1, ...， Y'-l，其中，RV-Y'的開(kāi)始點(diǎn)小于Ncw。
方案2.重新定義RV，以便Y個(gè)RV的整個(gè)集合和在允許的最大環(huán)形 緩沖器大小內(nèi)是可用的。RV被這樣定義使得它們?cè)诰哂斜徊迦氲奶摫?特的環(huán)形緩沖器的列的頂部開(kāi)始。系統(tǒng)比特打孔的量不改變，以便RVo 對(duì)于所有UE分類(lèi)，開(kāi)始于相同位置。例如，如果虛比特填充的環(huán)形緩 沖器的N^個(gè)列(在第一級(jí)速率匹配之前包含3XNe)在第一級(jí)速率匹 配之后保持，那么，Y個(gè)RV可以開(kāi)始于列索引floor ( (NeQl-2) /Y)) Xi+2， i=0， 1,…，Y-l的列頂部。
RV開(kāi)始點(diǎn)也可以在每碼字的基礎(chǔ)上被定義，雖然優(yōu)選的是對(duì)每TB 用信號(hào)傳送單個(gè)RV以用于有效率的HARQ運(yùn)算。
系統(tǒng)比特打孔
上文討論的RV定義可以被改進(jìn)以適應(yīng)被稱(chēng)為系統(tǒng)打孔的性能增 強(qiáng)技術(shù)。
19在文獻(xiàn)中常見(jiàn)的是，部分系統(tǒng)turbo碼可能好于系統(tǒng)turbo碼， 一個(gè) 簡(jiǎn)單的解釋是后者是前者的子集。然而，系統(tǒng)比特打孔未被用于諸如 WCDMA或者CDMA2000 turbo編碼的現(xiàn)有無(wú)線(xiàn)標(biāo)準(zhǔn)中的速率匹配算 法。其主要原因是，當(dāng)有效編碼速率高時(shí)，在(RVC)的傳輸優(yōu)選的為 可自解碼的。
系統(tǒng)比特打孔被用于避免奇偶比特的過(guò)度打孔，否則，這會(huì)導(dǎo)致 較高編碼速率上的差的最小距離，并且從而性能降低。
在諸如3GPP的通信系統(tǒng)中，編碼速率或許可以高達(dá)5/6 (或者甚至 更高)，并且因此，這種系統(tǒng)將能夠處理系統(tǒng)比特打孔的一小部分。
應(yīng)注意的是，這種部分系統(tǒng)碼仍然是可自解碼的。對(duì)于具有塊大小Kinf。
的turbo碼，令A(yù)K (R)表示以碼速率R被打孔的系統(tǒng)比特的一部分。
然后，在設(shè)計(jì)速率匹配中的一個(gè)挑戰(zhàn)是找出用于Kinf。和R的所有有
效組合的AK (R)的最優(yōu)值。在確定AK (R)之后，環(huán)形緩沖器可以 被重新構(gòu)造以包括系統(tǒng)比特打孔。如圖10所示的重新構(gòu)造存在許多選 項(xiàng)。在系統(tǒng)打孔的討論中，具有序列格式的環(huán)形緩沖器被用于說(shuō)明這 些技術(shù)，并且環(huán)形緩沖器可以是虛比特填充的或虛比特去除的。在下 列的示例中，假定母碼速率為1/3，并且總是從環(huán)形緩沖器中的第一比 特開(kāi)始順序地截取這些比特。如所提及的，K^f。指信息塊大小，Kst^m 指流的長(zhǎng)度。
1. 圖10中的選項(xiàng)1描述了具有序列格式的正常環(huán)形緩沖器，其中， 所有系統(tǒng)比特被首先發(fā)射，隨后是一些或所有奇偶比特。
2. 圖10中的選項(xiàng)2包含與正常環(huán)形緩沖器相同的比特，但是環(huán)形 緩沖器被修改；從環(huán)形緩沖器的系統(tǒng)部分截取系統(tǒng)比特(SA)中的某 些，并且將其設(shè)置在環(huán)形緩沖器的末端。因此，在第一次傳輸中，SA 中的系統(tǒng)比特以多個(gè)碼速率被打孔。通過(guò)簡(jiǎn)單地將RV()設(shè)置在具有相對(duì)于環(huán)形緩沖器開(kāi)端的偏移的位置處的開(kāi)始，也可以實(shí)現(xiàn)選項(xiàng)2。基于需
要的系統(tǒng)比特打孔的量，可以確定該偏移。對(duì)于碼速率R〉-K^f。/ (3X L-SA)，在SA中的系統(tǒng)比特總是被打孔。
3. 選項(xiàng)3與選項(xiàng)2的相同之處在于環(huán)形緩沖器被修改；然而，從環(huán) 形緩沖器的系統(tǒng)部分截取的系統(tǒng)比特(SA)被設(shè)置在來(lái)自奇偶流的X比 特之后的緩沖器中。因此，在第一次傳輸中，系統(tǒng)比特的某些以多個(gè)
碼速率被打孔。對(duì)于碼速率R〉^Kinf。/ (SB+X) ， SA中的系統(tǒng)比特總是
被打孔。
a. 從碼速率K/ (SB+X) >R>Kinf。/ (SB+X+SA) ， Sa中的系統(tǒng) 比特的一部分被打孔。
b. 對(duì)于碼速率Kinf。/ (SB+X+SA) >=R，所有系統(tǒng)比特被發(fā)射。
4. 選項(xiàng)4與選項(xiàng)3的相同之處在于環(huán)形緩沖器被修改。然而，從環(huán) 形緩沖器的系統(tǒng)部分截取的系統(tǒng)比特(SA)分布在緩沖器中的某個(gè)范 圍。因此，在第一次傳輸中，某些系統(tǒng)比特以多個(gè)碼速率被打孔。選 項(xiàng)4允許環(huán)形緩沖器設(shè)計(jì)中的更多靈活性，使系統(tǒng)打孔比率AK (R)最 優(yōu)化。例如，sa中的系統(tǒng)比特可以被均勻分布在一范圍內(nèi)；或者它們 以增加的系統(tǒng)比特密度分布在一范圍內(nèi)；或者它們以降低的系統(tǒng)比特 密度分布在一范圍內(nèi)。
存在對(duì)于上文所列出的選項(xiàng)的其他變型。例如，Sa中的系統(tǒng)比特 可以不位于子塊交織的系統(tǒng)流S'的前方，而是在的S'中間或末端。其也 可以從非連續(xù)的S'的位置截取，諸如S'中每x比特取一個(gè)比特，x>l。
雖然新的修改被示出為在形成該環(huán)形緩沖器之后執(zhí)行的附加步 驟，但該步驟可以被直接合并到環(huán)形緩沖器的定義中。
不同選項(xiàng)具有不同復(fù)雜性/性能權(quán)衡。選項(xiàng)2可以不是優(yōu)選的，因 為系統(tǒng)比特打孔對(duì)于幾乎接近l/3的所有速率是固定的。 一些仿真結(jié)果建議，對(duì)于LTE，大約5%的系統(tǒng)比特打孔對(duì)于諸如3/4或5/6的高速率可 能是優(yōu)選的，而0%對(duì)于諸如2/3或1/2的較低編碼速率是優(yōu)選的。因此， 將系統(tǒng)比特設(shè)置在如由這種理由所指示的緩沖器的部分中，可能是優(yōu) 選的?？蛇x地，已經(jīng)建議以低編碼速率使用RV7，以關(guān)閉系統(tǒng)比特打孔。
雖然該討論集中在用于第一次傳輸?shù)乃俾势ヅ湓O(shè)計(jì)(從而FEC) 上，相同的重新構(gòu)造的環(huán)形緩沖器可以被用于具有每信息塊多個(gè)傳輸 的HARQ的背景中。通過(guò)截取重新構(gòu)造的環(huán)形緩沖器的不同部分，可以 獲取用于HARQ傳輸?shù)牟煌哂喟姹?，其中，部分的大小等于?dāng)前物理 信道傳輸所需要的長(zhǎng)度。具體而言，如果需要Y個(gè)冗余版本(RV)， 一種簡(jiǎn)單的方法在重新構(gòu)造的環(huán)形緩沖器內(nèi)定義Y個(gè)不同開(kāi)始點(diǎn)(A。， A,，...，Ay.,)， 一個(gè)冗余版本一個(gè)。對(duì)于RVi，從Ai至mod (Ai+Ntx， NCB) 截取比特，其中，i=0， 1， ...， Y-l，并且Ntx是用于傳輸所需要的比特?cái)?shù) 目，NcB是環(huán)形緩沖器的長(zhǎng)度。換言之，從位置Ai開(kāi)始讀取Ntx比特，如 果達(dá)到緩沖器的末端，則繞回到該環(huán)形緩沖器的開(kāi)端。對(duì)于給定信息 塊，對(duì)于每個(gè)傳輸，Ntx可以是不同的。
具有系統(tǒng)打孔的RV定義
合并(a)，基于虛比特填充的環(huán)形緩沖器的RV定義和(b)，系 統(tǒng)打孔，改善的速率匹配設(shè)計(jì)具有以下優(yōu)勢(shì)，將N^32和母碼速率1/3 (即，turbo編碼器101的三個(gè)流)用于說(shuō)明
虛比特被包含在環(huán)形緩沖器中以使RV定義容易(即，虛比特填
充的環(huán)形緩沖器)。
，易于開(kāi)始用于HARQ重傳的每個(gè)RV。例如，RV被定義為開(kāi)始于 在矩陣格式的環(huán)形緩沖器中的子塊交織器列的頂部(即，第一行)。 更確切地說(shuō)，
-如果需要定義8個(gè)RV，則RVi將從序列格式的虛比特填充的環(huán)形 緩沖器中的位置NrX (Nc X3/8Xi+0) =Nr X (12Xi+0) ^K^an/32"!
(12Xi+0) ， i = 0， 1，…，7開(kāi)始。在矩陣格式中，RVi開(kāi)始于第(12Xi+(j) 列的頂部。
22-如果僅定義4個(gè)RV，每個(gè)RV開(kāi)始于第(24Xi+cO列的頂部(其 中0=2)。同樣，在序列格式中，RVj開(kāi)始于NrX (NeX3/4Xi+(T) = Nr X (24Xi+(j) =「Kstream/32l (24Xi+o) , i = 0, 1,…，3的比特位置。
當(dāng)0=0 (模3XNc)時(shí)，RVQ (即，i=0)將開(kāi)始于環(huán)形緩沖器的開(kāi) 端，因此，沒(méi)有系統(tǒng)比特打孔。對(duì)于三個(gè)流(即，母碼速率1/3)，通 過(guò)將a設(shè)置為大于0 (模3XNc)的值，可以開(kāi)啟系統(tǒng)比特打孔，因此， 當(dāng)讀出用于RV。的比特時(shí)，跳過(guò)小部分系統(tǒng)比特。換言之，RVQ (第一 冗余版本)被定義為開(kāi)始于第cj列的頂部，其中，a是偏移列的數(shù)目。 這在圖ll中示出。例如，通過(guò)設(shè)置( =2， RVo可以被定義為從列弁2而非 列#0開(kāi)始。o的其他值也可以被考慮。
上面所討論的改善的設(shè)計(jì)可以具有若干變型。這些變型中的某些
如下
，雖然在提出的設(shè)計(jì)中使用32列，但是其他值，尤其是諸如8、 16、 64或128的2的冪可以被用作Nc。
，雖然在設(shè)計(jì)示例中使用特定列置換，但其他置換也可以被用于置 換這些列。
'如果兩個(gè)或多個(gè)Ne被用于速率匹配設(shè)計(jì)，那么，每個(gè)Ne可以被用 于多個(gè)交織器大小。
，子塊交織器對(duì)于所有流可以不相同。例如，子塊交織器對(duì)于系統(tǒng) 和奇偶l流可以是相同的，但是，奇偶2流的子塊交織器可以是不同的。
*雖然為了便于描述，RV被定義為開(kāi)始于子塊交織器列的頂部，但 它們也可以被定義為開(kāi)始于虛比特填充的環(huán)形緩沖器的其他方便位置 處。例如，所有RV可以開(kāi)始于組成子塊交織器的相同行r，其中，0《 r<Nr。
具有第一級(jí)速率匹配和系統(tǒng)打孔的RV定義
當(dāng)使用系統(tǒng)打孔和第一級(jí)速率匹配時(shí)，RV定義可能需要被修改以 滿(mǎn)足下列要求*通過(guò)將虛比特包括在環(huán)形緩沖器(即，虛比特填充的環(huán)形緩沖器) 中的RV定義的便易。
.開(kāi)始針對(duì)用于HARQ重傳的每個(gè)RV的地址生成的便易。例如，RV 可以被定義為開(kāi)始于矩陣格式的環(huán)形緩沖器中的子塊交織器列的頂部 (即，在子塊交織器列中的第一行)。
，在第一級(jí)速率匹配之后將RV的開(kāi)始位置保持在環(huán)形緩沖器限制
的范圍內(nèi)。
當(dāng)使用系統(tǒng)打孔和第一級(jí)速率匹配二者時(shí)，該實(shí)現(xiàn)可以被解釋如 下。首先，通過(guò)從環(huán)形緩沖器刪除一個(gè)或多個(gè)列(優(yōu)選地從虛擬環(huán)形 緩沖器的最后一列)，以形成縮短的環(huán)形緩沖器，來(lái)實(shí)現(xiàn)第一級(jí)RM。 因此，通過(guò)定義第一冗余版本以開(kāi)始于具有相對(duì)于縮短的環(huán)形緩沖器 開(kāi)端的偏移的位置，可以對(duì)系統(tǒng)比特打孔。換言之，通過(guò)將RVo定義在 系統(tǒng)子塊交織器的子塊交織器中某個(gè)非零列編號(hào)，可以實(shí)現(xiàn)系統(tǒng)比特 打孔。應(yīng)注意的是，上述步驟也可以被直接合并。再次，第一級(jí)速率 匹配可以被認(rèn)為是在每個(gè)碼字(或每段)的基礎(chǔ)上被應(yīng)用。為了方便 起見(jiàn)，在第一級(jí)速率匹配被應(yīng)用之后，縮短的環(huán)形緩沖器也被稱(chēng)為環(huán) 形緩沖器。這種區(qū)別從上下文應(yīng)是顯而易見(jiàn)的。
例如，如果將8個(gè)RV用作基線(xiàn)(當(dāng)?shù)谝患?jí)RM不存在時(shí))，那么， 下列選項(xiàng)可以用于定義具有第一級(jí)RM的RV。
'利用RV定義方案1， 8個(gè)RV開(kāi)始位置可以被保持，但是不必總被 使用。僅位于環(huán)形緩沖器中的范圍(0^jSNcw-l)內(nèi)的原始RV開(kāi)始位 置可以被允許。這也可以使用下列條件來(lái)表述僅使用具有NrXcK-Nr (12Xi+cj)《New-l的RV-i，在某些情形下導(dǎo)致可能少于8個(gè)RV。允許 的最后RV索引i從而是floor ( ( (Ncw-1) /Nr-(j) /12)。
'利用RV定義方案2，仍需要8個(gè)RV (在所有情形下)，那么，RV 開(kāi)始位置可以是Nr (CXi+cj) , i = 0，l，...，7，其中，C是使得Nr (CXi+cj) 〈-Ncw-l的最大整數(shù)。換言之，C-floor( ( (Ncw-i )/Nr-( )/7)。
在上面的討論中，C表示在兩個(gè)相鄰RV之間的列數(shù)目，Y是定義的 RV數(shù)目。
如果在第一級(jí)速率匹配之前其他數(shù)目(例如4個(gè))的RV被定義， 則可以應(yīng)用類(lèi)似的RV修改。例如，如果4個(gè)RV被用作基線(xiàn)(當(dāng)?shù)谝患?jí) RM不存在時(shí))，那么，以下選項(xiàng)對(duì)于定義具有第一級(jí)RM的RV是可用 的。
沒(méi)有第一級(jí)速率匹配的情況下，RV-i開(kāi)始于序列格式的虛比特填 充的環(huán)形緩沖器的位置NrX (NcX3/4Xi+0) =NrX (24Xi+0) ,i = 0，
1， 2， 3。在使用第一級(jí)速率匹配之后，環(huán)形緩沖器包含位置j的比特， 其中0^j^Ncw-l。
'利用RV定義方案1， 4個(gè)RV開(kāi)始位置被保持，然后，僅使用具有 NrX2<=Nr (24Xi+a) <=New-l的RV-i,導(dǎo)致可能少于4個(gè)RV。
，利用RV定義方案2，仍然需要4個(gè)RV，然后，RV開(kāi)始位置可以是 NrX (CXi+2) ， i = 0， 1， 2， 3，其中，C是使得Nr (CXi+o) <= Ncw -l的最大整數(shù)。
圖12是示出圖3的發(fā)射器的操作的流程圖。具體而言，圖12的邏輯 流示出用于將冗余版本分配至環(huán)形緩沖器307的步驟以及來(lái)自環(huán)形緩 沖器307的比特的隨后發(fā)射。該邏輯流開(kāi)始于步驟1201，其中，邏輯 電路305接收系統(tǒng)比特、第一奇偶比特塊和第二奇偶比特塊。這些比特 被從編碼器301輸出。如上所述，該系統(tǒng)比特、第一奇偶比特塊和第二 奇偶比特塊都包括虛比特。邏輯電路305使用交織器309單獨(dú)地對(duì)系統(tǒng) 比特、第一奇偶比特塊和第二奇偶比特塊進(jìn)行塊交織(步驟1203)。 在步驟1205，邏輯電路305將第一奇偶比特塊與第二奇偶比特塊進(jìn)行交
25錯(cuò)，并且將交織的系統(tǒng)比特添加在交錯(cuò)的奇偶比特前面，以創(chuàng)建環(huán)形
緩沖器307。在步驟1207，然后，邏輯電路305在該環(huán)形緩沖器的特定 行內(nèi)定義冗余版本。在本發(fā)明的一個(gè)實(shí)施例中，特定行包括環(huán)形緩沖 器的頂部行，例如，8個(gè)或4個(gè)子塊交織器列頂部。邏輯電路305接收冗 余版本和期望比特的數(shù)目(步驟1209)，并且向發(fā)射器輸出開(kāi)始于RV 比特位置的該數(shù)目的期望比特(步驟1211)。
圖13是示出圖3的發(fā)射器的操作的流程圖。具體而言，圖13的邏輯 流示出用于將冗余版本分配至虛擬環(huán)形緩沖器的步驟，以及來(lái)自虛擬 環(huán)形緩沖器的比特的隨后發(fā)射。邏輯流開(kāi)始于步驟1301，其中，邏輯 電路305接收系統(tǒng)比特、第一奇偶比特塊和第二奇偶比特塊。如上所述， 系統(tǒng)比特、第一奇偶比特塊和第二奇偶比特塊均包括虛比特。邏輯電 路305使用交織器309單獨(dú)地對(duì)系統(tǒng)比特、第一奇偶比特塊和第二奇偶 比特塊進(jìn)行塊交織(步驟1303)。在步驟1305，邏輯電路305將第一奇 偶比特塊與第二奇偶比特塊進(jìn)行交錯(cuò)，并且將交織的系統(tǒng)比特加在交 錯(cuò)的奇偶比特的前面。在步驟1307，然后，邏輯電路305定義對(duì)應(yīng)于在 數(shù)據(jù)流內(nèi)的比特位置的冗余版本，并且其中，所有可能RV在位置 「Kstream/32] (13xi+(j) ， i = 0, 1，…，7，其中，cr表示第一RV (RV0)
的開(kāi)始位置的列索引。數(shù)據(jù)流包括交織的系統(tǒng)比特以及交錯(cuò)的第一交 織奇偶比特塊和第二交織奇偶比特塊。邏輯電路305接收冗余版本和期 望比特的數(shù)目(步驟1309)，并且向發(fā)射器輸出開(kāi)始于RV比特位置的 該數(shù)目的期望比特(步驟1311)。
雖然己經(jīng)參考特定實(shí)施例具體示出和描述了本發(fā)明，但本領(lǐng)域的 技術(shù)人員應(yīng)理解的是，在不脫離本發(fā)明的精神和范圍的前提下，可以 對(duì)本發(fā)明的形式和具體細(xì)節(jié)進(jìn)行各種改變。
在一個(gè)示例中，雖然該過(guò)程被解釋為虛比特可以不被添加到流上， 并且后來(lái)從環(huán)形緩沖器中被去除，但通過(guò)諸如適當(dāng)?shù)厣傻刂返钠渌?方式實(shí)現(xiàn)相同效果。
26在另一示例中，從環(huán)形緩沖器的特定行(例如，列的頂部)開(kāi)始
RV可以等同于從針對(duì)每個(gè)流的子塊交織器中的特定行開(kāi)始RV，同時(shí)，
虛比特存在。將開(kāi)始點(diǎn)映射至在子塊交織器內(nèi)的其位置對(duì)某種實(shí)現(xiàn)可
能是更方便的，同時(shí)，在環(huán)形緩沖器中定義RV開(kāi)始點(diǎn)對(duì)于其他實(shí)現(xiàn)可 能是更方便的。
這些改變應(yīng)包含在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種用于將冗余版本分配至環(huán)形緩沖器的方法，所述方法包括下述步驟接收系統(tǒng)比特、第一奇偶比特塊和第二奇偶比特塊，其中，所述系統(tǒng)比特、所述第一奇偶比特塊和所述第二奇偶比特塊均包括虛比特；單獨(dú)地對(duì)所述系統(tǒng)比特、第一奇偶比特塊和第二奇偶比特塊進(jìn)行塊交織；將所述第一奇偶比特塊與所述第二奇偶比特塊進(jìn)行交錯(cuò)，以創(chuàng)建交錯(cuò)的奇偶比特；將所述交織的系統(tǒng)比特添加到所述交錯(cuò)的奇偶比特前面，以創(chuàng)建環(huán)形緩沖器，將冗余版本定義為開(kāi)始于所述環(huán)形緩沖器的特定行；接收冗余版本(RV)以及期望比特的數(shù)目；以及輸出開(kāi)始于所述RV比特位置的所述數(shù)目的期望比特。
2. 根據(jù)權(quán)利要求l所述的方法，其中，所述將冗余版本定義為開(kāi) 始于所述環(huán)形緩沖器的特定行的步驟包括將冗余版本定義為開(kāi)始于所 述環(huán)形緩沖器的列頂部的步驟。
3. 根據(jù)權(quán)利要求2所述的方法，其中，所述將冗余版本定義為開(kāi)始于所述環(huán)形緩沖器的列頂部的步驟包括將冗余版本定義為開(kāi)始于所 述環(huán)形緩沖器的八個(gè)列頂部的步驟。
4. 根據(jù)權(quán)利要求2所述的方法，其中，所述將冗余版本定義為開(kāi)始于所述環(huán)形緩沖器的列頂部的步驟包括將冗余版本定義為開(kāi)始于所 述環(huán)形緩沖器的四個(gè)列頂部的步驟。
5. 根據(jù)權(quán)利要求l所述的方法，進(jìn)一步包括下述步驟通過(guò)將第一冗余版本定義為開(kāi)始于具有相對(duì)于所述環(huán)形緩沖器開(kāi)端的偏移的位置，來(lái)對(duì)所述系統(tǒng)比特進(jìn)行打孔。
6. 根據(jù)權(quán)利要求5所述的方法，進(jìn)一步包括下述步驟， 將所述第一冗余版本定義為開(kāi)始于第CT列的頂部，其中，a是偏移列的數(shù)目。
7. 根據(jù)權(quán)利要求l所述的方法，進(jìn)一步包括下述步驟， 將一個(gè)或多個(gè)列從所述環(huán)形緩沖器刪除以形成縮短的環(huán)形緩沖器。
8. 根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括下述步驟， 將所述兀余版本定義為開(kāi)始于所述縮短的環(huán)形緩沖器的列頂部。
9. 根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括下述步驟， 通過(guò)將所述第一冗余版本定義為開(kāi)始于具有相對(duì)于所述縮短的環(huán)形緩沖器開(kāi)端的偏移的位置，來(lái)對(duì)系統(tǒng)比特進(jìn)行打孔。
10. —種裝置，包括.-編碼器，所述編碼器輸出系統(tǒng)比特、第一奇偶比特塊和第二奇偶 比特塊；速率匹配電路，所述速率匹配電路接收所述系統(tǒng)比特、第一奇偶 比特塊和第二奇偶比特塊，并且創(chuàng)建具有虛比特的環(huán)形緩沖器，并且 其中，所述環(huán)形緩沖器的特定行包含冗余版本(RV)的開(kāi)始點(diǎn)，并且 其中，所述速率匹配電路從特定RV開(kāi)始將非虛比特從所述環(huán)形緩沖器 輸出至發(fā)射器；發(fā)射電路，所述發(fā)射電路接收所述非虛比特并且發(fā)射所述非虛比特。
11.根據(jù)權(quán)利要求10所述的方法，其中，所述特定行包括所述環(huán) 形緩沖器的頂部行。
12. 根據(jù)權(quán)利要求10所述的裝置，其中，所述環(huán)形緩沖器的八個(gè) 列頂部被定義為冗余版本(RV)的開(kāi)始位置。
13. 根據(jù)權(quán)利要求10所述的裝置，其中，所述環(huán)形緩沖器的四個(gè) 列頂部被定義為用于冗余版本(RV)的開(kāi)始位置。
14. 根據(jù)權(quán)利要求10所述的裝置，其中，所述環(huán)形緩沖器包括交 織的系統(tǒng)比特、交織和交錯(cuò)的第一和第二奇偶比特塊。
15. 根據(jù)權(quán)利要求14所述的裝置，其中，所述速率匹配電路通過(guò) 將所述第一冗余版本定義為開(kāi)始于具有相對(duì)于所述環(huán)形緩沖器開(kāi)端的 偏移的位置，來(lái)對(duì)所述系統(tǒng)比特進(jìn)行打孔。
16. 根據(jù)權(quán)利要求15所述的裝置，其中，所述速率匹配電路在第o 列的頂部開(kāi)始第一冗余版本，其中，o是偏移列的數(shù)目。
17. 根據(jù)權(quán)利要求10所述的裝置，其中，所述速率匹配電路從所 述環(huán)形緩沖器中刪除一個(gè)或多個(gè)列，以形成縮短的環(huán)形緩沖器。
18. 根據(jù)權(quán)利要求17所述的裝置，其中，所述速率匹配電路將冗 余版本定義為開(kāi)始于所述縮短的環(huán)形緩沖器的列頂部。
19. 根據(jù)權(quán)利要求18所述的裝置，其中，所述速率匹配電路通過(guò) 將所述第一冗余版本定義為開(kāi)始于具有相對(duì)于所述縮短的環(huán)形緩沖器 開(kāi)端的偏移的位置，來(lái)對(duì)所述系統(tǒng)比特進(jìn)行打孔。
20. —種裝置，包括編碼器，所述編碼器輸出系統(tǒng)比特、第一奇偶比特塊和第二奇偶 比特塊，每個(gè)長(zhǎng)度為Kstream ，速率匹配電路，所述速率匹配電路接收所述系統(tǒng)比特、第一奇偶 比特塊和第二奇偶比特塊，并且單獨(dú)地對(duì)所述系統(tǒng)比特、第一奇偶比特塊以及第二奇偶比特塊進(jìn)行交織；邏輯電路，所述邏輯電路定義與數(shù)據(jù)流內(nèi)的比特位置對(duì)應(yīng)的冗余 版本(RV)以開(kāi)始輸出數(shù)據(jù)，并且其中，所述RV開(kāi)始于位置「K自^^32， (CXi+cj) , i = 0， 1，…，Y-l，并且其中，C表示兩個(gè)相鄰RV之間的列數(shù)目，Y是所定義的RV的數(shù)目， o表示所述第一RV (RVQ)的開(kāi)始位置的列索引，并且其中，流包括所述交織的系統(tǒng)比特，以及交織的和交錯(cuò)的第一和 第二奇偶比特塊，和虛比特；以及發(fā)射電路，所述發(fā)射電路接收開(kāi)始于特定RV的非虛比特并且發(fā) 射所述非虛比特。
全文摘要
在發(fā)射器的操作中，創(chuàng)建環(huán)形緩沖器，其中，僅該環(huán)形緩沖器的列頂部被定義為用于冗余版本的開(kāi)始位置。在該環(huán)形緩沖器是序列格式的情況下，所有可能冗余版本的位置為第一冗余版本的開(kāi)始位置的列索引的函數(shù)。
文檔編號(hào)H04L1/18GK101682486SQ200880019982
公開(kāi)日2010年3月24日 申請(qǐng)日期2008年6月17日 優(yōu)先權(quán)日2007年6月20日
發(fā)明者T·基思·布蘭肯希普, 宇菲·W·布蘭肯希普, 布賴(lài)恩·K·克拉松, 阿吉特·尼姆巴爾克 申請(qǐng)人:摩托羅拉公司