專利名稱：一種視頻解碼優(yōu)化方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多媒體領(lǐng)域，尤其涉及二維離散余弦逆變換一IDCT (Inverse Discrete Transform)和YCbCr轉(zhuǎn)RGB (以下簡稱YCbCr2RGB)集成的視頻解 碼優(yōu)化方法及裝置。
背景技術(shù)：
一般情況下，在視頻解碼中，可用純軟件來實現(xiàn)視頻的解碼，比如MPEG2、 H264視頻解碼；純軟件實現(xiàn)視頻解碼要求解碼芯片的工作頻率比較高。如果芯 片的工作頻率不夠高，那完全用軟件來解碼幾乎是不可能的。 一般情況下，會 將費時和需要復雜運算的處理過程(比如二維離散余弦逆變換IDCT等)用硬件 來實現(xiàn)，從而大幅度提高解碼效率，實現(xiàn)實時視頻解碼。但在現(xiàn)有技術(shù)中，一 般都是用多個乘法或者加法來并行執(zhí)行上述費時和需要復雜運算的處理過程， 這就很費資源。此外， 一般視頻解碼出來的數(shù)據(jù)為YCbCr格式，還需要借助其 余硬件電路進一步轉(zhuǎn)換為RGB格式，這就進一步增大了視頻解碼芯片的硬件復 雜度。

發(fā)明內(nèi)容
為了解決上述現(xiàn)有技術(shù)中所存在的技術(shù)問題，本發(fā)明的首要目的在于提供 一種視頻解碼優(yōu)化方法，對最費時間的二維IDCT和YCbCr的格式轉(zhuǎn)換分別采 用流水線控制，大幅度提高了視頻解碼的效率，在較低的解碼芯片工作頻率下， 實現(xiàn)了實時視頻解碼。
本發(fā)明的另一目的在于提供一種視頻解碼優(yōu)化裝置，實現(xiàn)上述將二維IDCT 和YCbCr2RGB集成的視頻解碼優(yōu)化方法。
本發(fā)明首要目的通過下述技術(shù)方案實現(xiàn) 一種視頻解碼優(yōu)化方法，其特征 在于，包括以下步驟步驟IOI，讀取處理數(shù)據(jù)的指令，對處理數(shù)據(jù)所釆用的算 法公式進行分析；步驟102，根據(jù)步驟101所述的分析結(jié)果，選擇相應(yīng)算法實現(xiàn) 數(shù)據(jù)的處理，所述相應(yīng)算法為二維IDCT算法或YCbCr2RGB算法；步驟103， 采用流水線控制方式，執(zhí)行所述相應(yīng)算法。優(yōu)選地，步驟103包括以下幾個步驟步驟113，向指令單元輸入清零指令; 步驟123，向指令單元輸入存取數(shù)的起始地址、地址變化幅度、運算指令；步驟 133，根據(jù)步驟123所輸入的運算指令，選擇第一狀態(tài)機或第二狀態(tài)機，分別進 入二維IDCT運算階段或YCbCr2RGB運算階段；采用流水線控制方式，執(zhí)行 IDCT運算或YCbCr2RGB運算中的讀取數(shù)據(jù)、對所讀取的數(shù)據(jù)進行處理、存儲 運算結(jié)果。
優(yōu)選地，步驟133采用流水線控制方式，執(zhí)行IDCT運算的步驟為首先通 過第一狀態(tài)機對算法模塊以及存儲器地址模塊中的數(shù)據(jù)選擇信號和鎖存信號進 行操作；在第一狀態(tài)機的每個狀態(tài)中分別對算法模塊中的數(shù)據(jù)選擇信號和鎖存 信號，賦予不同的數(shù)據(jù)；再從存儲器的不同地址取數(shù)，通過一個加法器和一個 乘法器依次進行行、列循環(huán)多次運算，中間運算結(jié)果緩存在存儲器中；行或列 循環(huán)多次運算過程中，第一狀態(tài)機的標志位sign=l時，對一維IDCT的運算結(jié) 束，將運算結(jié)果存儲在存儲器中。
優(yōu)選地，步驟133采用流水線控制方式，執(zhí)行YCbCr2RGB運算的步驟為 首先通過第二狀態(tài)機對算法模塊中的數(shù)據(jù)選擇信號和鎖存信號進行操作；在第 二狀態(tài)機的每個狀態(tài)中分別對算法模塊中的數(shù)據(jù)選擇信號和鎖存信號，賦予不 同的數(shù)據(jù)；再由輸入輸出寄存器從外部讀入所要運算的兩組YCbCr值，通過兩 個加法器和一個乘法器進行YcbCr到RGB的格式轉(zhuǎn)換；當?shù)诙顟B(tài)機的標志位 sign-l時，YCbCr2RGB運算結(jié)束，將運算結(jié)果存儲在輸入輸出寄存器中。
本發(fā)明的另一目的通過以下技術(shù)方案實現(xiàn) 一種視頻解碼優(yōu)化裝置，其特 征在于包括用于讀取處理數(shù)據(jù)指令的指令單元；用于分析處理數(shù)據(jù)所采用的 算法公式、選擇IDCT算法或YCbCr2RGB算法對數(shù)據(jù)進行處理的核心控制模塊， 核心控制模塊包括用于分別實現(xiàn)二維IDCT算法和YCbCr2RGB算法的流水線控 制的第一狀態(tài)機和第二狀態(tài)機；用于供所述第一狀態(tài)機和第二狀態(tài)機運算取數(shù) 以及核心控制模塊存儲運算結(jié)果的輸入輸出寄存器和存儲器；用于執(zhí)行IDCT算 法或YCbCr2RGB算法的基本算法模塊；用于將基本算法模塊的運算結(jié)果輸出 至輸入輸出寄存器或存儲器的結(jié)果選擇輸出模塊；以及用于控制存儲器中數(shù)據(jù) 的存取的存取數(shù)控制模塊；所述結(jié)果選擇輸出模塊分別與基本算法模塊、輸入 輸出寄存器、存儲器連接，指令單元、輸入輸出寄存器、基本算法模塊分別與 核心控制模塊連接，存取數(shù)控制模塊連接在存儲器與核心控制模塊之間。
本發(fā)明相對于現(xiàn)有技術(shù)具有以下優(yōu)點將視頻解碼中最費時的二維IDCT和 YCbCr2RGB格式轉(zhuǎn)換集成到一個系統(tǒng)中，再根據(jù)不同的指令來運行二維IDCT算法或YCbCr2RGB算法。在運行二維IDCT算法或YCbCr2RGB算法的過程中， 對該兩個算法的執(zhí)行過程采用流水線控制方式，因而在硬件電路上只需要一個 乘法器和兩個加法；算法執(zhí)行過程中的流水線控制方式，不但大幅度提高了運 算速度，也降低了硬件電路的復雜性，在較低頻率下，實現(xiàn)實時的視頻解碼傳 輸。


圖1為本發(fā)明的工作流程圖2為本發(fā)明流水線運算的流程示意圖3為具體的流水線原理圖4為本發(fā)明裝置的結(jié)構(gòu)示意圖。
具體實施例方式
下面結(jié)合實施例及附圖，對本發(fā)明作進一步地詳細說明，但本發(fā)明的實施 方式不限于此。
如圖1所示，本發(fā)明的視頻解碼優(yōu)化方法，其實施過程包括以下步驟-步驟IOI，讀取處理數(shù)據(jù)的指令，對處理數(shù)據(jù)所采用的算法公式進行分析。 在本實施例中，處理數(shù)據(jù)所采用的算法公式為二維IDCT或YCbCr2RGB算法公式。
步驟102，根據(jù)步驟101所述的分析結(jié)果，選擇相應(yīng)算法實現(xiàn)數(shù)據(jù)的處理。 若分析結(jié)果是二維IDCT算法公式，則選擇二維IDCT算法實現(xiàn)視頻信號的離散 余弦逆變換；若分析結(jié)果是YCbCr2RGB算法公式，則選擇YCbCr2RGB算法實 現(xiàn)視頻信號的格式轉(zhuǎn)換，從YCbCr格式轉(zhuǎn)換成RGB格式。所述二維IDCT算法 和YCbCr2RGB算法均符合設(shè)計頻率高、硬件占有資源少這兩個條件。
步驟103，采用流水線控制方式，執(zhí)行所述相應(yīng)算法。所述流水線控制方式 具體為，對算法執(zhí)行的以下幾個主要步驟，采用流水線方式來運算讀取存儲 器RAM或者輸入輸出寄存器中數(shù)據(jù)、對所讀取的數(shù)據(jù)進行處理、存儲運算結(jié)果 至存儲器RAM或者輸入輸出寄存器中。在本實施例中，運算結(jié)果主要指處理后 的視頻數(shù)據(jù)。
本步驟103采用流水線控制方式，如圖2所示，執(zhí)行相應(yīng)算法以實現(xiàn)數(shù)據(jù) 處理的實現(xiàn)過程，具體包括以下幾個步驟-
步驟113，向輸入輸出寄存器中的指令單元輸入清零指令。主要是清除執(zhí)行上一次運算的運算指令。
步驟123，向輸入輸出寄存器中的指令單元輸入存取數(shù)的起始地址、地址變 化幅度、運算指令。以非零的運算指令作為開始信號。
步驟133，根據(jù)步驟123所輸入的運算指令，選擇第一狀態(tài)機或第二狀態(tài)機， 分別進入二維IDCT運算階段或YCbCr2RGB運算階段；采用流水線控制方式， 執(zhí)行IDCT運算或YCbCr2RGB運算的幾個主要步驟讀取數(shù)據(jù)、對所讀取的數(shù) 據(jù)進行處理、存儲運算結(jié)果。
(1)若選擇的是第一狀態(tài)機，則進入的是二維IDCT運算階段，則首先通 過第一狀態(tài)機來對算法模塊以及存儲器RAM地址模塊中的數(shù)據(jù)選擇信號和鎖 存信號進行操作；在第一狀態(tài)機的每個狀態(tài)中分別對算法模塊中的數(shù)據(jù)選擇信 號和鎖存信號，賦予不同的數(shù)據(jù)；再從存儲器RAM的不同地址取數(shù)，通過一個 加法器和一個乘法器依次進行行、列循環(huán)多次運算，中間運算結(jié)果緩存在存儲 器RAM中；循環(huán)多次運算過程中，直至第一狀態(tài)機的標志位sign=l時，對一 維IDCT的運算才結(jié)束，將處理后的視頻數(shù)據(jù)存儲在存儲器RAM中，從而實現(xiàn) 了復雜算法功能的流水線控制。由于算法模塊是循環(huán)使用的，因而只需要一個 加法器和一個乘法器，減少了模塊所占的芯片面積。
以下是采用本發(fā)明解碼方法完成的IDCT算法，以及該算法具體的實現(xiàn)過
程
IDCT算法公式如下
尸(jc，y):—〉 〉 F(w,v)cos^^-^-cos-^-
「 1 / V^" m, v = 0
C ("),C (v) = v
[1 m,v = 1，2，....,7V—1
此算法實現(xiàn)離散余弦逆變換，運用了行、列依次運算的方法，完成一次二 維的IDCT運算。默認輸入的變換矩陣為以行從上至下的順序輸入，需要在 DSP一VFU中運行兩次IDCT算法。本發(fā)明特別之處在于能支持4 255類型的 矩陣運算，由輸入指令來進行不同類型矩陣的運算。
在運行IDCT算法時，首先將需要的余弦值等，存入存儲器RAM中。以8x8 矩陣的二維IDCT運算為例，將需要的一組余弦值存入確定地址的RAM中。默 認的MPEG2余弦值為擴大了 65536倍后的值，以便有更高的精度；而在H264 中遵循的是整數(shù)的"IDCT"運算，默認的值為擴大兩倍。以行從上到下的順序
23170 32138 30274 27246 23170 18205 12540 6393
23170 27246 12540 -6393 -23170 -32138 -30274 -18205
23170 18205 -12540 -32138 -23170 6393 30274 27246
23170 6393 -30274 -18205 23170 27246 -12540 -32138
23170 -6393 -30274 18205 23170 -27246 -12540 32138
23170 -18205 -12540 32138 -23170 -6393 30274 -27246
23170 -27246 125406393 -23170 32138 -30274 18205
23170 -32138 30274 -27246 23170 -18205 12540 -6393
上述整數(shù)余弦值A(chǔ)l所對應(yīng)的十六進制余弦值A(chǔ)2如下
5A82 7D8A 7642 6A6E 5A82 471D 30FC 18F95A82 6A6E 30FC E707 A800 8276 89BE B8E35A82 47ID CF04 8276 A800 18F9 7642 6A6E5A82 18F9 89BE B8E3 5A82 6A6E CF04 82765A82 E707 89BE 47ID 5A82 9592 CF04 7D8A5A82 B8E3 CF04 7D8A A800 E707 7642 9592
5A82 9592 30FC 18F9 A800 7D8A 89BE 471D5A82 8276 7642 9592 5A82 B8E3 30FC E707
運算的步驟為待輸入第一次IDCT運算指令后，核心控制模塊從存儲器RAM中自動取數(shù)，然后通過控制第一加法器和乘法器進行完指定類型矩陣的IDCT運算后，結(jié)果選擇輸出模塊依次將運算完的數(shù)據(jù)以矩陣形式存入RAM中，完成第一次IDCT運算后，將第一狀態(tài)機的標志位sign置"1"。然后初始化第一狀態(tài)機的標志位sign,運行第二次IDCT運算，核心控制模塊從存儲器RAM中自動取數(shù)，運算，最后將運算結(jié)果存入指定的RAM地址中，第一狀態(tài)機的標志位sign置"1"，至此一次完整的二維IDCT運算完成。
(2)若選擇的是第二狀態(tài)機，則進入的是YCbCr2RGB運算階段，則首先通過第二狀態(tài)機來對算法模塊中的數(shù)據(jù)選擇信號和鎖存信號進行操作；在第二狀態(tài)機的每個狀態(tài)中分別對算法模塊中的數(shù)據(jù)選擇信號和鎖存信號，賦予不同的數(shù)據(jù)；再由輸入輸出寄存器從外部讀入所要運算的兩組YCbCr值，通過兩個加法器和一個乘法器進行YcbCr到RGB的格式轉(zhuǎn)換；當?shù)诙顟B(tài)機的標志位sign-l時，YCbCr2RGB運算結(jié)束，將運算結(jié)果存儲在輸入輸出寄存器中。
以下是采用本發(fā)明解碼方法完成的YCbCr轉(zhuǎn)RGB算法，以及該算法具體的實現(xiàn)過程格式轉(zhuǎn)換的格式分別為
R= 1.164(Y- 16)+ L596(Cr誦128);
G= 1.164(Y國16) —0.813(Cr國128) —0.392(Cb- 128);
B = 1.164(Y- 16) + 2.017(Cb- 128);
此算法，在一次指令中，即完成了兩組的YCbCr轉(zhuǎn)RGB變換，得到的RGB格式為RGB565，用16位來表示顏色，其中紅色R為5位，綠色G為6位，藍色B為5位。
運算過程為將所要運算的兩組YCbCr值放入輸入輸出寄存器中，然后輸入運算指令，核心控制模塊2從輸入輸出寄存器中取數(shù)，再通過控制第一加法器31、第二加法器32和乘法器33運算，完成后兩組RGB565值放入輸入輸出寄存器1中，且將第二狀態(tài)機的標志位置"1"。此算法中不使用存儲器RAM。
步驟133的具體流水線如圖3所示。對于IDCT變換，在運算指令的第一個時鐘，從存儲器RAM中取A數(shù)；然后在第二個時鐘取B數(shù)，同時對A數(shù)進行第一次的運算；接著在第三個時鐘，從存儲器RAM中取C數(shù)，同時對B數(shù)進行第一次的運算，且同時對A數(shù)第一次運算結(jié)果進行第二次運算；第四個時鐘，取數(shù)D,同時對C數(shù)據(jù)進行第一次運算，對B數(shù)據(jù)進行第二次運算，將A數(shù)的運算結(jié)果存于存儲器RAM中，以此類推。對于YCbCr2RGB格式轉(zhuǎn)換，其流水線與IDCT變換的類似；所不同的只是取數(shù)是向輸入輸出寄存器讀取的，而運算結(jié)果也是存儲在輸入輸出寄存器中。這樣，通過流水線控制的算法就實現(xiàn)了硬件的加速，視頻二維IDCT處理和傳輸以及YCbCr2RGB格式轉(zhuǎn)換就不需要編寫復雜的算法軟件程序來實現(xiàn)，只需要輸入控制指令告訴核心控制模塊該處理哪些數(shù)據(jù)，核心控制模塊及其外圍硬件電路就會以高效流水線的方式自動讀取、處理、回寫運算結(jié)果了。
本發(fā)明裝置主要采用DSP—VFU(Digital Singnal Processor- Video Functional
Unit)核實現(xiàn)視頻解碼優(yōu)化方法。在實現(xiàn)步驟101時，由輸入輸出寄存器1的指令單元從外部讀取需要處理何種數(shù)據(jù)的指令，并將所讀取的指令傳輸給核心控制模塊2，由核心控制模塊2對處理數(shù)據(jù)所采用的算法公式進行分析。實現(xiàn)步驟102時，由核心控制模塊2選擇相應(yīng)的算法，對數(shù)據(jù)進行處理。
在實現(xiàn)步驟103時，所述指令單元設(shè)置于輸入輸出寄存器1內(nèi)，由核心控制模塊2內(nèi)的大狀態(tài)機21選擇第一狀態(tài)機22或第二狀態(tài)機23。此外，核心控制模塊2還協(xié)調(diào)二維IDCT和YCbCr2RGB算法之間的關(guān)系，根據(jù)運算過程控制第一狀態(tài)機21、第二狀態(tài)機22的狀態(tài)變化，向第一加法器31、第二加法器32及乘法器33輸出控制信號，分別實現(xiàn)二維IDCT和YCbCr2RGB的流水線控制。
(一) 具體一點來說，實現(xiàn)IDCT運算的結(jié)構(gòu)，如圖4所示，主要包括核心控制模塊2、基本算法模塊、存儲器RAM 3、存取數(shù)控制模塊、結(jié)果選擇輸出模塊4、輸入輸出寄存器l。基本算法模塊分別與核心控制模塊2、存取數(shù)控制模塊、結(jié)果選擇輸出模塊4連接，且主要由第一加法器31和乘法器33組成。存取數(shù)控制模塊主要由RAM數(shù)據(jù)控制模塊51和RAM地址控制模塊52組成。
第一加法器31和乘法器33都存有數(shù)據(jù)選擇信號和數(shù)據(jù)鎖存信號。RAM數(shù)據(jù)控制模塊51主要控制從RAM讀取數(shù)據(jù);RAM地址控制模塊52主要控制RAM數(shù)據(jù)的存放地址，該地址控制模塊52能夠?qū)崿F(xiàn)在32位寬RAM的高低16位寬不同地址中存取數(shù)。
結(jié)果選擇輸出模塊4，主要根據(jù)從輸入輸出寄存器1內(nèi)的指令單元輸出的指令，來選擇將運算結(jié)果輸出給輸入輸出寄存器1，還是外部存儲器RAM3。輸入輸出寄存器l，主要暫存外部輸入的RAM起始地址、地址變化幅度以及指令等。
核心控制模塊主要實現(xiàn)的是從存儲器RAM中取數(shù)，根據(jù)IDCT算法以及運算指令，向基本算法模塊輸出RAM中數(shù)據(jù)及控制信號，經(jīng)過基本算法模塊運算后，將運算結(jié)果寫入RAM中，循環(huán)多次運算，最多可以在一個指令中，連續(xù)進行65535次運算(255x255矩陣)，可以實現(xiàn)最高為16位寬的數(shù)據(jù)操作，應(yīng)用為時序電路。
(二) 具體一點來說，實現(xiàn)YCbCr2RGB格式轉(zhuǎn)換的結(jié)構(gòu)，如圖4所示，主要包括核心控制模塊2、基本算法模塊、結(jié)果選擇輸出模塊4、輸入輸出寄存器1?；舅惴K主要由存有數(shù)據(jù)選擇信號和數(shù)據(jù)鎖存信號的第一加法器31、第二加法器32和乘法器33組成。核心控制模塊2從輸入輸出寄存器1讀取YcbCr格式數(shù)據(jù)，根據(jù)YcbCr算法和運算指令，向基本算法模塊輸出YcbCr格式數(shù)據(jù)及控制信號，經(jīng)過基本算法模塊運算后，將運算結(jié)果寫入輸入輸出寄存器l。
權(quán)利要求
1.一種視頻解碼優(yōu)化方法，其特征在于，包括以下步驟步驟101，讀取處理數(shù)據(jù)的指令，對處理數(shù)據(jù)所采用的算法公式進行分析；步驟102，根據(jù)步驟101所述的分析結(jié)果，選擇相應(yīng)算法實現(xiàn)數(shù)據(jù)的處理，所述相應(yīng)算法為二維IDCT算法或YCbCr2RGB算法；步驟103，采用流水線控制方式，執(zhí)行所述相應(yīng)算法。
2. 根據(jù)權(quán)利要求1所述的視頻解碼優(yōu)化方法，其特征在于，步驟103包括 以下幾個步驟步驟113，向指令單元輸入清零指令；步驟123，向指令單元輸入存取數(shù)的起始地址、地址變化幅度、運算指令； 步驟133，根據(jù)步驟123所輸入的運算指令，選擇第一狀態(tài)機或第二狀態(tài)機， 分別進入二維IDCT運算階段或YCbCr2RGB運算階段；采用流水線控制方式， 執(zhí)行IDCT運算或YCbCr2RGB運算中的讀取數(shù)據(jù)、對所讀取的數(shù)據(jù)進行處理、 存儲運算結(jié)果。
3. 根據(jù)權(quán)利要求2所述的視頻解碼優(yōu)化方法，其特征在于，步驟133采用 流水線控制方式，執(zhí)行IDCT運算的步驟為首先通過第一狀態(tài)機對算法模塊以 及存儲器地址模塊中的數(shù)據(jù)選擇信號和鎖存信號進行操作；在第一狀態(tài)機的每 個狀態(tài)中分別對算法模塊中的數(shù)據(jù)選擇信號和鎖存信號，賦予不同的數(shù)據(jù)；再 從存儲器的不同地址取數(shù)，通過一個加法器和一個乘法器依次進行行、列循環(huán) 多次運算，中間運算結(jié)果緩存在存儲器中；行或列循環(huán)多次運算過程中，第一 狀態(tài)機的標志位sign=l時，對一維IDCT的運算結(jié)束，將運算結(jié)果存儲在存儲 器中。
4. 根據(jù)權(quán)利要求2所述的視頻解碼優(yōu)化方法，其特征在于，步驟133采用 流水線控制方式，執(zhí)行YCbCr2RGB運算的步驟為首先通過第二狀態(tài)機對算 法模塊中的數(shù)據(jù)選擇信號和鎖存信號進行操作；在第二狀態(tài)機的每個狀態(tài)中分 別對算法模塊中的數(shù)據(jù)選擇信號和鎖存信號，賦予不同的數(shù)據(jù)；再由輸入輸出 寄存器從外部讀入所要運算的兩組YCbCr值，通過兩個加法器和一個乘法器進 行YcbCr到RGB的格式轉(zhuǎn)換；當?shù)诙顟B(tài)機的標志位sign=l時，YCbCr2RGB運算結(jié)束，將運算結(jié)果存儲在輸入輸出寄存器中。
5. —種根據(jù)權(quán)利要求2所述方法的視頻解碼優(yōu)化裝置，其特征在于包括 用于讀取處理數(shù)據(jù)指令的指令單元；用于分析處理數(shù)據(jù)所采用的算法公式、選擇IDCT算法或YCbCr2RGB算法 對數(shù)據(jù)進行處理的核心控制模塊，核心控制模塊包括用于分別實現(xiàn)二維IDCT算 法和YCbCr2RGB算法的流水線控制的第一狀態(tài)機和第二狀態(tài)機；用于供所述第一狀態(tài)機和第二狀態(tài)機運算取數(shù)以及核心控制模塊存儲運算 結(jié)果的輸入輸出寄存器和存儲器；用于執(zhí)行IDCT算法或YCbCr2RGB算法的基本算法模塊；用于將基本算法模塊的運算結(jié)果輸出至輸入輸出寄存器或存儲器的結(jié)果選 擇輸出模塊；以及用于控制存儲器中數(shù)據(jù)的存取的存取數(shù)控制模塊；所述結(jié)果選擇輸出模塊分別與基本算法模塊、輸入輸出寄存器、存儲器連 接，指令單元、輸入輸出寄存器、基本算法模塊分別與核心控制模塊連接，存 取數(shù)控制模塊連接在存儲器與核心控制模塊之間。
6. 根據(jù)權(quán)利要求5所述的視頻解碼優(yōu)化裝置，其特征在于所述基本算法 模塊包括存有數(shù)據(jù)選擇信號和數(shù)據(jù)鎖存信號的第一加法器、第二加法器和乘法 器。
7. 根據(jù)權(quán)利要求5所述的視頻解碼優(yōu)化裝置，其特征在于所述指令單元設(shè)置在輸入輸出寄存器內(nèi)。
8. 根據(jù)權(quán)利要求5所述的視頻解碼優(yōu)化裝置，其特征在于；所述存取數(shù)控 制模塊包括數(shù)據(jù)控制模塊和地址控制模塊。
全文摘要
本發(fā)明提供了一種視頻解碼優(yōu)化方法，包括以下步驟讀取處理數(shù)據(jù)的指令，對處理數(shù)據(jù)所采用的算法公式進行分析；根據(jù)所述的分析結(jié)果，選擇相應(yīng)算法實現(xiàn)數(shù)據(jù)的處理，所述相應(yīng)算法為二維IDCT算法或YCbCr2RGB算法；采用流水線控制方式，執(zhí)行所述相應(yīng)算法。本發(fā)明還提供一種與上述方法相應(yīng)的視頻解碼優(yōu)化裝置。通過本發(fā)明可以在低頻率、低功耗的情況下大大提高硬件處理視頻數(shù)據(jù)的速度。
文檔編號H04N7/26GK101640795SQ20091003925
公開日2010年2月3日 申請日期2009年5月6日 優(yōu)先權(quán)日2009年5月6日
發(fā)明者伍康文, 劉旭榮, 陳弟虎 申請人:廣州市海山集成電路設(shè)計有限公司