專利名稱：芯片指紋的提取裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信息處理技術(shù)領(lǐng)域的裝置及方法，具體地說(shuō)，涉及的是一種 芯片指紋的提取裝置及方法。
背景技術(shù)：
信息安全應(yīng)用領(lǐng)域涉及諸多方面的因素；其中，對(duì)密鑰的可靠保護(hù)是信息安 全應(yīng)用領(lǐng)域的基本要素。密鑰的可靠保護(hù)目的在于防止有些人的惡意仿冒，詐騙 等行為；即，保護(hù)密鑰使其不泄漏能有效地保護(hù)系統(tǒng)的安全性。通常，密鑰的保 護(hù)是將其存儲(chǔ)于非揮發(fā)性存儲(chǔ)器中(如EEPR0M， Electrically Erasable Programmable Read Only Memory),或者以熔絲的形式直接燒錄在硅片上。這兩 種方式都使得密鑰是靜態(tài)存在的(即使不使用的時(shí)候，密鑰也不會(huì)消失)，甚至 是靜態(tài)地以明文形式而存在的。然而，從目前攻擊手段來(lái)看，存儲(chǔ)于EEPROM之 類部件的秘密信息有可能被攻擊者通過(guò)物理邊界攻擊(例如微探測(cè)、激光切割、 故障攻擊、電壓分析等)所提取。因此，必須有相比于EEPROM和熔絲安全程度 更高的措施，來(lái)阻止攻擊者通過(guò)仿真或者通過(guò)各種探查手段非法獲得至關(guān)重要的 密鑰信息。
對(duì)于芯片而言，由于工藝控制的原因，制造出的芯片具有不可避免的差異性 (例如在芯片結(jié)晶的工程中由于溫度和壓力隨機(jī)的變化會(huì)引起差異)。即，每塊 芯片都有自己的"特征"，該"特征"是由制造差異引起的，它是隨機(jī)的，并且 可以用來(lái)唯一地標(biāo)識(shí)每塊芯片，就如人的指紋一樣。由于芯片的制造差異，使得 每塊芯片的邏輯器件和線路上的信號(hào)傳輸延遲(這個(gè)就是芯片的"指紋")是不 同的，可以基于芯片的信號(hào)傳輸延遲構(gòu)造出提取芯片指紋的電路。由于芯片指紋 具有若干特殊的優(yōu)點(diǎn)，例如非靜態(tài)存在、不可復(fù)制、難于建模和仿真等等。因 此，可以把這樣的"指紋"信息用來(lái)作為一個(gè)難于被攻擊者獲得的密鑰信息，從 而達(dá)到對(duì)密鑰的可靠保護(hù)。
經(jīng)對(duì)現(xiàn)有技術(shù)的文獻(xiàn)檢索發(fā)現(xiàn)，DAIHYUN LIM等人2005年在《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》上發(fā)表的
4《Extracting secret keys from integrated circuits》(《從集成電路中提取 出密鑰》)中提出的基于仲裁器的物理不可克隆函數(shù)(Arbiter-Based Physical Uncloneable Function)是近些年來(lái)國(guó)際上利用集成電路來(lái)提取芯片間傳輸延遲 差異的基石。該文中提出的基于仲裁器的物理不可克隆函數(shù)，由一個(gè)信號(hào)傳輸延 遲電路和一個(gè)仲裁器組成。同一脈沖信號(hào)在兩條通路上通過(guò)，最后仲裁器根據(jù)上 下兩路信號(hào)到達(dá)的先后順序判決輸出是0或者1。在這個(gè)電路中，輸入激勵(lì)是一 個(gè)64位的比特串，輸出響應(yīng)是l位比特。其不足在于，電路輸出響應(yīng)的0和1 不平衡，輸出響應(yīng)為1的概率為10%,輸出為0的概率為90%。由于輸出響應(yīng)的 0、 1極不平衡性，整個(gè)電路比較容易受到攻擊，攻擊者容易通過(guò)建模來(lái)預(yù)測(cè)電 路的輸出結(jié)果。而本發(fā)明的方法提高了電路輸出響應(yīng)的O、 l平衡性，使得系統(tǒng) 比較不容易受到攻擊，增強(qiáng)了安全性。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對(duì)現(xiàn)有技術(shù)的不足，提供一種芯片指紋的提取裝置及方 法，能夠提取出不同芯片間的邏輯器件和線路的信號(hào)傳輸延遲差異，該方法在輸 出響的0、 l平衡性上具有良好的性能，能較好地防止對(duì)整個(gè)電路的建模或復(fù)制， 使其較不容易受到攻擊，增強(qiáng)了安全性。
本發(fā)明是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的
本發(fā)明所涉及的芯片指紋提取的裝置，包括傳輸延遲通路，激勵(lì)信號(hào)控制
器和仲裁器，其中
所述的傳輸延遲通路用來(lái)構(gòu)成上下兩條完全對(duì)稱的傳輸通路，同一個(gè)脈沖信
號(hào)競(jìng)爭(zhēng)通過(guò)上下兩條完全對(duì)稱的傳輸通路；
所述的激勵(lì)信號(hào)控制器用來(lái)控制脈沖信號(hào)在傳輸延遲通路上的傳輸路徑，同 時(shí)脈沖信號(hào)控制著激勵(lì)控制信號(hào)器的激勵(lì)信號(hào)的移位；
所述的仲裁器根據(jù)上下兩路通路信號(hào)上升沿的到達(dá)先后順序判決輸出是0 或者l;
上述裝置，輸入激勵(lì)是一個(gè)N位(N為2的整數(shù)倍)的比特串，輸出響應(yīng)是 一個(gè)N位的比特串。
所述的傳輸延遲通路由N個(gè)開關(guān)串聯(lián)組成，其中，所述的開關(guān)有兩個(gè)輸入端， 一個(gè)控制端和兩個(gè)輸出端，開關(guān)由一對(duì)2—1的多路復(fù)用器和一對(duì)緩沖器構(gòu)成， 開關(guān)的控制端與兩個(gè)2—1的多路復(fù)用器的選擇端同時(shí)相連，每個(gè)2—1多路復(fù)用器的輸出端與一個(gè)緩沖器相連，開關(guān)實(shí)現(xiàn)這樣的功能，假定兩個(gè)輸入端分別為 1,禾口12，控制端為C,，輸出端為0,和02，當(dāng)控制端C,為"(fl為一位比特，0或 1)時(shí)，輸入端L的脈沖信號(hào)最后到達(dá)輸出端(X，輸入端12的脈沖信號(hào)最后到達(dá)
輸出端02，當(dāng)控制端a為5 (5為a的補(bǔ))時(shí)，輸入端L的脈沖信號(hào)最后到達(dá)輸
出端02，輸入端I2的脈沖信號(hào)最后到達(dá)輸出端(X。
所述的激勵(lì)信號(hào)控制器由一個(gè)N位的線性移位反饋寄存器構(gòu)成，這個(gè)線性移 位反饋寄存器的N個(gè)輸出順序地與N個(gè)開關(guān)的控制端相連接，脈沖信號(hào)控制線性 移位反饋寄存的移位；
所述的仲裁器由一個(gè)D觸發(fā)器構(gòu)成。D觸發(fā)器有一個(gè)數(shù)據(jù)輸入端， 一個(gè)時(shí)鐘 輸入端和一個(gè)輸出端，其中數(shù)據(jù)輸入端和時(shí)鐘輸入端分別與最后一個(gè)開關(guān)的兩個(gè) 輸出端相連，相連的順序不影響使用目的，D觸發(fā)器輸出端的輸出作為電路的最 后輸出響應(yīng)。
由于工藝控制的原因，制造出的芯片具有不可避免的差異性(例如在芯片結(jié) 晶的工程中由于溫度和壓力隨機(jī)的變化會(huì)引起差異)，這些差異會(huì)對(duì)每塊芯片的 邏輯器件和線路上的信號(hào)傳輸延遲產(chǎn)生隨機(jī)的影響，并且不同芯片間的傳輸延遲 差異可以用來(lái)作為指紋唯一地標(biāo)識(shí)每塊芯片。本發(fā)明的方法能提取出不同芯片間 的信號(hào)傳輸延遲差異，用來(lái)作為芯片的指紋。
本發(fā)明所涉及的芯片指紋的提取方法，包括如下步驟
第一步，在線性移位反饋寄存器預(yù)置N比特的激勵(lì)信號(hào)，這N比特的激勵(lì)信 號(hào)順序控制N個(gè)開關(guān)；
第二步，脈沖信號(hào)同時(shí)輸入第一個(gè)開關(guān)的兩個(gè)輸入端，同一個(gè)脈沖信號(hào)在傳 輸延遲通路上競(jìng)爭(zhēng)通過(guò)， 一直到達(dá)仲裁器，仲裁器中的D觸發(fā)器根據(jù)兩路脈沖信
號(hào)上升沿到來(lái)的先后順序來(lái)判斷輸出的結(jié)果為0或?yàn)?;
第三步，在下一個(gè)時(shí)鐘周期到來(lái)的時(shí)候，脈沖信號(hào)控制線性移位反饋寄存器
上的N比特的激勵(lì)信號(hào)順序移位，這時(shí)由于激勵(lì)信號(hào)對(duì)開關(guān)的控制，脈沖信號(hào)在 傳輸延遲通路上的傳輸路徑也發(fā)生變化；
第四步，轉(zhuǎn)到第二步繼續(xù)執(zhí)行， 一直到N個(gè)時(shí)間周期后結(jié)束，這時(shí)，仲裁器 輸出了N比特的響應(yīng)。
第五步，經(jīng)過(guò)N個(gè)時(shí)鐘周期后就得到了一個(gè)激勵(lì)——響應(yīng)對(duì)，激勵(lì)為原來(lái)置 于移位反饋寄存器中的N比特激勵(lì)信號(hào)，響應(yīng)為仲裁器的N比特的輸出響應(yīng)，這N個(gè)比特的輸出響應(yīng)可以用作芯片的指紋。由于不同芯片間的信號(hào)傳輸延遲差異， 對(duì)于同一個(gè)N比特激勵(lì)信號(hào)而言，不同芯片所產(chǎn)生的輸出響應(yīng)不同，即，不同芯
片具有不同的指紋。
本發(fā)明具有如下有益效果其一，仲裁器采用了D觸發(fā)器，由于D觸發(fā)器在
未能滿足建立時(shí)間的要求的情況下，輸出也會(huì)進(jìn)入一個(gè)穩(wěn)定狀態(tài)，且D觸發(fā)器還 具有自動(dòng)跳出亞穩(wěn)態(tài)的功能，而D鎖存器不具有這樣的功能，因此采用D觸發(fā)器 提高了系統(tǒng)的穩(wěn)定性。其二，采用移位寄存器來(lái)控制開關(guān)，這樣使得用N個(gè)比特 的激勵(lì)經(jīng)過(guò)N個(gè)時(shí)鐘周期就能獲得N個(gè)比特的響應(yīng)，提高了效率。在FPGA實(shí)驗(yàn) 平臺(tái)上對(duì)其行了實(shí)驗(yàn)，實(shí)驗(yàn)數(shù)據(jù)表明仲裁器輸出響應(yīng)為1的概率約為30%，提高 了 0和1的比例平衡性，這樣能較好地防止對(duì)整個(gè)電路的建?；驈?fù)制，使其不容 易受到攻擊，增強(qiáng)了安全性。


圖1是本發(fā)明一種芯片指紋提取的裝置的結(jié)構(gòu)框圖2是本發(fā)明一種芯片指紋提取的裝置中的開關(guān)的電原理圖3是本發(fā)明一種芯片指紋提取的裝置中的仲裁器的輸出示例圖。
具體實(shí)施例方式
下面結(jié)合附圖對(duì)本發(fā)明的實(shí)施例作詳細(xì)說(shuō)明本實(shí)施例在以本發(fā)明技術(shù)方案 為前提下進(jìn)行實(shí)施，給出了詳細(xì)的實(shí)施方式和具體的操作過(guò)程，但本發(fā)明的保護(hù) 范圍不限于下述的實(shí)施例。
如圖1所示，本實(shí)施例涉及的芯片指紋的提取裝置包括傳輸延遲通路，激 勵(lì)信號(hào)控制器和仲裁器，其中
所述的傳輸延遲通路用來(lái)構(gòu)成上下兩條完全對(duì)稱的傳輸通路，同一個(gè)脈沖信 號(hào)競(jìng)爭(zhēng)通過(guò)上下兩條完全對(duì)稱的傳輸通路；
所述的激勵(lì)信號(hào)控制器用來(lái)控制脈沖信號(hào)在傳輸延遲通路上的傳輸路徑，同 時(shí)脈沖信號(hào)控制著激勵(lì)控制信號(hào)器的激勵(lì)信號(hào)的移位；
所述的仲裁器根據(jù)上下兩路通路信號(hào)上升沿的到達(dá)先后順序判決輸出是0 或者l。
上述裝置，輸入激勵(lì)是一個(gè)N位(N為2的整數(shù)倍)的比特串，輸出響應(yīng)是 一個(gè)N位的比特串。
本實(shí)施例中，所述傳輸延遲通路，它由128個(gè)開關(guān)串聯(lián)組成。所述的開關(guān)有兩個(gè)輸入端， 一個(gè)控制端和兩個(gè)輸出端。
本實(shí)施例中，所述激勵(lì)信號(hào)控制器，它由一個(gè)128比特的線性移位反饋寄存 器構(gòu)成，脈沖信號(hào)控制128比特激勵(lì)信號(hào)的移位，線性移位反饋寄存器中的128 比特輸出順序地與128個(gè)開關(guān)的控制端相連。
本實(shí)施例中，所述仲裁器，它由一個(gè)D觸發(fā)器構(gòu)成，同一脈沖信號(hào)在兩條通 路上競(jìng)爭(zhēng)通過(guò)，仲裁器中的D觸發(fā)器根據(jù)上下兩路脈沖信號(hào)上升沿到達(dá)的先后順 序判決輸出是0或者1。
如圖2所示，傳輸延遲通路的開關(guān)由一對(duì)2—1的多路復(fù)用器和一對(duì)緩沖器 構(gòu)成，當(dāng)控制端C,.為0時(shí)，輸入端L的脈沖信號(hào)最后到達(dá)輸出端(X，輸入端12 的脈沖信號(hào)最后到達(dá)輸出端02，當(dāng)控制端C,為1時(shí)，輸入端L的脈沖信號(hào)最后 到達(dá)輸出端02，輸入端12的脈沖信號(hào)最后到達(dá)輸出端0,。
如圖3所示，它是仲裁器輸出響應(yīng)的一個(gè)示例，當(dāng)上面一路的脈沖信號(hào)的上 升沿比下面一路的脈沖信號(hào)的上升沿先到達(dá)D觸發(fā)器，這時(shí)D觸發(fā)器輸出結(jié)果為 1，反之則輸出結(jié)果為0。
本實(shí)施例所涉及的芯片指紋的提取方法，具體實(shí)施應(yīng)用如下-步驟一，注冊(cè)階段，將含有提取芯片指紋的方法的電路嵌入到芯片中，比如 嵌入到IC卡的芯片中，在將IC卡發(fā)給用戶之前，服務(wù)器先隨機(jī)生成幾個(gè)128比 特的激勵(lì)，如10個(gè)，將這10個(gè)128比特的激勵(lì)信號(hào)輸入該IC卡芯片中的電路， 這時(shí)執(zhí)行提取芯片指紋的方法-
① ，在電路中的線性移位反饋寄存器預(yù)置一個(gè)128比特的激勵(lì)信號(hào)，這個(gè) 128比特的激勵(lì)信號(hào)順序控制128個(gè)開關(guān)；
② ，將脈沖信號(hào)同時(shí)輸入第一個(gè)開關(guān)的兩個(gè)輸入端，脈沖信號(hào)在傳輸延遲通 路上競(jìng)爭(zhēng)通過(guò)， 一直到達(dá)仲裁器，仲裁器根據(jù)兩路脈沖信號(hào)上升沿到來(lái)的先后順 序來(lái)判斷輸出的結(jié)果為O或?yàn)?;
③ ，在下一個(gè)時(shí)鐘周期到來(lái)的時(shí)候，線性移位反饋寄存器上的128個(gè)比特的 激勵(lì)信號(hào)順序移位，同時(shí)下一個(gè)脈沖信號(hào)輸入第一個(gè)開關(guān)；
，經(jīng)過(guò)128個(gè)時(shí)鐘周期，仲裁器輸出了 128個(gè)比特的響應(yīng)， ⑤，經(jīng)過(guò)10次的輸入后獲得10組激勵(lì)一一響應(yīng)對(duì)，并將這10組激勵(lì)—— 響應(yīng)對(duì)存儲(chǔ)在服務(wù)器中的數(shù)據(jù)庫(kù)中，然后再將IC卡發(fā)給合法的用戶。步驟二，驗(yàn)證階段。當(dāng)用戶持有IC卡時(shí)，將IC卡插入到系統(tǒng)中，這時(shí)服務(wù) 器從數(shù)據(jù)庫(kù)中隨機(jī)選取一個(gè)已存儲(chǔ)在數(shù)據(jù)庫(kù)中的128比特的激勵(lì)，將這個(gè)128比 特激勵(lì)輸入IC卡中的芯片電路中，經(jīng)過(guò)步驟一中同樣的提取芯片指紋的方法后， 這時(shí)能夠獲得128比特的輸出響應(yīng)，然后服務(wù)器將獲得的128比特的輸出響應(yīng)與 數(shù)據(jù)庫(kù)中所存儲(chǔ)的對(duì)應(yīng)的128比特輸出響應(yīng)相互比較，如果不相等，則該IC卡 是非法的，系統(tǒng)拒絕該用戶，如果這兩個(gè)值相等，則用戶所持有的IC卡是合法 的，系統(tǒng)接受該用戶，同時(shí)服務(wù)器將數(shù)據(jù)庫(kù)中該芯片這次所使用的激勵(lì)——響應(yīng) 對(duì)標(biāo)識(shí)為已使用。當(dāng)這10組激勵(lì)——響應(yīng)對(duì)都用標(biāo)識(shí)為己使用時(shí)，需要將IC卡 重新拿到服務(wù)器去再注冊(cè)。
由于不同芯片間的邏輯器件和線路上的信號(hào)傳輸延遲是不同的，且是隨機(jī) 的，可以用來(lái)唯一地標(biāo)識(shí)每塊芯片，本實(shí)施例能提取出不同芯片間的信號(hào)傳輸延 遲差異，即提取出芯片指紋其一，由于芯片指紋具有非靜態(tài)存在、不可復(fù)制、 難于建模和仿真等特點(diǎn)，攻擊者無(wú)法將芯片進(jìn)行克隆，即攻擊者無(wú)法制造出同樣 的具有相同的信號(hào)傳輸延遲的芯片；其二，由于攻擊者無(wú)法預(yù)測(cè)到IC卡在某一 次所使用的激勵(lì)——響應(yīng)對(duì)，且每個(gè)激勵(lì)響應(yīng)對(duì)在使用過(guò)后不再重復(fù)，因此即使 攻擊者能夠獲取每次所使用的激勵(lì)——響應(yīng)對(duì)，攻擊者也無(wú)法實(shí)施重放攻擊。
綜上，將本實(shí)施例中能有效地防止攻擊者復(fù)制IC卡，假冒用戶，有效地保 證系統(tǒng)的安全性。
9
權(quán)利要求
1、一種芯片指紋的提取裝置，其特征在于，包括傳輸延遲通路，激勵(lì)信號(hào)控制器和仲裁器，其中所述的傳輸延遲通路用來(lái)構(gòu)成上下兩條完全對(duì)稱的傳輸通路，同一個(gè)脈沖信號(hào)競(jìng)爭(zhēng)通過(guò)上下兩條完全對(duì)稱的傳輸通路；所述的激勵(lì)信號(hào)控制器用來(lái)控制脈沖信號(hào)在傳輸延遲通路上的傳輸路徑，同時(shí)脈沖信號(hào)控制著激勵(lì)控制信號(hào)器的激勵(lì)信號(hào)的移位；所述的仲裁器根據(jù)上下兩路通路信號(hào)上升沿的到達(dá)先后順序判決輸出是0或者1；在上述裝置中，輸入激勵(lì)是一個(gè)N位的比特串，輸出響應(yīng)是一個(gè)N位的比特串，N為2的整數(shù)倍。
2、 根據(jù)權(quán)利要求1所述的芯片指紋的提取裝置，其特征是，所述的傳輸延 遲通路由N個(gè)開關(guān)串聯(lián)組成，N為2的整數(shù)倍，其中，所述的開關(guān)有兩個(gè)輸入端、 一個(gè)控制端和兩個(gè)輸出端。
3、 根據(jù)權(quán)利要求1所述的芯片指紋的提取裝置，其特征是，所述的開關(guān)由 一對(duì)2—1的多路復(fù)用器和一對(duì)緩沖器構(gòu)成，開關(guān)的控制端與兩個(gè)2—1的多路復(fù) 用器的選擇端同時(shí)相連，每個(gè)2—1多路復(fù)用器的輸出端與一個(gè)緩沖器相連，設(shè) 開關(guān)兩個(gè)輸入端分別為L(zhǎng)和12，控制端為C,，輸出端為0i和02，當(dāng)控制端C,為a 時(shí)，fl為一位比特，輸入端L的脈沖信號(hào)最后到達(dá)輸出端(X，輸入端I2的脈沖信 號(hào)最后到達(dá)輸出端02，當(dāng)控制端C,為5時(shí)，5為a的補(bǔ)，輸入端L的脈沖信號(hào)最 后到達(dá)輸出端02，輸入端12的脈沖信號(hào)最后到達(dá)輸出端(X。
4、 根據(jù)權(quán)利要求1所述的芯片指紋的提取裝置，其特征是，所述的激勵(lì)信 號(hào)控制器由一個(gè)N位的線性移位反饋寄存器構(gòu)成，這個(gè)線性移位反饋寄存器的N 個(gè)輸出順序地與N個(gè)開關(guān)的控制端相連接，脈沖信號(hào)控制線性移位反饋寄存的移 位。
5、 根據(jù)權(quán)利要求1所述的芯片指紋的提取裝置，其特征是，所述的仲裁器 由一個(gè)D觸發(fā)器構(gòu)成，D觸發(fā)器有一個(gè)數(shù)據(jù)輸入端， 一個(gè)時(shí)鐘輸入端和一個(gè)輸出 端，其中數(shù)據(jù)輸入端和時(shí)鐘輸入端分別與最后一個(gè)開關(guān)的兩個(gè)輸出端相連，D觸發(fā)器輸出端的輸出作為電路的最后輸出響應(yīng)。
6、 一種芯片指紋的提取方法，其特征在于包括如下步驟-第一步，在線性移位反饋寄存器預(yù)置N比特的激勵(lì)信號(hào)，這N比特的激勵(lì)信號(hào)順序控制N個(gè)開關(guān)，N為2的整數(shù)倍；第二步，脈沖信號(hào)同時(shí)輸入第一個(gè)開關(guān)的兩個(gè)輸入端，同一個(gè)脈沖信號(hào)在傳輸延遲通路上競(jìng)爭(zhēng)通過(guò)， 一直到達(dá)仲裁器，仲裁器中的D觸發(fā)器根據(jù)兩路脈沖信號(hào)上升沿到來(lái)的先后順序來(lái)判斷輸出的結(jié)果為0或?yàn)?;第三步，在下一個(gè)時(shí)鐘周期到來(lái)的時(shí)候，脈沖信號(hào)控制線性移位反饋寄存器上的N比特的激勵(lì)信號(hào)順序移位，這時(shí)由于激勵(lì)信號(hào)對(duì)開關(guān)的控制，脈沖信號(hào)在傳輸延遲通路上的傳輸路徑也發(fā)生變化；第四步，轉(zhuǎn)到第二步繼續(xù)執(zhí)行， 一直到N個(gè)時(shí)間周期后結(jié)束，這時(shí)，仲裁器輸出了N比特的響應(yīng)；第五步，經(jīng)過(guò)N個(gè)時(shí)鐘周期后就得到了一個(gè)激勵(lì)——響應(yīng)對(duì)，激勵(lì)為原來(lái)置于移位反饋寄存器中的N比特激勵(lì)信號(hào)，響應(yīng)為仲裁器的N比特的輸出響應(yīng)，這N個(gè)比特的輸出響應(yīng)用作芯片指紋。
全文摘要
本發(fā)明涉及一種信息處理技術(shù)領(lǐng)域的芯片指紋的提取裝置及方法，其中裝置包括傳輸延遲通路，激勵(lì)信號(hào)控制器和仲裁器；傳輸延遲通路由N(N為2的整數(shù)倍)個(gè)開關(guān)串聯(lián)組成，開關(guān)由一對(duì)2-1的多路復(fù)用器和一對(duì)緩沖器構(gòu)成，激勵(lì)信號(hào)控制器由一個(gè)N位的線性移位反饋寄存器構(gòu)成，仲裁器由一個(gè)D觸發(fā)器構(gòu)成；激勵(lì)信號(hào)控制器中的N位輸出與N個(gè)開關(guān)的控制端相連，仲裁器與最后一個(gè)開關(guān)的輸出相連；同一個(gè)脈沖信號(hào)在兩條通路上競(jìng)爭(zhēng)通過(guò)，仲裁器中的D觸發(fā)器根據(jù)上下兩路脈沖信號(hào)上升沿到達(dá)的先后順序判決輸出是0或1。本發(fā)明在輸出響應(yīng)的0、1平衡性上具有良好性能。
文檔編號(hào)H04L9/32GK101478404SQ200910045039
公開日2009年7月8日 申請(qǐng)日期2009年1月8日 優(yōu)先權(quán)日2009年1月8日
發(fā)明者侯方勇, 張俊欽, 谷大武 申請(qǐng)人:上海交通大學(xué)