專利名稱：單頻網(wǎng)廣播中前向糾錯(cuò)編碼狀態(tài)同步系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信息技術(shù)領(lǐng)域的單頻網(wǎng)同步系統(tǒng)，特別是一種單頻網(wǎng)廣播中 前向糾錯(cuò)編碼狀態(tài)同步系統(tǒng)。
背景技術(shù)：
單頻網(wǎng)是一種比較好的廣播組網(wǎng)方式，最大的好處就是節(jié)省頻譜資源，方便 頻譜規(guī)劃。與之相比較，傳統(tǒng)的多頻網(wǎng)廣播同一套節(jié)目在不同的地點(diǎn)要切換不同 的頻道，并且頻譜規(guī)劃非常復(fù)雜，尤其是在對覆蓋盲區(qū)進(jìn)行補(bǔ)點(diǎn)的時(shí)候，往往在 一個(gè)地區(qū)附近要花費(fèi)花幾個(gè)頻段才能實(shí)現(xiàn)無縫覆蓋。而單頻網(wǎng)就克服了這種缺 陷， 一套節(jié)目在全國范圍內(nèi)只需要一個(gè)頻道，并且對覆蓋盲區(qū)進(jìn)行補(bǔ)點(diǎn)的時(shí)候也 使用同一個(gè)頻道，不會(huì)出現(xiàn)同一個(gè)地區(qū)同一套節(jié)目占用了很多不同頻道的現(xiàn)象， 節(jié)省了寶貴的頻率資源。
目前的單頻網(wǎng)廣播主要有DVB-T SFN (單頻網(wǎng))，ATSC SFN和ADTB SFN。單 頻網(wǎng)的同步通常都是要借助含有同步信息的特殊的TS包(以下簡稱"同步包")， 即IS013818-1: 2000規(guī)定的0MP來完成，比如DVB-T SFN的MIP包，ATSC SFN 中的DTxP包，ADTB-RSFN中的SIP包等等。同步包從單頻網(wǎng)適配器傳向同步器， 一般不含有所要廣播的媒體數(shù)據(jù)，比如ADTB-R SFN的SIP包。從同步器出來之 后的數(shù)據(jù)進(jìn)入數(shù)字調(diào)制環(huán)節(jié)。這些單頻網(wǎng)廣播的數(shù)字調(diào)制方式一般采用"隨機(jī)化 ——外編碼——外交織——內(nèi)編碼——內(nèi)交織(可選)"的模式，其中外編碼使 用RS編碼13，這是一種對字節(jié)錯(cuò)誤非常有效的糾錯(cuò)編碼，比如ATSC和ADTB都 使用了IO (187， 207)的RS碼，對一個(gè)TS包可以糾正IO個(gè)字節(jié)錯(cuò)誤，并且對 糾正不了的TS包會(huì)在錯(cuò)誤指示位置1 (詳見IS013818-1: 2000);外交織為字節(jié) 交織14，即交織過程中不改變字節(jié)內(nèi)部的比特結(jié)構(gòu)；內(nèi)編碼在不同的調(diào)制方式 中采用了不同的前向糾錯(cuò)編碼(FEC) 15，比如，DVB-T選擇了刪除巻積碼，ATSC 選擇了 2/3Trellis碼，而ADTB選擇了遞歸系統(tǒng)巻積碼(RSC)。因此， 一般的數(shù) 字廣播調(diào)制系統(tǒng)在內(nèi)交織之前包括隨機(jī)化模塊、RS編碼模塊、字節(jié)交織模塊和FEC編碼模塊。
前向糾錯(cuò)編碼出來的碼流是由編碼器寄存器狀態(tài)和輸入數(shù)據(jù)決定的，有些前 向糾錯(cuò)編碼，比如線型分組碼和非遞歸的巻積碼，編碼器寄存器的狀態(tài)總是會(huì)在 有限的時(shí)間內(nèi)歸于確定的狀態(tài)，這樣編碼器輸出的碼流只和當(dāng)前有限時(shí)間內(nèi)的幾 個(gè)輸入有關(guān)；但是有一些前向糾錯(cuò)編碼，比如RSC碼(遞歸系統(tǒng)巻積碼)、Trellis 碼等，編碼器寄存器的狀態(tài)和不會(huì)在有限時(shí)間內(nèi)歸于確定的狀態(tài)，這樣編碼器輸 出的碼流和編碼器之前輸入的數(shù)據(jù)都相關(guān)。
后者在單頻網(wǎng)中，會(huì)引起同步發(fā)射站信號同步的問題。在單頻網(wǎng)中， 一旦由 于分發(fā)鏈路誤碼等原因，造成同步發(fā)射站之間前向糾錯(cuò)編碼器的寄存器狀態(tài)不一 致，而以后又由于寄存器狀態(tài)不會(huì)在有限的時(shí)間內(nèi)歸于確定狀態(tài)，之后的輸出碼 流都將不一致，造成以后的信號失去同步。ATSC和ADTB組建單頻網(wǎng)時(shí)都遇到了 這個(gè)問題，ATSC和ADTB使用的兩種內(nèi)編碼方式都不會(huì)在有限的時(shí)間內(nèi)將寄存 器狀態(tài)歸于確定的狀態(tài)，都會(huì)引起信號同步的問題。
早期版本的ADTB-R SFN對這個(gè)問題的解決方式是定期將編碼器的狀態(tài)清零， 從而達(dá)到編碼器狀態(tài)在同步發(fā)射站之間同步的目的。該方法雖然也可行，但由于 在編碼器端清零進(jìn)行的狀態(tài)轉(zhuǎn)移和實(shí)際輸入碼流會(huì)引起的編碼器狀態(tài)轉(zhuǎn)移不一 致，在接收端譯碼時(shí)造成難以控制的巻積碼維特比譯碼錯(cuò)誤，且這種錯(cuò)誤會(huì)由于 同步發(fā)射機(jī)定期的清零而定期的發(fā)生，造成有效數(shù)據(jù)傳輸性能的下降。
經(jīng)對現(xiàn)有技術(shù)的文獻(xiàn)檢索發(fā)現(xiàn)，ATSC (Advanced Television Systems Committee ,美國先進(jìn)電視系統(tǒng)委員會(huì))于2007年12月24日發(fā)表的 ^Synchronization Standard for Distributed Transmission, Revision B》， 該文中提出利用在適配器一端設(shè)立一個(gè)和同步發(fā)射端相對應(yīng)的預(yù)編碼器 data—process—mode,在適配TS流時(shí)先對TS流進(jìn)行預(yù)編碼，在DTxP包中寫入編碼 器將要遇到的寄存器狀態(tài)。等TS流被傳輸?shù)酵桨l(fā)射器，同步發(fā)射器將根據(jù)DTxP 中的trellis一code一state對FEC編碼器15的狀態(tài)進(jìn)行設(shè)置，從而保證編碼器狀態(tài) 在同步發(fā)射器之間同步。其不足在于需要在單頻網(wǎng)適配器端設(shè)立預(yù)編碼器，增 加了系統(tǒng)的復(fù)雜度，預(yù)編碼還要引入附加延時(shí)。并且由于ATSC系統(tǒng)中使用了多個(gè) FEC編碼模塊，因此釆用上面的方法有其特殊性，對于其他一些只使用了一個(gè)FEC 編碼模塊的系統(tǒng)，比如ADTBSFN，這種方法引入的時(shí)間上和復(fù)雜度上的附加開銷就顯得不必要了。

發(fā)明內(nèi)容
本發(fā)明針對現(xiàn)有技術(shù)的不足，提出了一種單頻網(wǎng)廣播中前向糾錯(cuò)編碼狀態(tài)同 步系統(tǒng)，以解決單頻網(wǎng)同步發(fā)射站之間前向糾錯(cuò)編碼狀態(tài)同步的問題。
本發(fā)明是通過以下技術(shù)方案實(shí)現(xiàn)的，本發(fā)明包括使能延時(shí)模塊和碼流選擇 模塊，其中
使能延時(shí)模塊接收同步器輸出的FEC (前向糾錯(cuò)編碼)同步使能，將隨機(jī)化
模塊、RS編碼模塊和字節(jié)交織模塊的RAM的讀地址作為輸入，輸出延時(shí)后的FEC 同步使能信號。使能延時(shí)模塊的功能是使其輸出的FEC同步使能信號對應(yīng)進(jìn)入碼 流選擇模塊的碼流位置和同步器輸出FEC同步使能對應(yīng)的是同一個(gè)碼流位置。
碼流選擇模塊接收字節(jié)交織模塊輸出的碼流，將FEC的寄存器狀態(tài)和使能延 時(shí)輸出的使能信號為輸入，向FEC編碼器輸出碼流。碼流選擇模塊的功能是在使 能信號出現(xiàn)的時(shí)候，根據(jù)FEC寄存器的狀態(tài)選擇相應(yīng)的預(yù)置序列輸出，在使能信 號沒有出現(xiàn)的時(shí)候，直接輸出前面字節(jié)交織模塊輸入的碼流(直通)。
同步器輸出FEC同步使能對應(yīng)的碼流位置是同步信息包中的某個(gè)或某幾個(gè)
預(yù)先定義好的字節(jié)。比如ADTB只有一個(gè)RSC編碼器，應(yīng)該將"FEC同步使能"
和SIP包的一個(gè)相應(yīng)字節(jié)中的某幾個(gè)比特相對應(yīng)，并隨這個(gè)字節(jié)經(jīng)過隨機(jī)化、RS
編碼和外交織做相應(yīng)延時(shí)。
所述使能延時(shí)模塊包括信號選通模塊，延時(shí)計(jì)算模塊，時(shí)間計(jì)數(shù)器和使能控 制模塊，其中
信號選通模塊，其輸入是隨機(jī)化模塊、RS編碼模塊和字節(jié)交織模塊的RAM 的讀地址，以及使能控制模塊的控制信號，輸出是選擇后的隨機(jī)化模塊、RS編 碼模塊和字節(jié)交織模塊的RAM讀寫地址中的一個(gè)；該模塊根據(jù)使能控制模塊的控 制信號選擇隨機(jī)化模塊、RS編碼模塊和字節(jié)交織模塊的RAM的讀地址之中的一 個(gè)輸出給延時(shí)計(jì)算模塊；
延時(shí)計(jì)算模塊，其輸入是信號選通模塊輸出的隨機(jī)化模塊、RS編碼模塊和 字節(jié)交織模塊的MM讀寫地址中的一個(gè)，以及使能控制模塊的控制信號，輸出為 計(jì)算得到的延時(shí)數(shù)值；該模塊根據(jù)輸入的R細(xì)讀寫地址計(jì)算相應(yīng)的RAM中延時(shí)數(shù) 值，輸出給使能控制模塊；時(shí)間計(jì)數(shù)器，其輸入是使能控制模塊的控制信號，輸出為當(dāng)前計(jì)數(shù)數(shù)值；模 塊的功能是根據(jù)使能控制模塊的控制信號進(jìn)行清零，以系統(tǒng)時(shí)鐘周期為時(shí)間單位 進(jìn)行計(jì)數(shù)；
使能控制模塊，其輸入是同步器輸出的FEC同步使能信號，延時(shí)計(jì)算模塊輸 出的延時(shí)數(shù)值，和時(shí)間計(jì)數(shù)器輸出的計(jì)數(shù)值，模塊輸出為對信號選通模塊、延時(shí) 計(jì)算模塊和時(shí)間計(jì)數(shù)器的控制信號，以及延時(shí)產(chǎn)生的FEC同步使能信號；該模塊 根據(jù)預(yù)先已知的隨機(jī)化模塊、RS編碼模塊或字節(jié)交織模塊的固定的非RAM延時(shí) 的數(shù)值、延時(shí)計(jì)算模塊輸出的延時(shí)數(shù)值和時(shí)間計(jì)數(shù)器輸出的計(jì)數(shù)值控制信號選通 模塊、延時(shí)計(jì)算模塊和時(shí)間計(jì)數(shù)器并輸出FEC同步使能信號，模塊根據(jù)同步器輸 出的FEC同步使能信號開啟，根據(jù)自身輸出的FEC同步使能信號對另外三個(gè)模塊 即信號選通模塊、延時(shí)計(jì)算模塊、時(shí)間計(jì)數(shù)器復(fù)位或清零；
所述延時(shí)計(jì)算模塊，其延時(shí)處理方法為將隨機(jī)化模塊、RS編碼模塊或字 節(jié)交織模塊的延時(shí)分為三個(gè)部分R細(xì)前延時(shí)，R細(xì)中延時(shí)，和RAM后延時(shí)。RAM 前延時(shí)是數(shù)據(jù)進(jìn)入這三個(gè)基帶處理模塊的RAM所需要等待的時(shí)間，RAM后延時(shí)是 數(shù)據(jù)從這三個(gè)基帶處理模塊的RAM中出來到輸出所需要的時(shí)間。RM1前延時(shí)和RAM 后延時(shí)在系統(tǒng)中是已知的。延時(shí)計(jì)算模塊的作用就是計(jì)算RAM中延時(shí)。根據(jù)使能 控制模塊的控制信號，判斷應(yīng)該計(jì)算的模塊是隨機(jī)化模塊、RS編碼模塊和字節(jié) 交織模塊中的哪一個(gè)，然后利用輸入的RAM讀地址和寫地址，和已知的RAM結(jié)構(gòu)， 計(jì)算得出RAM中延時(shí)。
對于隨機(jī)化模塊和RS編碼模塊來說
RAM中延時(shí)=一個(gè)字節(jié)的讀取時(shí)間乂 (讀地址-寫地址)mod (RAM大小)。 對于字節(jié)交織模塊來說，先根據(jù)讀寫地址判斷出字節(jié)交織的寫入行和讀出
行
R層中延時(shí)=寫行數(shù)乂交織延時(shí)單位乂交織器總行數(shù)+ (寫行數(shù)-讀行數(shù))X
交織延時(shí)單位。
應(yīng)該看到，根據(jù)基本算法，延時(shí)計(jì)算模塊計(jì)算RAM中延時(shí)的方法在實(shí)際的系 統(tǒng)中可以根據(jù)實(shí)際情況變化調(diào)整。
所述使能控制模塊，進(jìn)行以下內(nèi)容的處理
(D—旦發(fā)現(xiàn)同步器輸出FEC同步使能信號有效，開啟時(shí)間計(jì)數(shù)器，并根據(jù)隨機(jī)化模塊RAM前的延時(shí)設(shè)定時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值；② 當(dāng)時(shí)間計(jì)數(shù)器達(dá)到預(yù)設(shè)的延時(shí)設(shè)定值，則選通隨機(jī)化模塊的RAM讀寫地址 到延時(shí)計(jì)算模塊，并得到延時(shí)計(jì)算模塊計(jì)算出來的隨機(jī)化模塊的RAM中延時(shí)數(shù) 值，將這個(gè)延時(shí)數(shù)值和隨機(jī)化模塊RAM后的延時(shí)與隨機(jī)化模塊RAM前的延時(shí)一起 加到時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值上，更新時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值；③ 當(dāng)時(shí)間計(jì)數(shù)器達(dá)到預(yù)設(shè)的延時(shí)設(shè)定值，則選通RS編碼模塊的RAM讀寫地 址到延時(shí)計(jì)算模塊，并得到延時(shí)計(jì)算模塊計(jì)算出來的RS編碼模塊的RAM中延時(shí) 數(shù)值，將這個(gè)延時(shí)數(shù)值和RS編碼模塊RAM后的延時(shí)與字節(jié)交織模塊RAM前的延 時(shí)一起加到時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值上，更新時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值；⑨當(dāng)時(shí)間計(jì)數(shù)器達(dá)到預(yù)設(shè)的延時(shí)設(shè)定值，則選通字節(jié)交織模塊的MM讀寫地 址到延時(shí)計(jì)算模塊，并得到延時(shí)計(jì)算模塊計(jì)算出來的字節(jié)交織編碼模塊的RAM中 延時(shí)數(shù)值，將這個(gè)延時(shí)數(shù)值和字節(jié)交織模塊RAM后的延時(shí)一起加到時(shí)間計(jì)數(shù)器延 時(shí)設(shè)定值上，更新時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值；⑤當(dāng)時(shí)間計(jì)數(shù)器達(dá)到預(yù)設(shè)的延時(shí)設(shè)定值，輸出FEC同步使能信號，并將信號 選通模塊和延時(shí)計(jì)算模塊復(fù)位，將時(shí)間計(jì)數(shù)器清零并關(guān)閉。所述碼流選擇模塊包括FEC同步模塊和輸出選通模塊，其中-FEC同步模塊，其輸入為FEC同步使能和FEC編碼器狀態(tài)，輸出為選擇后的 某個(gè)預(yù)置序列，該模塊根據(jù)FEC編碼器狀態(tài)選擇相應(yīng)的預(yù)置序列輸出；輸出選通模塊，其輸入為字節(jié)交織后的碼流、FEC同步模塊輸出的預(yù)置序列 和FEC同步使能，輸出為送往FEC編碼器的碼流，該模塊在FEC同步使能有效的 時(shí)間內(nèi)輸出FEC同步模塊輸出的預(yù)置序列，在FEC同步使能無效的時(shí)間內(nèi)輸出字 節(jié)交織后的碼流。所述FEC同步模塊，根據(jù)FEC的狀態(tài)轉(zhuǎn)移圖設(shè)置合適的預(yù)置序列假設(shè)該 FEC有n個(gè)狀態(tài)寄存器，則有2n種狀態(tài)，對每一種狀態(tài)對應(yīng)設(shè)置一種預(yù)置序列， 使得編碼器在對預(yù)置序列編碼以后可以歸于確定的狀態(tài)；FEC同步模塊監(jiān)視FEC 同步使能信號，當(dāng)且僅當(dāng)FEC同步使能有效的時(shí)候，根據(jù)當(dāng)前FEC編碼器狀態(tài)， 選擇預(yù)先設(shè)置好的預(yù)置序列輸出；FEC同步使能信號失效以后，繼續(xù)監(jiān)視FEC同 步使能信號。所述FEC的n個(gè)狀態(tài)寄存器，要求2"不大于最小交織單位，最小交織單位按10比特計(jì)數(shù)。
本發(fā)明的有益效果是以非常微小(甚至沒有，比如對于ADTB來說)的有效數(shù)據(jù)RS編碼抗誤碼性能的下降的代價(jià)來實(shí)現(xiàn)了單頻網(wǎng)同步發(fā)射站之間前向糾錯(cuò)編碼狀態(tài)同步的問題。相比于早期ADTB-R SFN定期將編碼器寄存器清零的機(jī)制會(huì)引起接受端維特比譯碼器狀態(tài)跳變引起的不可控的抗誤碼性能的下降和RS碼抗誤碼性能下降來說，本發(fā)明不會(huì)引起巻積碼的性能下降，而只會(huì)輕微影響RS碼，并且這種影響被嚴(yán)格控制在一個(gè)固定的TS包里面，又由于這個(gè)SIP包本身不會(huì)傳送任何媒體數(shù)據(jù)，因此即使誤碼對廣播內(nèi)容也不會(huì)有任何影響，所以對于ADTB-R SFN來說，本發(fā)明對于單頻網(wǎng)廣播的功能不會(huì)有影響，因此本發(fā)明特別適用于ADTB-R SFN。相比于ATSC SFN的解決辦法來說，本發(fā)明不用在適配端加入任何預(yù)編碼機(jī)制，也不會(huì)引入預(yù)編碼延時(shí)，唯一的不足就是引起了 RS碼相對自身大約0.0W的性能下降，這個(gè)幾乎可以忽略不計(jì)的。(根據(jù)ATSCA/53， ATSC每秒鐘大約傳送13000個(gè)TS包，每秒鐘進(jìn)行一次切換的話，會(huì)影響12個(gè)TS包中的12個(gè)BYTE，又由于一個(gè)TS包的RS編碼本身可以對抗10個(gè)錯(cuò)誤的字節(jié)，因此會(huì)影響RS性能大約12/13000/10=0. 00923%)。


圖1為常見的數(shù)字電視單頻網(wǎng)廣播系統(tǒng)與本發(fā)明相應(yīng)部分的框圖。圖2為本發(fā)明一般實(shí)施例框圖。
圖3為本發(fā)明一般實(shí)施例中使能延時(shí)模塊的原理框圖。
圖4為本發(fā)明一般實(shí)施例中碼流選擇模塊的原理框圖。
圖5為本發(fā)明一般實(shí)施例中碼流選擇模塊中的FEC同步模塊的原理流程圖。
圖6為ADTB-R SFN中的RSC編碼器原理圖。
圖7為ADTB-R SFN中的RSC編碼器的狀態(tài)轉(zhuǎn)移圖。
圖8為本發(fā)明在ADTB-R SFN實(shí)施例中的應(yīng)用的原理框圖。
圖9為本發(fā)明在ADTB-R SFN實(shí)施例中的應(yīng)用的FEC同步模塊的原理流程圖。
具體實(shí)現(xiàn)方式
下面結(jié)合附圖對本發(fā)明的實(shí)施例作詳細(xì)說明本實(shí)施例在以本發(fā)明技術(shù)方案為前提下進(jìn)行實(shí)施，給出了詳細(xì)的實(shí)施方式和具體的操作過程，但本發(fā)明的保護(hù)范圍不限于下述的實(shí)施例。如圖1，為常見的數(shù)字電視單頻網(wǎng)廣播系統(tǒng)與本發(fā)明相應(yīng)部分的框圖。TS流 經(jīng)過同步器11同步以后，進(jìn)入調(diào)制部分。首先要進(jìn)行隨機(jī)化處理，由隨機(jī)化模 塊12完成。之后碼流進(jìn)入RS編碼模塊13，這是一種對字節(jié)錯(cuò)誤非常有效的糾 錯(cuò)編碼，比如ATSC和ADTB都使用了 10 (187， 207)的RS碼，對一個(gè)TS包可 以糾正10個(gè)字節(jié)錯(cuò)誤，并且對糾正不了的TS包會(huì)在錯(cuò)誤指示位置1 (詳見 IS013818-1: 2000);碼流的外交織為字節(jié)交織，由模塊14完成，即交織過程中 不改變字節(jié)內(nèi)部的比特結(jié)構(gòu)；內(nèi)編碼在不同的調(diào)制方式中采用了不同的前向糾錯(cuò) 編碼(FEC)，比如，DVB-T選擇了刪除巻積碼，ATSC選擇了 2/3Trellis碼，而 ADTB選擇了遞歸系統(tǒng)巻積碼(RSC)，這一功能由模塊15完成。如圖2，為本發(fā)明的一般實(shí)施例，包括兩個(gè)模塊使能延時(shí)模塊25和碼流 選擇模塊26。使能延時(shí)模塊25接收同步器21輸出的FEC同步使能，隨機(jī)化模 塊22、 RS編碼模塊23和字節(jié)交織模塊24的RAM的讀地址作為輸入，輸出延時(shí) 后的FEC同步使能信號。使能延時(shí)模塊的功能是使其輸出的FEC同步使能信號對 應(yīng)進(jìn)入碼流選擇模塊26的碼流位置和同步器21輸出FEC同步使能對應(yīng)的是同一 個(gè)碼流位置。碼流選擇模塊26接收字節(jié)交織模塊24輸出的碼流，F(xiàn)EC的寄存器 狀態(tài)和使能延時(shí)輸出的使能信號為輸入，向FEC編碼器27輸出碼流。碼流選擇 模塊26的功能是在使能信號出現(xiàn)的時(shí)候，根據(jù)FEC寄存器的狀態(tài)選擇相應(yīng)的預(yù) 置序列輸出，在使能信號沒有出現(xiàn)的時(shí)候，直接輸出前面字節(jié)交織模塊輸入的碼 流(直通)。同步器21輸出FEC同步使能對應(yīng)的碼流位置是同步信息包中的某個(gè)或某幾 個(gè)預(yù)先定義好的字節(jié)。比如ADTB只有一個(gè)RSC編碼器，應(yīng)該將"FEC同步使能" 和SIP包的一個(gè)相應(yīng)字節(jié)中的某幾個(gè)比特相對應(yīng)，并隨這個(gè)字節(jié)經(jīng)過隨機(jī)化、RS 編碼和外交織做相應(yīng)延時(shí)；又如ATSC有12個(gè)2/3Trellis編碼器，交織之后要 連續(xù)出現(xiàn)12個(gè)"切換使能"，建議定期(比如一秒鐘)在編碼器中出現(xiàn)。使能延時(shí)模塊25包括信號選通模塊，延時(shí)計(jì)算模塊，時(shí)間計(jì)數(shù)器和使能控 制模塊，如圖3，其工作原理分別為信號選通模塊301。模塊輸入是隨機(jī)化模塊、RS編碼模塊和字節(jié)交織模塊的 RAM的讀地址305、 306和307，以及使能控制模塊303的控制信號，模塊輸出是 選擇后的隨機(jī)化模塊、RS編碼模塊和字節(jié)交織模塊的RAM讀寫地址中的一個(gè)。模塊的功能是根據(jù)使能控制模塊303的控制信號選擇隨機(jī)化模塊、RS編碼模塊和字節(jié)交織模塊的RAM的讀地址之中的一個(gè)輸出給延時(shí)計(jì)算模塊302。
延時(shí)計(jì)算模塊302。模塊輸入是信號選通模塊301輸出的隨機(jī)化模塊、RS編碼模塊和字節(jié)交織模塊的RAM讀寫地址中的一個(gè)，以及使能控制模塊303的控制信號，輸出為計(jì)算得到的延時(shí)數(shù)值。模塊的功能是根據(jù)輸入的RMl讀寫地址計(jì)算相應(yīng)的RAM中延時(shí)數(shù)值，輸出給使能控制模塊303。延時(shí)計(jì)算模塊的延時(shí)計(jì)算為將隨機(jī)化模塊、RS編碼模塊或字節(jié)交織模塊的延時(shí)分為三個(gè)部分RAM前延時(shí)，RAM中延時(shí)，和RAM后延時(shí)。RAM前延時(shí)是數(shù)據(jù)進(jìn)入這三個(gè)基帶處理模塊的RAM所需要等待的時(shí)間，RAM后延時(shí)是數(shù)據(jù)從這三個(gè)基帶處理模塊的RAM中出來到輸出所需要的時(shí)間。RAM前延時(shí)和RAM后延時(shí)在系統(tǒng)中是已知的。延時(shí)計(jì)算模塊的作用就是計(jì)算RAM中延時(shí)。根據(jù)使能控制模塊303的控制信號，判斷應(yīng)該計(jì)算的模塊是隨機(jī)化模塊、RS編碼模塊和字節(jié)交織模塊中的哪一個(gè)，然后利用輸入的RAM讀地址和寫地址，和己知的RAM結(jié)構(gòu)，計(jì)算得出RAM中延時(shí)。對于隨機(jī)化模塊和RS編碼模塊來說，
RAM中延時(shí)一個(gè)字節(jié)的讀取時(shí)間X (讀地址-寫地址)mod (RAM大小)。對于字節(jié)交織模塊來說，先根據(jù)讀寫地址判斷出字節(jié)交織的寫入行和讀出行，RAM中延時(shí)=寫行數(shù)乂交織延時(shí)單位乂交織器總行數(shù)+ (寫行數(shù)-讀行數(shù))X交織延時(shí)單位。
應(yīng)該看到，根據(jù)基本算法，延時(shí)計(jì)算模塊302計(jì)算R層中延時(shí)的方法在實(shí)際的系統(tǒng)中可以根據(jù)實(shí)際情況變化調(diào)整。
時(shí)間計(jì)數(shù)器304。模塊輸入是使能控制模塊303的控制信號，輸出為當(dāng)前計(jì)數(shù)數(shù)值。模塊的功能是根據(jù)使能控制模塊303的控制信號進(jìn)行清零。以系統(tǒng)時(shí)鐘周期為時(shí)間單位進(jìn)行計(jì)數(shù)。
使能控制模塊303。模塊輸入是同步器輸出的FEC同步使能信號308，延時(shí)計(jì)算模塊302輸出的延時(shí)數(shù)值，和時(shí)間計(jì)數(shù)器304輸出的計(jì)數(shù)值，模塊輸出為對信號選通模塊301、延時(shí)計(jì)算模塊302和時(shí)間計(jì)數(shù)器304的控制信號，以及延時(shí)產(chǎn)生的FEC同步使能信號310。模塊的功能是根據(jù)預(yù)先已知的隨機(jī)化模塊、RS編碼模塊或字節(jié)交織模塊的固定的非RAM延時(shí)的數(shù)值、延時(shí)計(jì)算模塊輸出的延時(shí)數(shù)值和時(shí)間計(jì)數(shù)器輸出的計(jì)數(shù)值控制信號選通模塊、延時(shí)計(jì)算模塊和時(shí)間計(jì)數(shù)器并輸出FEC同步使能信號。模塊根據(jù)同步器輸出的FEC同步使能信號開啟，根據(jù)自 身輸出的FEC同步使能信號對另外三個(gè)模塊301、 302和304復(fù)位或清零。 使能控制模塊303的工作分為以下部分一旦發(fā)現(xiàn)同步器輸出FEC同步使能信號有效，開啟時(shí)間計(jì)數(shù)器304，并根據(jù) 隨機(jī)化模塊RAM前的延時(shí)設(shè)定時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值。當(dāng)時(shí)間計(jì)數(shù)器304達(dá)到預(yù)設(shè)的延時(shí)設(shè)定值，則選通隨機(jī)化模塊的RAM讀寫地 址305到延時(shí)計(jì)算模塊302，并得到延時(shí)計(jì)算模塊302計(jì)算出來的隨機(jī)化模塊的 RAM中延時(shí)數(shù)值，將這個(gè)延時(shí)數(shù)值和隨機(jī)化模塊RAM后的延時(shí)與隨機(jī)化模塊RAM 前的延時(shí)一起加到時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值上，更新時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值。當(dāng)時(shí)間計(jì)數(shù)器304達(dá)到預(yù)設(shè)的延時(shí)設(shè)定值，則選通RS編碼模塊的RAM讀寫 地址306到延時(shí)計(jì)算模塊302，并得到延時(shí)計(jì)算模塊302計(jì)算出來的RS編碼模 塊的RAM中延時(shí)數(shù)值，將這個(gè)延時(shí)數(shù)值和RS編碼模塊RAM后的延時(shí)與字節(jié)交織 模塊RAM前的延時(shí)一起加到時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值上，更新時(shí)間計(jì)數(shù)器延時(shí)設(shè)定 值。當(dāng)時(shí)間計(jì)數(shù)器304達(dá)到預(yù)設(shè)的延時(shí)設(shè)定值，則選通字節(jié)交織模塊的RAM讀寫 地址307到延時(shí)計(jì)算模塊302，并得到延時(shí)計(jì)算模塊302計(jì)算出來的字節(jié)交織編 碼模塊的RAM中延時(shí)數(shù)值，將這個(gè)延時(shí)數(shù)值和字節(jié)交織模塊RAM后的延時(shí)一起加 到時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值上，更新時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值。當(dāng)時(shí)間計(jì)數(shù)器304達(dá)到預(yù)設(shè)的延時(shí)設(shè)定值，輸出FEC同步使能信號310，并 將信號選通模塊301和延時(shí)計(jì)算模塊復(fù)位302，將時(shí)間計(jì)數(shù)器清零并關(guān)閉。碼流選擇模塊包括FEC同步模塊和輸出選通模塊。如圖4，其工作原理為FEC同步模塊42。模塊輸入為FEC同步使能44和FEC編碼器狀態(tài)45。模塊 輸出為選擇后的某個(gè)預(yù)置序列。模塊的功能為根據(jù)FEC編碼器狀態(tài)選擇相應(yīng)的預(yù) 置序列輸出。如圖5，其工作原理為根據(jù)FEC的狀態(tài)轉(zhuǎn)移圖設(shè)置合適的預(yù)置序列:假設(shè)該FEC有n個(gè)狀態(tài)寄存器， 則可以有2n種狀態(tài)，對每一種狀態(tài)對應(yīng)設(shè)置一種預(yù)置序列，使得編碼器在對預(yù) 置序列編碼以后可以歸于確定的狀態(tài)。這里要求2-不大于最小交織單位(按比特 計(jì)數(shù))。監(jiān)視FEC同步使能信號，當(dāng)且僅當(dāng)FEC同步使能44有效的時(shí)候，根據(jù)當(dāng)前FEC編碼器狀態(tài)，選擇預(yù)先設(shè)置好的預(yù)置序列輸出。
FEC同步使能信號失效以后，繼續(xù)監(jiān)視FEC同步使能信號44。輸出選通模塊41。模塊輸入為字節(jié)交織后的碼流46、 FEC同步模塊輸出的預(yù)置序列和FEC同步使能44。模塊輸出為送往FEC編碼器的碼流43。模塊的功能是在FEC同步使能有效的時(shí)間內(nèi)輸出FEC同步模塊42輸出的預(yù)置序列，在FEC同步使能無效的時(shí)間內(nèi)輸出字節(jié)交織后的碼流46。
本方法可以應(yīng)用于ADTB-R SFN系統(tǒng)。ADTB-R SFN系統(tǒng)是一套應(yīng)用于中國高速鐵路電視的單頻網(wǎng)廣播系統(tǒng)。
圖8為本方法在應(yīng)用于ADTB SFN中的實(shí)施例的具體框圖。對比圖2所示本發(fā)明的一般實(shí)施例框圖，本發(fā)明的應(yīng)用在ADTB SFN的實(shí)施例中將圖2中的同步器21具體化為圖8中的SIP同步模塊81，以及圖2中的FEC編碼模塊27具體化為圖8中的RSC編碼模塊82之外。本發(fā)明可以只在RSC編碼器狀態(tài)和預(yù)置序列的對應(yīng)上進(jìn)行更改，并根據(jù)ADTB-R SFN的實(shí)際情況確定"FEC同步使能"所對應(yīng)的碼流位置。除此之外和和圖2所描述的本發(fā)明一般實(shí)施例沒有任何差異，可以直接沿用之前陳述的具體實(shí)施方案。本實(shí)施例中的具體實(shí)施為
1. 確定RSC編碼器狀態(tài)和預(yù)置序列的對應(yīng)關(guān)系。如圖6所示的ADTB-R SFN中的RSC編碼器原理圖， 一共有2個(gè)寄存器，4種寄存器狀態(tài)(
，
， [10]，[ll])，所以要設(shè)置四種相對應(yīng)的四個(gè)預(yù)置序列。對圖6進(jìn)行分析之后容易得到ADTB-R SFN中的RSC編碼器的狀態(tài)轉(zhuǎn)移圖，如圖7。假設(shè)將RSC編碼器的寄存器狀態(tài)全部歸為確定狀態(tài)[OO]，可以得到四種狀態(tài)和相應(yīng)的預(yù)置序列為，[OO]對應(yīng)預(yù)置序列(O，O)， [Ol]對應(yīng)預(yù)置序列(O，l), [IO]對應(yīng)預(yù)置序列(I，O)， [ll]對應(yīng)預(yù)置序列(l,l)。
2. 確定"FEC同步使能"的位置ADTB只有一個(gè)RSC編碼器，應(yīng)該將"切換使能"和SIP包的一個(gè)相應(yīng)字節(jié)的相應(yīng)比特相對應(yīng)(最末一個(gè)字節(jié)的最后兩個(gè)比特)，并隨這兩個(gè)比特經(jīng)過隨機(jī)化、RS編碼和外交織做相應(yīng)延時(shí)，這樣的好處是可以將RS抗誤碼性能的下降限制在不向接收機(jī)傳送有效媒體數(shù)據(jù)的SIP中。
3. 確定好前兩項(xiàng)之后，按照圖8搭好系統(tǒng)，除了碼流選擇模塊中的FEC同步子模塊中的工作原理流程圖要按照圖9進(jìn)行，其他各個(gè)子模塊都不需要更改。4.確定好前三項(xiàng)之后，ADTB-R SFN系統(tǒng)在工作時(shí)，就可以按照同步發(fā)射機(jī) 中從單頻網(wǎng)適配器接收到的SIP出現(xiàn)的時(shí)間在RSC編碼器的狀態(tài)上進(jìn)行同步了。這樣在此實(shí)施例中，本發(fā)明在沒有引起ADTB-R SFN所傳有效媒體數(shù)據(jù)的任 何損傷和抗誤碼性能的損傷情況下，解決了不歸于確定狀態(tài)的FEC在各個(gè)同步器 之間實(shí)現(xiàn)同步的問題，并且也沒有引入多余的延時(shí)和適配端的復(fù)雜化。
權(quán)利要求
1、一種單頻網(wǎng)廣播中前向糾錯(cuò)編碼狀態(tài)同步系統(tǒng)，其特征在于包括兩個(gè)子模塊使能延時(shí)模塊和碼流選擇模塊，其中所述使能延時(shí)模塊接收同步器輸出的FEC同步使能，將隨機(jī)化模塊、RS編碼模塊和字節(jié)交織模塊的RAM的讀地址作為輸入，輸出延時(shí)后的FEC同步使能信號，使能延時(shí)模塊使其輸出的FEC同步使能信號對應(yīng)進(jìn)入碼流選擇模塊的碼流位置和同步器輸出FEC同步使能對應(yīng)的是同一個(gè)碼流位置；所述碼流選擇模塊接收字節(jié)交織輸出的碼流，將FEC的寄存器狀態(tài)和使能延時(shí)輸出的使能信號為輸入，向FEC編碼器輸出碼流，碼流選擇模塊在使能信號出現(xiàn)的時(shí)候，根據(jù)FEC寄存器的狀態(tài)選擇相應(yīng)的預(yù)置序列輸出，在使能信號沒有出現(xiàn)的時(shí)候，直接輸出前面字節(jié)交織模塊輸入的碼流。
2、 根據(jù)權(quán)利要求l所述的單頻網(wǎng)廣播中前向糾錯(cuò)編碼狀態(tài)同步系統(tǒng)，其特 征是，所述同步器輸出FEC同步使能對應(yīng)的碼流位置是同步信息包中的某個(gè)或某 幾個(gè)預(yù)先定義好的字節(jié)。
3、 根據(jù)權(quán)利要求l所述的單頻網(wǎng)廣播中前向糾錯(cuò)編碼狀態(tài)同步系統(tǒng)，其特 征是，所述使能延時(shí)模塊包括信號選通模塊、延時(shí)計(jì)算模塊、時(shí)間計(jì)數(shù)器和使能 控制模塊，其中信號選通模塊，其輸入是隨機(jī)化模塊、RS編碼模塊和字節(jié)交織模塊的RAM 的讀地址，以及使能控制模塊的控制信號，輸出是選擇后的隨機(jī)化模塊、RS編 碼模塊和字節(jié)交織模塊的MM讀寫地址中的一個(gè)，該模塊根據(jù)使能控制模塊的控 制信號選擇隨機(jī)化模塊、RS編碼模塊和字節(jié)交織模塊的RAM的讀地址之中的一 個(gè)輸出給延時(shí)計(jì)算模塊；延時(shí)計(jì)算模塊，其輸入是信號選通模塊輸出的隨機(jī)化模塊、RS編碼模塊和 字節(jié)交織模塊的RAM讀寫地址中的一個(gè)，以及使能控制模塊的控制信號，輸出為 計(jì)算得到的延時(shí)數(shù)值，該模塊根據(jù)輸入的RAM讀寫地址計(jì)算相應(yīng)的RAM中延時(shí)數(shù) 值，輸出給使能控制模塊；時(shí)間計(jì)數(shù)器，該模塊輸入是使能控制模塊的控制信號，輸出為當(dāng)前計(jì)數(shù)數(shù)值， 該模塊根據(jù)使能控制模塊的控制信號進(jìn)行清零，按系統(tǒng)時(shí)鐘進(jìn)行計(jì)數(shù)；使能控制模塊，其輸入是同步器輸出的FEC同步使能信號，延時(shí)計(jì)算模塊輸 出的延時(shí)數(shù)值，和時(shí)間計(jì)數(shù)器輸出的計(jì)數(shù)值，輸出為對信號選通模塊、延時(shí)計(jì)算 模塊和時(shí)間計(jì)數(shù)器的控制信號，以及延時(shí)產(chǎn)生的FEC同步使能信號，該模塊根據(jù) 預(yù)先已知的隨機(jī)化模塊、RS編碼模塊或字節(jié)交織模塊的固定的非RAM延時(shí)的數(shù) 值、延時(shí)計(jì)算模塊輸出的延時(shí)數(shù)值和時(shí)間計(jì)數(shù)器輸出的計(jì)數(shù)值控制信號選通模 塊、延時(shí)計(jì)算模塊和時(shí)間計(jì)數(shù)器并輸出FEC同步使能信號，使能控制模塊根據(jù)同 步器輸出的FEC同步使能信號開啟，根據(jù)自身輸出的FEC同步使能信號對另外三個(gè)模塊復(fù)位或清零。
4、 根據(jù)權(quán)利要求3所述的單頻網(wǎng)廣播中前向糾錯(cuò)編碼狀態(tài)同步系統(tǒng)，其特 征是，所述延時(shí)計(jì)算模塊，其延時(shí)處理方法為將隨機(jī)化模塊、RS編碼模塊或字節(jié)交織模塊的延時(shí)分為三個(gè)部分RAM前延 時(shí)、RAM中延時(shí)和RAM后延時(shí)，RAM前延時(shí)是數(shù)據(jù)進(jìn)入這三個(gè)基帶處理模塊的RAM 所需要等待的時(shí)間，R層后延時(shí)是數(shù)據(jù)從這三個(gè)基帶處理模塊的RAM中出來到輸 出所需要的時(shí)間，RAM前延時(shí)和RM1后延時(shí)在系統(tǒng)中是已知的，延時(shí)計(jì)算模塊的 作用就是計(jì)算RAM中延時(shí)；根據(jù)使能控制模塊的控制信號，判斷應(yīng)該計(jì)算的模塊是隨機(jī)化模塊、RS編 碼模塊和字節(jié)交織模塊中的哪一個(gè)，然后利用輸入的RAM讀地址和寫地址，和已 知的RAM結(jié)構(gòu)，計(jì)算得出RAM中延時(shí)；對于隨機(jī)化模塊和RS編碼模塊來說，R細(xì) 中延時(shí)=一個(gè)字節(jié)的讀取時(shí)間乂 (讀地址-寫地址)mod (RAM大小)，對于字節(jié)交 織模塊來說，先根據(jù)讀寫地址判斷出字節(jié)交織的寫入行和讀出行，RAM中延時(shí)-寫行數(shù)乂交織延時(shí)單位乂交織器總行數(shù)+ (寫行數(shù)-讀行數(shù))X交織延時(shí)單位。
5、 根據(jù)權(quán)利要求4所述的單頻網(wǎng)廣播中前向糾錯(cuò)編碼狀態(tài)同步系統(tǒng)，其特 征是，所述時(shí)間計(jì)數(shù)器的計(jì)數(shù)單位是系統(tǒng)時(shí)鐘周期。
6、 根據(jù)權(quán)利要求4所述的單頻網(wǎng)廣播中前向糾錯(cuò)編碼狀態(tài)同步系統(tǒng)，其特 征是，所述使能控制模塊，進(jìn)行以下內(nèi)容的處理(D—旦發(fā)現(xiàn)同步器輸出FEC同步使能信號有效，開啟時(shí)間計(jì)數(shù)器，并根據(jù)隨 機(jī)化模塊RAM前的延時(shí)設(shè)定時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值；②當(dāng)時(shí)間計(jì)數(shù)器達(dá)到預(yù)設(shè)的延時(shí)設(shè)定值，則選通隨機(jī)化模塊的RAM讀寫地址 到延時(shí)計(jì)算模塊，并得到延時(shí)計(jì)算模塊計(jì)算出來的隨機(jī)化模塊的RAM中延時(shí)數(shù) 值，將這個(gè)延時(shí)數(shù)值和隨機(jī)化模塊RAM后的延時(shí)與隨機(jī)化模塊RAM前的延時(shí)一起加到時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值上，更新時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值；③當(dāng)時(shí)間計(jì)數(shù)器達(dá)到預(yù)設(shè)的延時(shí)設(shè)定值，則選通RS編碼模塊的RAM讀寫地 址到延時(shí)計(jì)算模塊，并得到延時(shí)計(jì)算模塊計(jì)算出來的RS編碼模塊的RAM中延時(shí) 數(shù)值，將這個(gè)延時(shí)數(shù)值和RS編碼模塊RAM后的延時(shí)與字節(jié)交織模塊RAM前的延 時(shí)一起加到時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值上，更新時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值；(S)當(dāng)時(shí)間計(jì)數(shù)器達(dá)到預(yù)設(shè)的延時(shí)設(shè)定值，則選通字節(jié)交織模塊的RAM讀寫地 址到延時(shí)計(jì)算模塊，并得到延時(shí)計(jì)算模塊計(jì)算出來的字節(jié)交織編碼模塊的RAM 中延時(shí)數(shù)值，將這個(gè)延時(shí)數(shù)值和字節(jié)交織模塊RAM后的延時(shí)一起加到時(shí)間計(jì)數(shù)器 延時(shí)設(shè)定值上，更新時(shí)間計(jì)數(shù)器延時(shí)設(shè)定值； 當(dāng)時(shí)間計(jì)數(shù)器達(dá)到預(yù)設(shè)的延時(shí)設(shè)定值，輸出FEC同步使能信號，并將信號 選通模塊和延時(shí)計(jì)算模塊復(fù)位，將時(shí)間計(jì)數(shù)器清零并關(guān)閉。
7、 根據(jù)權(quán)利要求6所述的單頻網(wǎng)廣播中前向糾錯(cuò)編碼狀態(tài)同步系統(tǒng)，其特 征是，所述時(shí)間計(jì)數(shù)器在基本算法不變的基礎(chǔ)上，其延時(shí)設(shè)定值的設(shè)定上會(huì)根據(jù) 實(shí)際系統(tǒng)的差異調(diào)整相應(yīng)的系統(tǒng)時(shí)鐘周期。
8、 根據(jù)權(quán)利要求1所述的單頻網(wǎng)廣播中前向糾錯(cuò)編碼狀態(tài)同步系統(tǒng)，其特 征是，所述碼流選擇模塊包括FEC同步模塊和輸出選通模塊，其中FEC同步模塊，其輸入為FEC同步使能和FEC編碼器狀態(tài)，輸出為選擇后的 某個(gè)預(yù)置序列，該模塊根據(jù)FEC編碼器狀態(tài)選擇相應(yīng)的預(yù)置序列輸出；輸出選通模塊，其輸入為字節(jié)交織后的碼流、FEC同步模塊輸出的預(yù)置序列 和FEC同步使能，輸出為送往FEC編碼器的碼流，該模塊在FEC同步使能有效的 時(shí)間內(nèi)輸出FEC同步模塊輸出的預(yù)置序列，在FEC同步使能無效的時(shí)間內(nèi)輸出字 節(jié)交織后的碼流。
9、 根據(jù)權(quán)利要求8所述的單頻網(wǎng)廣播中前向糾錯(cuò)編碼狀態(tài)同步系統(tǒng)，其特 征是，所述FEC同步模塊，根據(jù)FEC的狀態(tài)轉(zhuǎn)移圖設(shè)置合適的預(yù)置序列假設(shè)該 FEC有n個(gè)狀態(tài)寄存器，則有2n種狀態(tài)，對每一種狀態(tài)對應(yīng)設(shè)置一種預(yù)置序列， 使得編碼器在對預(yù)置序列編碼以后可以歸于確定的狀態(tài)；FEC同步模塊監(jiān)視FEC 同步使能信號，當(dāng)且僅當(dāng)FEC同步使能有效的時(shí)候，根據(jù)當(dāng)前FEC編碼器狀態(tài)， 選擇預(yù)先設(shè)置好的預(yù)置序列輸出；FEC同步使能信號失效以后，繼續(xù)監(jiān)視FEC同 步使能信號。
10.根據(jù)權(quán)利要求9所述的單頻網(wǎng)廣播中前向糾錯(cuò)編碼狀態(tài)同步系統(tǒng)，其特 征是，所述FEC的n個(gè)狀態(tài)寄存器，要求2V』、于或者等于最小交織單位，最小交織單位按比特計(jì)數(shù)。
全文摘要
本發(fā)明涉及一種信息技術(shù)領(lǐng)域的單頻網(wǎng)廣播中前向糾錯(cuò)編碼狀態(tài)同步系統(tǒng)，包括使能延時(shí)模塊和碼流選擇模塊。使能延時(shí)模塊的使其輸出的FEC同步使能信號對應(yīng)進(jìn)入碼流選擇模塊的碼流位置和同步器輸出FEC同步使能對應(yīng)的是同一個(gè)碼流位置。碼流選擇模塊在使能信號出現(xiàn)的時(shí)候，根據(jù)FEC寄存器的狀態(tài)選擇相應(yīng)的預(yù)置序列輸出，在使能信號沒有出現(xiàn)的時(shí)候，直接輸出前面字節(jié)交織模塊輸入的碼流(直通)。這樣編碼器的狀態(tài)就在各個(gè)同步發(fā)射站實(shí)現(xiàn)了同步。本發(fā)明不會(huì)引起或者只會(huì)引起非常微小的系統(tǒng)抗誤碼性能的下降，不需要在適配器添加預(yù)編碼器和引入預(yù)編碼延時(shí)。
文檔編號H04L1/00GK101521560SQ20091004823
公開日2009年9月2日 申請日期2009年3月26日 優(yōu)先權(quán)日2009年3月26日
發(fā)明者琳 歸, 琤 支, 巖 李, 陸靖侃, 馬文峰 申請人:上海交通大學(xué)