專利名稱：一種用于衛(wèi)星通信系統(tǒng)的超低碼速率psk解調(diào)器的制作方法
技術(shù)領域：
本發(fā)明涉及一種解調(diào)器，尤其涉及一種用于衛(wèi)星通信系統(tǒng)的超低碼速率相 移鍵控("相移鍵控，，以下簡稱"PSK，，)解調(diào)器即超低碼速率PSK解調(diào)器，該 發(fā)明屬于衛(wèi)星通信技術(shù)領域。
(二)
背景技術(shù)：
隨著航天技術(shù)的發(fā)展，我國的深空探測戰(zhàn)略已經(jīng)正式展開，并取得初步成 果，2007年10月，嫦娥一號月球探測衛(wèi)星成功發(fā)射，并傳回了大量的月球遙 測數(shù)據(jù)，為我國利用4冢測太空，利用太空邁出了第一步，同時，月^求探測的成 功將為我國開展深空探測奠定技術(shù)基礎。
在深空通信領域，對于數(shù)據(jù)量不大但可靠性較高的遙控數(shù)據(jù)，降低碼速率 能夠提高解調(diào)器的A/iV。，在相同的信道環(huán)境中獲得更高的誤碼性能，故在深 空探測任務中遙控信號常常使用較低的碼速率，由于距離太遠，接收到的信號 功率太弱，因此與其它通信系統(tǒng)相比，功率受限的問題更加突出，而頻帶卻并 不受限。相反，由于接收的信號功率太小，使得不允許傳輸太高的碼率，所以， 和遙感衛(wèi)星的高速數(shù)傳關(guān)鍵技術(shù)相反，在深空通信中，極低碼速率遙控解調(diào)是 其關(guān)鍵技術(shù)問題。，使用極低碼速率傳送遙控信號會遇到以下問題
(1) 數(shù)據(jù)信號的鐠線與栽波的根部相噪重疊，甚至淹沒信號語線而無法解調(diào)；
(2) 解調(diào)鎖相環(huán)的負反饋作用，將抵消掉一部分數(shù)據(jù)信號的低端頻譜，從而使 數(shù)據(jù)信號的信噪比下降和產(chǎn)生波形失真，導致誤碼率加大；
(3) 碼速率低時捕獲時間和栽波環(huán)路裕量的矛盾較為嚴重；
(4) 在碼速率極低時只有幾比特/秒，帶寬極窄，前端濾波器設計困難，無法 將前端的濾波器的帶寬設計的和碼速率帶寬匹配，為如此窄的信號設計窄 帶濾波器不現(xiàn)實，因此實際的前端的濾波器帶寬會遠遠大于信號帶寬，會 有較多的帶外噪聲進入解調(diào)器，在較低的信噪比時，信號的總功率不變， 但是信號的有效功率會變得很小，因此解調(diào)時信號的動態(tài)范圍會很大。
針對以上特點設計一種能夠解調(diào)超低碼速率的PSK解調(diào)器具有重要意義。
發(fā)明內(nèi)容
1 、目的本發(fā)明的目的是提供一種用于衛(wèi)星通信系統(tǒng)的超低碼速率PSK 解調(diào)器，它克服了現(xiàn)有技術(shù)的不足，該解調(diào)器能夠完成對超低碼速率的遙控PSK 信號的解調(diào)。
2、技術(shù)方案如圖l所示，本發(fā)明一種用于衛(wèi)星通信系統(tǒng)的超低碼速率 PSK解調(diào)器，它由4部分組成，包括前端模數(shù)轉(zhuǎn)換A/D 10、數(shù)字下變頻才莫塊 11、栽波同步才莫塊12和位同步模塊13,按照一定的流程完成對超低碼速率的 遙控PSK信號進行解調(diào)。前端模數(shù)轉(zhuǎn)換A/D IO使用現(xiàn)成的產(chǎn)品，數(shù)字下變頻 模塊11、載波同步模塊12和位同步模塊13在現(xiàn)場可編程門陣列("現(xiàn)場可編 程門陣列"以下簡稱"FPGA")中實現(xiàn)。它們之間的連結(jié)關(guān)系是前端模數(shù)轉(zhuǎn)換 A/D 10的輸出連接到數(shù)字下變頻模塊11,數(shù)字下變頻模塊11的輸出連接到載 波同步模塊12、栽波同步模塊12的輸出連接到位同步模塊13;信號走向是輸 入的信號，經(jīng)過調(diào)理后進入前端才莫數(shù)轉(zhuǎn)換A/D 10，前端才莫數(shù)轉(zhuǎn)換A/D 10采樣 后的信號進入數(shù)字下變頻模塊11進行處理，經(jīng)過數(shù)字下變頻模塊11處理后的 信號進入載波同步模塊12進行栽波同步處理，載波同步模塊12處理后的信號 進入位同步模塊13進行位同步處理，位同步模塊13處理后輸出的信號即為解 調(diào)器的輸出。
所述的前端模數(shù)轉(zhuǎn)換A/D 10以恒定的采樣率將調(diào)理后的模擬相移鍵控即 模擬PSK信號變換為數(shù)字信號，前端模數(shù)轉(zhuǎn)換A/D IO使用現(xiàn)成的產(chǎn)品即可。
所述的數(shù)字下變頻模塊11包括數(shù)字下變頻模塊數(shù)控振蕩器("數(shù)控振蕩 器，，以下簡稱"NC0") 40即數(shù)字下變頻模塊NCO 40、同相支路乘法器20、同 相支路采樣率變換模塊21、同相支路FIIU氐通濾波器22、正交支路乘法器30、 正交支路采樣率變換模塊31、正交支路FIR低通濾波器32和數(shù)字自動增益控 制("自動增益控制"以下簡稱"AGC")模塊41，即數(shù)字AGC模塊41。數(shù)字下 變頻模塊NC0 40使用直接頻率綜合算法(簡稱"DDS")實現(xiàn)，負責產(chǎn)生和標 稱栽波頻率相同的兩路固定本地載波，兩路載波的相位相差90。，數(shù)字下變頻 模塊NCO 40的輸出和前端模數(shù)轉(zhuǎn)換A/D 10輸出的本地栽波作為同相支路乘法器20和正交支路乘法器30的輸入；同相支路乘法器20和正交支路乘法器30 作為固定下變頻器使用，利用FPGA中的IP核實現(xiàn)，計算輸入PSK信號和本地 栽波相乘的結(jié)果，將輸入信號下變頻到零中頻，同相支路乘法器20和正交支 路乘法器30輸出的結(jié)果分別進入同相支路采樣率變換模塊21和正交支路釆樣 率變換模塊31;同相支路采樣率變換模塊21和正交支路采樣率變換模塊31, 由抽取和內(nèi)插倍數(shù)可程控的積分梳狀("積分梳狀"簡稱"CIC")碼速率變換 濾波器和有限頻率響應("有限頻率響應"簡稱"FIR")抽取濾波器級聯(lián)而成， 按照輸入PSK信號的碼速率進行采樣率變換，使得采樣率變換后的采樣率為碼 速率的固定倍數(shù)，同相支路采樣率變換模塊21和正交支路采樣率變換模塊31 的輸出分別進入結(jié)構(gòu)相同的同相支路FIR低通濾波器22和正交支路FIR低通 濾波器32;同相支路FIR低通濾波器22和正交支路FIR低通濾波器32使用 FIR濾波器，負責對抽取后的信號進行濾波，進一步濾除信號中的噪聲，將基 帶信號中的噪聲功率降到更低，低通濾波后的結(jié)果進入數(shù)字AGC模塊41，對濾 波后的信號功率進行檢測，并進行調(diào)節(jié)，穩(wěn)定環(huán)路增益，使得輸出到栽波同步 模塊12的基帶信號功率基本穩(wěn)定在恒定值，數(shù)字AGC模塊41使用查找表算法 實現(xiàn)，數(shù)字AGC才莫塊41的輸出的兩路信號作為栽波同步^t塊12的輸入。
所述的載波同步模塊包括復數(shù)乘法器50、硬限幅器51、載波同步模塊乘 法器52、栽波同步模塊環(huán)路濾波器53和栽波同步模塊NCO 54。復數(shù)乘法器50 負責將數(shù)字下變頻模塊11輸出的正交數(shù)據(jù)和栽波同步模塊NCO 54輸出的本地 載波進行相乘，消除殘余的載波分量，復數(shù)乘法器5(H吏用FPGA內(nèi)部IP核實 現(xiàn)，復數(shù)乘法器50輸出的實部(同相支路)輸入到硬限幅器51進行硬限幅， 虛部(正交支路)輸入到作為鑒相器的載波同步模塊乘法器52;硬限幅器51, 對復數(shù)乘法器50輸出的同相支路信號進行取符號運算,硬限幅器51的輸出一 方面輸入到栽波同步模塊乘法器52進行鑒相，另一方面作為栽波同步模塊12 輸出，輸出給位同步模塊13;栽波同步模塊乘法器52，作為栽波同步模塊12 的鑒頻器，將同相支路信號硬限幅后的輸出和正交支路信號進行相乘，完成對 PSK輸入信號的鑒相，載波同步模塊乘法器52的輸出接入載波同步模塊環(huán)路濾 波器53;栽波同步模塊環(huán)路濾波器53,主要作用是濾除誤差信號中的高頻分 量，并為鎖相環(huán)路提供一個短期的記憶，當環(huán)路由于瞬時噪聲而失鎖時，可確 保環(huán)路迅速重新捕獲信號，載波同步模塊環(huán)路濾波器53使用理想一階濾波器，
7結(jié)構(gòu)如圖2所示，由兩個支路直通支路和積分支路組成，直通支路只含有一 個直通支路放大器100，將輸入信號放大指定的倍數(shù)即可，積分支路包括積分 支路放大器110、積分支路延時單元112和積分支路加法器111組成，輸入的 信號在進入直通支路的同時會進入積分支路，輸入通過積分支路的放大器放大 后和經(jīng)過積分支路延時單元112延時后的結(jié)果相力o，相加后的結(jié)果一方面作為 積分支路延時單元112的輸入，另一方面作為積分支路的輸出，和直通支路的 輸出通過環(huán)路濾波器加法器101相加，兩個支路相加后的結(jié)果作為栽波同步模 塊環(huán)路濾波器53的輸出，載波同步模塊環(huán)路濾波器53的輸出作為載波同步模 塊NC0 54的輸入；載波同步模塊NCO 54，使用DDS算法實現(xiàn)，栽波同步才莫塊 NCO 54的固定頻率輸出為零，載波同步^f莫塊環(huán)路濾波器53的輸出作為調(diào)節(jié)端 的輸入，輸出的跟蹤栽波進入復數(shù)乘法器50的和輸入信號相乘。
所述的位同步模塊13，使用"同相一中相"環(huán)實現(xiàn)，包括同相積分清零 器60、中相積分清零器70、位同步模塊鑒相器80、位同步模塊環(huán)路濾波器81 和位同步才莫塊NCO 82。載波同步才莫塊12的輸出同時輸入給同相積分清零器60 和中相積分清零器70，同相積分清零器60,在樂P中編碼調(diào)制("樂P中編碼調(diào)制" 以下簡稱"PCM")時鐘即PCM時鐘的上升沿處完成一次積分并清零，輸出一方 面作為位同步模塊鑒相器80的輸入，同時可以作為PCM數(shù)據(jù)輸出；中相積分 清零器70，滯后l/2個時鐘周期，在PCM時鐘的下降沿處完成積分并清零，中 相積分清零器70的輸出作為位同步模塊鑒相器80的輸入；位同步模塊鑒相器 80,同相積分清零器60和中相積分清零器70輸出的積分結(jié)果進入位同步模塊 鑒相器80，當同相積分清零器60上次輸出和本次輸出符號相同時，沒有發(fā)生 符號的反轉(zhuǎn)，此時不能計算相位誤差，位同步模塊鑒相器80輸出為0;當同相 積分清零器60上次輸出為負，本次輸出為正時，數(shù)據(jù)發(fā)生了從0到1的跳變， 此時如果中相積分清零器70的值大于0，說明中相積分清零器70中，數(shù)據(jù)為 1的部分大于數(shù)據(jù)為0的部分，因此位同步模塊NCO 82相位滯后，說明位同步 模塊NC0 82輸出相位小于輸入相位，反之，表示位同步模塊NCO 82相位超前， 此時位同步模塊鑒相器80輸出中相積分清零器70的值，當同相積分清零器60 上次輸出為正，本次輸出為負時，數(shù)據(jù)發(fā)生了從1到0的跳變，如果中相積分 清零器70的值大于0， il明中相積分清零器70中，數(shù)據(jù)為1的部分大于數(shù)據(jù) 為0的部分，因此位同步模塊NCO 82相位超前，反之，表示位同步模塊NCO 82相位滯后，此時位同步模塊鑒相器80的輸出為中相積分清零器70輸出值取反， 位同步模塊鑒相器80的輸出作為位同步模塊環(huán)路濾波器81的輸入；位同步模 塊環(huán)路濾波器81，主要作用是濾除鑒相后定時誤差信號中的高頻分量，并為鎖 相環(huán)路提供一個短期的記憶，當環(huán)路由于瞬時噪聲而失鎖時，可確保環(huán)路迅 速重新捕獲信號，位同步模塊環(huán)路濾波器81的結(jié)構(gòu)和載波同步模塊環(huán)路濾波 器53的結(jié)構(gòu)完全相同，位同步模塊環(huán)路濾波器81的輸出作為位同步模塊NC0 82 的輸入；位同步模塊NC0 82,使用DDS算法實現(xiàn)，輸出的信號為脈沖，固定頻 率輸出為PSK碼速率，位同步模塊NCO 82的輸出一方面作為跟蹤后的PCM時 鐘輸出，另一方面作為同相積分清零器和中相積分清零器清零端的輸入。
3、優(yōu)點及效果從以上的描述中，可以看出，該解調(diào)器結(jié)構(gòu)將下變頻、采 樣率變換、位同步從栽波同步過程中分離，對系統(tǒng)穩(wěn)定性至關(guān)重要的栽波同步 模塊和位同步模塊完全獨立，相比傳統(tǒng)解調(diào)器具有以下優(yōu)點
(1) 反饋支路短、延遲少，系統(tǒng)更穩(wěn)定；
(2) 各部分相互獨立，便于仿真分析、設計實現(xiàn)和硬件調(diào)試；
(3) 栽波同步、位同步模塊采樣率與碼速率相對速度不變，不同碼速率實現(xiàn)參 數(shù)可相同；只需改變抽取倍數(shù)即可。
(4) 在載波跟蹤時，對傳統(tǒng)的極性科斯塔斯環(huán)進行了改進，使用復數(shù)乘法器去 除載波，避免產(chǎn)生諧波分量，因此環(huán)路中不用使用支路濾波器濾除諧波分 量，簡化了栽波同步模塊硬件結(jié)構(gòu)，降低了反饋支路的長度，增加了穩(wěn)定性。


圖1本發(fā)明PSK解調(diào)器結(jié)構(gòu)示意圖； 圖2本發(fā)明環(huán)路濾波器結(jié)構(gòu)示意圖； 圖中符號說明如下
10前端模數(shù)轉(zhuǎn)換A/D; 11數(shù)字下變頻模塊；12栽波同步模塊；13位同步才莫塊；20同相支路乘法器；
21同相支路采樣率變換模塊；22同相支路FIR低通濾波器；
30正交支路乘法器；31正交支路采樣率變換^莫塊；
32正交支路FIR低通濾波器； 40數(shù)字下變頻才莫塊NCO;
41數(shù)字AGC才莫塊；50復數(shù)乘法器；
51 -便限幅器；52載波同步才莫塊乘法器；
53栽波同步才莫塊環(huán)路濾波器；54載波同步模塊NCO;
60同相積分清零器；70中相積分清零器；
8 0位同步模塊鑒相器；81位同步模塊環(huán)路濾波器；
82 J立同步才莫塊NCO; 100直通支路i文大器；
101環(huán)路濾波器加法器；110積分支路》文大器；
111積分支路加法器；112積分支路延時單元。
具體實施例方式
如圖1所示，本發(fā)明一種用于衛(wèi)星通信系統(tǒng)的超低碼速率PSK解調(diào)器，它 由4部分組成，包括前端模數(shù)轉(zhuǎn)換A/D10、數(shù)字下變頻模塊ll、載波同步模 塊12和位同步才莫塊13,按照一定的流程完成對超低碼速率的遙控PSK信號進 行解調(diào)。前端模數(shù)轉(zhuǎn)換A/D IO使用現(xiàn)成的產(chǎn)品，數(shù)字下變頻模塊ll、栽波同 步模塊12和位同步模塊13在現(xiàn)場可編程門陣列(FPGA )中實現(xiàn)。它們之間的 連結(jié)關(guān)系是前端模數(shù)轉(zhuǎn)換A/D 10的輸出連接到數(shù)字下變頻模塊11,數(shù)字下變 頻模塊11的輸出連接到載波同步模塊12、載波同步模塊12的輸出連接到位同 步模塊13;信號走向是輸入的信號，經(jīng)過調(diào)理后進入前端模數(shù)轉(zhuǎn)換A/D 10, 前端模數(shù)轉(zhuǎn)換A/D 10釆樣后的信號進入數(shù)字下變頻模塊11進行處理，經(jīng)過數(shù) 字下變頻模塊11處理后的信號進入栽波同步模塊12進行載波同步處理，載波同步模塊12處理后的信號進入位同步才莫塊13進行位同步處理，位同步模塊13 處理后輸出的信號即為該解調(diào)器的輸出。
所述的前端才莫數(shù)轉(zhuǎn)換A/D 10以恒定的采樣率將調(diào)理后的才莫擬PSK信號變 換為數(shù)字信號，前端模數(shù)轉(zhuǎn)換A/D IO使用現(xiàn)成的產(chǎn)品即可。
所述的數(shù)字下變頻模塊11包括數(shù)字下變頻模塊NC0 40、同相支路乘法器 20、同相支路采樣率變換模塊21、同相支路FIR低通濾波器22、正交支路乘 法器30、正交支路采樣率變換模塊31、正交支路FIR低通濾波器32和數(shù)字AGC 模塊41。數(shù)字下變頻模塊NC0 40使用直接頻率綜合算法(DDS )實現(xiàn)，負責產(chǎn) 生和標稱載波頻率相同的兩路固定本地栽波，兩路栽波的相位相差90。，數(shù)字 下變頻模塊NCO 40的輸出和A/D10輸出的本地載波作為同相支路乘法器20和 正交支路乘法器30的輸入；同相支路乘法器20和正交支路乘法器30作為固 定下變頻器j吏用，利用FPGA中的IP核實現(xiàn)，計算輸入PSK信號和本地栽波相 乘的結(jié)果，將輸入信號下變頻到零中頻，同相支路乘法器20和正交支路乘法 器30輸出的結(jié)果分別進入同相支路采樣率變換模塊21和正交支路采樣率變換 模塊31;同相支路采樣率變換模塊21和正交支路采樣率變換模塊n,由抽取 和內(nèi)插倍數(shù)可程控的積分才危狀(CIC)碼速率變換(可抽取和內(nèi)插)濾波器和 有限頻率響應(FIR)抽取濾波器級聯(lián)而成，按照輸入PSK信號的碼速率進行 采樣率變換，使得采樣率變換后的采樣率為碼速率的固定倍數(shù)，同相支路采樣 率變換模塊21和正交支路采樣率變換模塊31的輸出分別進入結(jié)構(gòu)相同的同相 支路FIR 4氐通濾波器22和正交支路FIR低通濾波器32;同相支路FIR低通濾 波器22和正交支路FIR低通濾波器32使用FIR濾波器，負責對抽取后的信號 進行濾波，進一步濾除信號中的噪聲，將基帶信號中的噪聲功率降到更低，低 通濾波后的結(jié)果進入數(shù)字AGC模塊41,對濾波后的信號功率進行檢測，并進行 調(diào)節(jié)，穩(wěn)定環(huán)路增益，使得輸出到載波同步模塊12的基帶信號功率基本穩(wěn)定 在恒定值，數(shù)字AGC模塊41使用查找表算法實現(xiàn)，數(shù)字AGC模塊41的輸出的 兩路信號作為載波同步模塊12的輸入。
所述的栽波同步模塊12包括復數(shù)乘法器50、硬限幅器51、載波同步模塊 乘法器52、載波同步模塊環(huán)路濾波器53和栽波同步模塊NCO 54。復數(shù)乘法器5 0負責將數(shù)字下變頻模塊11輸出的正交數(shù)據(jù)和載波同步模塊NC0 5 4輸出的本 地載波進行相乘，消除殘余的載波分量，復數(shù)乘法器5(H吏用FPGA內(nèi)部IP核 實現(xiàn)，復數(shù)乘法器50輸出的實部(同相支路)輸入到硬限幅器51進行硬限幅， 虛部(正交支路)輸入到作為鑒相器的載波同步模塊乘法器52;硬限幅器51, 對復數(shù)乘法器50輸出的同相支路信號進行取符號運算，硬限幅器51的輸出一 方面輸入到載波同步模塊乘法器52進行鑒相，另一方面作為載波同步模塊12 輸出，輸出給位同步模塊13;載波同步模塊乘法器52，作為載波同步模塊12 的鑒頻器，將同相支路信號硬限幅后的輸出和正交支路信號進行相乘，完成對 PSK輸入信號的鑒相，栽波同步模塊乘法器52的輸出接入栽波同步模塊環(huán)路濾 波器53;栽波同步模塊環(huán)路濾波器53,主要作用是濾除誤差信號中的高頻分 量，并為鎖相環(huán)i^供一個短期的記憶，當環(huán)路由于瞬時噪聲而失鎖時，可確 保環(huán)路迅速重新捕獲信號，載波同步模塊環(huán)路濾波器53使用理想一階濾波器， 結(jié)構(gòu)如圖2所示，由兩個支路直通支路和積分支路組成，直通支路只含有一 個直通支路放大器100，將輸入信號放大指定的倍數(shù)即可，積分支路包括積分 支路》t大器110、積分支路延時單元112和積分支路加法器111組成，輸入的 信號在進入直通支路的同時會進入積分支路，輸入通過積分支路的放大器放大 后和經(jīng)過積分支路延時單元112延時后的結(jié)果相加，相加后的結(jié)果一方面作為 積分支路延時單元112的輸入，另一方面作為積分支路的輸出，和直通支路的 輸出通過環(huán)路濾波器加法器101相加，兩個支路相加后的結(jié)果作為載波同步模 塊環(huán)路濾波器53的輸出，栽波同步模塊環(huán)路濾波器53的輸出作為栽波同步模 塊NCO 54的輸入；載波同步才莫塊NCO 54,使用DDS算法實現(xiàn)，栽波同步模塊 NCO 54的固定頻率輸出為零，載波同步模塊環(huán)路濾波器53的輸出作為調(diào)節(jié)端 的輸入，輸出的跟蹤載波進入復數(shù)乘法器50和輸入信號相乘。
所述的位同步模塊13,使用"同相一中相"環(huán)實現(xiàn)，包括同相積分清零 器60、中相積分清零器70、位同步模塊鑒相器80、位同步才莫塊環(huán)路濾波器81 和位同步模塊NCO 82。栽波同步模塊12的輸出同時輸入給同相積分清零器60 和中相積分清零器70，同相積分清零器60，在PCM時鐘的上升沿處完成一次 積分并清零，輸出一方面作為位同步模塊鑒相器80的輸入，同時可以作為PCM 數(shù)據(jù)輸出；中相積分清零器70，滯后l/2個時鐘周期，在PCM時鐘的下降沿處 完成積分并清零，中相積分清零器70的輸出作為位同步模塊鑒相器80的輸入；
12位同步模塊鑒相器80，同相積分清零器60和中相積分清零器70輸出的積分結(jié) 果進入位同步模塊鑒相器80，當同相積分清零器60上次輸出和本次輸出符號 相同時，沒有發(fā)生符號的反轉(zhuǎn)，此時不能計算相位誤差，位同步模塊鑒相器80 輸出為O;當同相積分清零器60上次輸出為負，本次輸出為正時，數(shù)據(jù)發(fā)生了 從0到1的跳變，此時如果中相積分清零器70的值大于0，說明中相積分清零 器70中，數(shù)據(jù)為1的部分大于數(shù)據(jù)為0的部分，因此位同步模塊NCO 82相位 滯后，說明位同步模塊NCO 82輸出相位小于輸入相位，反之，表示位同步模 塊NCO 82相位超前，此時位同步才莫塊鑒相器80輸出中相積分清零器70的值， 當同相積分清零器60上次輸出為正，本次輸出為負時，數(shù)據(jù)發(fā)生了從1到0 的跳變，如果中相積分清零器70的值大于0,說明中相積分清零器70中，數(shù) 據(jù)為1的部分大于數(shù)據(jù)為O的部分，因此位同步才莫塊NCO 82相位超前，反之， 表示位同步模塊NCO 82相位滯后，此時位同步模塊鑒相器80的輸出值為中相 積分清零器70輸出值取反，位同步模塊鑒相器80的輸出作為位同步模塊環(huán)路 濾波器81的輸入；位同步模塊環(huán)路濾波器81,主要作用是濾除鑒相后定時誤 差信號中的高頻分量，并為鎖相環(huán)路提供一個短期的記憶，當環(huán)路由于瞬時噪 聲而失鎖時，可確^床環(huán)路迅速重新捕獲信號，位同步才莫塊環(huán)路濾波器81的結(jié) 構(gòu)和栽波同步模塊環(huán)路濾波器53的結(jié)構(gòu)完全相同，位同步才莫塊環(huán)路濾波器81 的輸出作為位同步4莫塊NCO 82的輸入；位同步模塊NCO 82,使用DDS算法實 現(xiàn)，輸出的信號為脈沖，固定頻率輸出為PSK碼速率，位同步才莫塊NCO 82的 輸出一方面作為跟蹤后的PCM時鐘輸出，另一方面作為同相積分清零器60和 中相積分清零器清零70端的輸入。
下面將參考附圖并結(jié)合實施例，來詳細i兌明本發(fā)明。
圖1給出了本發(fā)明的衛(wèi)星超低碼速率PSK解調(diào)器的結(jié)構(gòu)，具體工作流程如
下；
輸入的PSK信號經(jīng)過采樣后可表示為其中D(w)為基帶調(diào)制信息，^為載波角頻率，AT(w)為信號中的噪聲。 經(jīng)過正交下變頻后，變?yōu)镮、 Q兩路正交信號，可以表示為<formula>formula see original document page 14</formula>
其中^為本地栽波頻率。經(jīng)過采樣率變換模塊、低通FIR濾波、自動增 益控制調(diào)節(jié)后，輸入栽波同步模塊的信號為<formula>formula see original document page 14</formula>
令厶0=%-w:為輸入載波與本地晶振頻差，下變頻器的輸出頻率必:接近
于A,使得輸出信號的頻率Aw接近與零。it = w^, M為抽取倍數(shù)，N為內(nèi)插 倍數(shù)。
送入本地栽波同步模塊12的I、 Q信號變?yōu)閺蛿?shù)形式可寫為經(jīng)過復數(shù)乘法器50，乘以載波同步才莫塊NC0 54產(chǎn)生的本地相位誤差量后 得到的I、 Q兩路輸出為
/2(w)=會雄)J,(it)D(A:)cos[Afi)ife +伊(*) — ^'(尺)]+ W;(/t) g2(")=會雄)^(，(/fc)sin[A"it +伊(*) —-'(^)]+
當栽波同步模塊12同步時，A^: +伊("--'(《)很小，接近于O,進行近似 后可得
/2(") l碌)^(A:)D(A:) .22(") 0
A (k)和Al (k)都為正數(shù)，不會影響硬限幅后I支路的符號，I路信號包含 解調(diào)出的調(diào)制信息，使用I路信號用進行位同步，即可解調(diào)出所需信息。
圖2給出了載波同步模塊12和位同步模塊13的載波同步模塊環(huán)路濾波器 5 3和位同步模塊環(huán)路濾波81結(jié)構(gòu)。
環(huán)路濾波器的主要作用是濾除誤差信號中的高頻分量，并為鎖相環(huán)路提供 一個短期的記憶，當環(huán)路由于瞬時噪聲而失鎖時，可確4呆環(huán)路迅速重新捕獲 信號。環(huán)路的跟蹤特性、穩(wěn)定性主要是由栽波同步模塊環(huán)路濾波器53決定， 是載波同步模塊12設計的關(guān)鍵。在該解調(diào)器中使用了一種環(huán)路參數(shù)可配置的 理想積分環(huán)路濾波器，通過調(diào)整Cl、 C2可以調(diào)整環(huán)路帶寬，以〗吏得遙控副栽 波解調(diào)器能夠根據(jù)需要調(diào)整環(huán)路參數(shù)。
權(quán)利要求
1、一種用于衛(wèi)星通信系統(tǒng)的超低碼速率PSK解調(diào)器，其特征在于它由4部分組成，包括前端模數(shù)轉(zhuǎn)換A/D(10)、數(shù)字下變頻模塊(11)、載波同步模塊(12)和位同步模塊(13)，按照預定的流程完成對超低碼速率的遙控PSK信號進行解調(diào)；前端模數(shù)轉(zhuǎn)換A/D(10)使用現(xiàn)成的產(chǎn)品，數(shù)字下變頻模塊(11)、載波同步模塊(12)和位同步模塊(13)在現(xiàn)場可編程門陣列即FPGA中實現(xiàn)；它們之間的連接關(guān)系是前端模數(shù)轉(zhuǎn)換A/D(10)的輸出連接到數(shù)字下變頻模塊(11)，數(shù)字下變頻模塊(11)的輸出連接到載波同步模塊(12)、載波同步模塊(12)的輸出連接到位同步模塊(13)；信號走向是輸入的信號，經(jīng)過調(diào)理后進入前端模數(shù)轉(zhuǎn)換A/D(10)，前端模數(shù)轉(zhuǎn)換A/D(10)采樣后的信號進入數(shù)字下變頻模塊(11)進行處理，經(jīng)過數(shù)字下變頻模塊(11)處理后的信號進入載波同步模塊(12)進行載波同步處理，載波同步模塊(12)處理后的信號進入位同步模塊(13)進行位同步處理，位同步模塊(13)處理后輸出的信號即為解調(diào)器的輸出；所述的前端模數(shù)轉(zhuǎn)換A/D(10)以恒定的采樣率將調(diào)理后的模擬相移鍵控即模擬PSK信號變換為數(shù)字信號，前端模數(shù)轉(zhuǎn)換A/D(10)使用現(xiàn)成的產(chǎn)品即可；所述的數(shù)字下變頻模塊(11)包括數(shù)字下變頻模塊數(shù)控振蕩器即數(shù)字下變頻模塊NCO(40)、同相支路乘法器(20)、同相支路采樣率變換模塊(21)、同相支路FIR低通濾波器(22)、正交支路乘法器(30)、正交支路采樣率變換模塊(31)、正交支路FIR低通濾波器(32)和數(shù)字自動增益控制模塊即數(shù)字AGC模塊(41)；數(shù)字下變頻模塊NCO(40)使用直接頻率綜合算法實現(xiàn)，負責產(chǎn)生和標稱載波頻率相同的兩路固定本地載波，兩路載波的相位相差90°，數(shù)字下變頻模塊NCO(40)的輸出和前端模數(shù)轉(zhuǎn)換A/D(10)輸出的本地載波作為同相支路乘法器(20)和正交支路乘法器(30)的輸入；同相支路乘法器(20)和正交支路乘法器(30)作為固定下變頻器使用，利用FPGA中的IP核實現(xiàn)，計算輸入PSK信號和本地載波相乘的結(jié)果，將輸入信號下變頻到零中頻，同相支路乘法器(20)和正交支路乘法器(30)輸出的結(jié)果分別進入同相支路采樣率變換模塊(21)和正交支路采樣率變換模塊(31)；同相支路采樣率變換模塊(21)和正交支路采樣率變換模塊(31)，由抽取和內(nèi)插倍數(shù)可程控的積分梳狀碼速率變換濾波器和有限頻率響應抽取濾波器即FIR抽取濾波器級聯(lián)而成，按照輸入PSK信號的碼速率進行采樣率變換，使得采樣率變換后的采樣率為碼速率的固定倍數(shù)，同相支路采樣率變換模塊(21)和正交支路采樣率變換模塊(31)的輸出分別進入結(jié)構(gòu)相同的同相支路FIR低通濾波器(22)和正交支路FIR低通濾波器(32)；同相支路FIR低通濾波器(22)和正交支路FIR低通濾波器(32)使用FIR濾波器，負責對抽取后的信號進行濾波，進一步濾除信號中的噪聲，將基帶信號中的噪聲功率降到更低，低通濾波后的結(jié)果進入數(shù)字AGC模塊(41)，對濾波后的信號功率進行檢測，并進行調(diào)節(jié)，穩(wěn)定環(huán)路增益，使得輸出到載波同步模塊(12)的基帶信號功率基本穩(wěn)定在恒定值，數(shù)字AGC模塊(41)使用查找表算法實現(xiàn)，數(shù)字AGC模塊(41)的輸出的兩路信號作為載波同步模塊(12)的輸入；所述的載波同步模塊包括復數(shù)乘法器(50)、硬限幅器(51)、載波同步模塊乘法器(52)、載波同步模塊環(huán)路濾波器(53)和載波同步模塊NCO(54)；復數(shù)乘法器(50)負責將數(shù)字下變頻模塊(11)輸出的正交數(shù)據(jù)和載波同步模塊NCO(54)輸出的本地載波進行相乘，消除殘余的載波分量，復數(shù)乘法器(50)使用FPGA內(nèi)部IP核實現(xiàn)，復數(shù)乘法器(50)輸出的實部即同相支路輸入到硬限幅器(51)進行硬限幅，虛部即正交支路輸入到作為鑒相器的載波同步模塊乘法器(52)；硬限幅器(51)，對復數(shù)乘法器(50)輸出的同相支路信號進行取符號運算，硬限幅器(51)的輸出一方面輸入到載波同步模塊乘法器(52)進行鑒相，另一方面作為載波同步模塊(12)輸出，輸出給位同步模塊(13)；載波同步模塊乘法器(52)，作為載波同步模塊(12)的鑒頻器，將同相支路信號硬限幅后的輸出和正交支路信號進行相乘，完成對PSK輸入信號的鑒相，載波同步模塊乘法器(52)的輸出接入載波同步模塊環(huán)路濾波器(53)；載波同步模塊環(huán)路濾波器(53)，主要作用是濾除誤差信號中的高頻分量，并為鎖相環(huán)路提供一個短期的記憶，當環(huán)路由于瞬時噪聲而失鎖時，可確保環(huán)路迅速重新捕獲信號；載波同步模塊環(huán)路濾波器(53)使用理想一階濾波器，由兩個支路直通支路和積分支路組成，直通支路只含有一個直通支路放大器(100)，將輸入信號放大指定的倍數(shù)即可，積分支路包括積分支路放大器(110)、積分支路延時單元(112)和積分支路加法器(111)組成，輸入的信號在進入直通支路的同時會進入積分支路，輸入通過積分支路的放大器放大后和經(jīng)過積分支路延時單元(112)延時后的結(jié)果相加，相加后的結(jié)果一方面作為積分支路延時單元(112)的輸入，另一方面作為積分支路的輸出，和直通支路的輸出通過環(huán)路濾波器加法器(101)相加，兩個支路相加后的結(jié)果作為載波同步模塊環(huán)路濾波器(53)的輸出，載波同步模塊環(huán)路濾波器(53)的輸出作為載波同步模塊NCO(54)的輸入；載波同步模塊NCO(54)，使用DDS算法實現(xiàn)，載波同步模塊NCO(54)的固定頻率輸出為零，載波同步模塊環(huán)路濾波器(53)的輸出作為調(diào)節(jié)端的輸入，輸出的跟蹤載波進入復數(shù)乘法器(50)和輸入信號相乘；所述的位同步模塊(13)，使用“同相-中相”環(huán)實現(xiàn)，包括同相積分清零器(60)、中相積分清零器(70)、位同步模塊鑒相器(80)、位同步模塊環(huán)路濾波器(81)和位同步模塊NCO(82)；載波同步模塊(12)的輸出同時輸入給同相積分清零器(60)和中相積分清零器(70)，同相積分清零器(60)，在脈沖編碼調(diào)制時鐘即PCM時鐘的上升沿處完成一次積分并清零，輸出一方面作為位同步模塊鑒相器(80)的輸入，同時可以作為PCM數(shù)據(jù)輸出；中相積分清零器(70)，滯后1/2個時鐘周期，在PCM時鐘的下降沿處完成積分并清零，中相積分清零器(70)的輸出作為位同步模塊鑒相器(80)的輸入；位同步模塊鑒相器(80)，同相積分清零器(60)和中相積分清零器(70)輸出的積分結(jié)果進入位同步模塊鑒相器(80)，當同相積分清零器(60)上次輸出和本次輸出符號相同時，沒有發(fā)生符號的反轉(zhuǎn)，此時不能計算相位誤差，位同步模塊鑒相器(80)輸出為0；當同相積分清零器(60)上次輸出為負，本次輸出為正時，數(shù)據(jù)發(fā)生了從0到1的跳變，此時如果中相積分清零器(70)的值大于0，說明中相積分清零器(70)中，數(shù)據(jù)為1的部分大于數(shù)據(jù)為0的部分，因此位同步模塊NCO(82)相位滯后，說明位同步模塊NCO(82)輸出相位小于輸入相位，反之，表示位同步模塊NCO(82)相位超前，此時位同步模塊鑒相器(80)輸出中相積分清零器(70)的值，當同相積分清零器(60)上次輸出為正，本次輸出為負時，數(shù)據(jù)發(fā)生了從1到0的跳變，如果中相積分清零器(70)的值大于0，說明中相積分清零器(70)中，數(shù)據(jù)為1的部分大于數(shù)據(jù)為0的部分，因此位同步模塊NCO(82)相位超前，反之，表示位同步模塊NCO(82)相位滯后，此時位同步模塊鑒相器(80)的輸出為中相積分清零器(70)輸出值取反，位同步模塊鑒相器(80)的輸出作為位同步模塊環(huán)路濾波器(81)的輸入；位同步模塊環(huán)路濾波器(81)，主要作用是濾除鑒相后定時誤差信號中的高頻分量，并為鎖相環(huán)路提供一個短期的記憶，當環(huán)路由于瞬時噪聲而失鎖時，可確保環(huán)路迅速重新捕獲信號，位同步模塊環(huán)路濾波器(81)的結(jié)構(gòu)和載波同步模塊環(huán)路濾波器(53)的結(jié)構(gòu)完全相同，位同步模塊環(huán)路濾波器(81)的輸出作為位同步模塊NCO(82)的輸入；位同步模塊NCO(82)，使用DDS算法實現(xiàn)，輸出的信號為脈沖，固定頻率輸出為PSK碼速率，位同步模塊NCO(82)的輸出一方面作為跟蹤后的PCM時鐘輸出，另一方面作為同相積分清零器和中相積分清零器清零端的輸入。
全文摘要
一種用于衛(wèi)星通信系統(tǒng)的超低碼速率PSK解調(diào)器，它由前端模數(shù)轉(zhuǎn)換A/D、數(shù)字下變頻模塊、載波同步模塊和位同步模塊組成；前端模數(shù)轉(zhuǎn)換A/D用現(xiàn)成產(chǎn)品，數(shù)字下變頻模塊、載波同步模塊和位同步模塊在FPGA中實現(xiàn)；其連結(jié)關(guān)系是前端模數(shù)轉(zhuǎn)換A/D的輸出連接到數(shù)字下變頻模塊，數(shù)字下變頻模塊的輸出連接到載波同步模塊、載波同步模塊的輸出連接到位同步模塊；信號走向是輸入的信號，經(jīng)過調(diào)理后進入前端模數(shù)轉(zhuǎn)換A/D，前端模數(shù)轉(zhuǎn)換A/D采樣后的信號進入數(shù)字下變頻模塊進行處理，經(jīng)過數(shù)字下變頻模塊處理后的信號進入載波同步模塊進行載波同步處理，載波同步模塊處理后的信號進入位同步模塊進行位同步處理，位同步模塊處理后輸出的信號即為解調(diào)器的輸出；它有實用價值和應用前景。
文檔編號H04L27/22GK101640654SQ20091008987
公開日2010年2月3日 申請日期2009年7月27日 優(yōu)先權(quán)日2009年7月27日
發(fā)明者馮文全, 曦 劉, 劉蘇瀟, 樺 孫, 官秀梅, 佳 尹, 楠 朱, 琦 趙, 趙洪博, 陸國雷 申請人:北京航空航天大學