專利名稱：一種基于FPGA實(shí)現(xiàn)ATM-over-SDH協(xié)議處理的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及ATM技術(shù)，具體是在基于STM-1光 接口的3G網(wǎng)絡(luò)中實(shí)現(xiàn)ATM數(shù)據(jù)采集。
背景技術(shù)：
ATM是一項(xiàng)國(guó)際標(biāo)準(zhǔn)的電信傳輸技術(shù)，它使用多路復(fù)用技術(shù)、交換技術(shù)以 及分段/重組操作等技術(shù)來(lái)提供高速率、低延時(shí)的多路復(fù)用交換網(wǎng)絡(luò)，以支持 各種類型的用戶應(yīng)用，如語(yǔ)音、數(shù)據(jù)和視頻應(yīng)用等。ATM在ATM適配層(ML) 為面向連接和無(wú)連接的可變比特率應(yīng)用提供會(huì)聚功能。目前，3G接入網(wǎng)中的 主要接口幾乎全部采用ATM技術(shù)，因此ATM數(shù)據(jù)采集的研究開(kāi)發(fā)有著重要的 現(xiàn)實(shí)意義，本發(fā)明涉及基于STM-1光接口的ATM數(shù)據(jù)采集。
目前國(guó)際上已經(jīng)出現(xiàn)了一些ATM數(shù)據(jù)采集的設(shè)備，其實(shí)現(xiàn)原理大致可歸結(jié) 為采用網(wǎng)絡(luò)處理器、專用拆裝子層處理芯片以及軟件包來(lái)實(shí)現(xiàn)AAL層協(xié)議處理 功能三大類型?；诰W(wǎng)絡(luò)處理器是利用微碼實(shí)現(xiàn)ML層協(xié)議處理，是一種軟件 實(shí)現(xiàn)方案，處理速度受限，且成本較高；專用拆裝子層處理芯片一般功能固 定，靈活性比較差，如果用戶需要完成某些特定的功能，就需要和芯片供應(yīng) 商聯(lián)系定制符合用戶要求的芯片，這樣勢(shì)必會(huì)增加成本，增大開(kāi)銷(xiāo)；采用純 軟件實(shí)現(xiàn)會(huì)占用有限的主機(jī)微處理器資源，對(duì)系統(tǒng)的實(shí)時(shí)性造成一定影響。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)中存在的上述缺陷，本發(fā)明設(shè)計(jì)一種基于FPGA實(shí)現(xiàn)ATM— over—STM-1 (STM-1承載ATM)協(xié)議處理的裝置，以FPGA為控制處理核心， 實(shí)現(xiàn)SDH鏈路中ATM數(shù)據(jù)的采集，并完成從ATM物理層到ML層的協(xié)議處理， 作為3G網(wǎng)絡(luò)測(cè)試儀的目標(biāo)數(shù)據(jù)來(lái)源，滿足日益廣泛的網(wǎng)絡(luò)協(xié)議測(cè)試需求。
本發(fā)明解決上述技術(shù)問(wèn)題的技術(shù)方案是利用FPGA對(duì)物理層芯片進(jìn)行配置，使其完成STM-1幀和ATM信元之間的轉(zhuǎn)換，同時(shí)FPGA實(shí)現(xiàn)與物理層處理 芯片的通用ATM測(cè)試和操作物理接口 (UT0PIA2接口)邏輯功能，從物理層處理 芯片正確接收ATM信元，物理層處理芯片與光電轉(zhuǎn)換器組成物理層處理模塊， 負(fù)責(zé)從鏈路接收STM-1光信號(hào)并完成ATM信元的提取與物理層處理，并通過(guò) UT0PIA2接口與FPGA進(jìn)行ATM信元發(fā)送。
具體包括，物理層處理模塊、通用ATM測(cè)試和操作物理接口 UTOPIA2接 口 、 FPGA模塊，F(xiàn)PGA模塊控制物理層處理模塊完成STM-1幀和ATM信元之間 的轉(zhuǎn)換，并負(fù)責(zé)ATM適配層處理；UT0PIA2接口提供物理層處理模塊和FPGA 模塊之間的ATM信元透明傳輸通道，由FPGA采用IP核實(shí)現(xiàn)PCI CORE模塊的 PCI接口電路，提供符合PCI2.3規(guī)范的總線接口。其ATM適配層處理具體包 括，AAL層處理模塊將所接收的ATM信元的VPI/VCI值與數(shù)據(jù)表中數(shù)據(jù)進(jìn)行查 找對(duì)比，判斷其信元類型，按照不同信元類型送入相應(yīng)的ML2處理模塊或AAL5 處理模塊根據(jù)AAL2協(xié)議和AAL5協(xié)議對(duì)信元進(jìn)行重組和拆裝處理；PCI CORE 模塊采用IP核實(shí)現(xiàn)信元傳輸；
SDRAM控制器模塊根據(jù)SDRAM的讀寫(xiě)時(shí)序要求寫(xiě)入和讀出ATM信元；物理 層芯片配置模塊采用硬件描述語(yǔ)言對(duì)物理層芯片進(jìn)行配置，通過(guò)配置內(nèi)置寄 存器來(lái)設(shè)定物理層芯片的運(yùn)行模式。UT0PIA2 IP核包括一個(gè)單獨(dú)的發(fā)射模塊 和接收模塊；支持多PHY運(yùn)行模式，支持多達(dá)31個(gè)物理層器件的信元級(jí)別通 信。本發(fā)明以FPGA為控制處理核心，實(shí)現(xiàn)SDH鏈路中ATM數(shù)據(jù)的采集，并完 成從ATM物理層到AAL層的協(xié)議處理，作為3G網(wǎng)絡(luò)測(cè)試儀的目標(biāo)數(shù)據(jù)來(lái)源， 滿足日益廣泛的網(wǎng)絡(luò)協(xié)議測(cè)試需求。該方案采用純硬件的方式實(shí)現(xiàn)，處理速 度高、靈活性好。


圖1為ATM—over—SDH協(xié)議處理裝置硬件功能框圖 圖2為FPGA內(nèi)部功能模塊3為UT0PIA Level 2 Master IP核方框圖
具體實(shí)施例方式
本裝置在現(xiàn)場(chǎng)工作中可從SDH鏈路上采集兩路STM-1光信號(hào)，經(jīng)光電轉(zhuǎn) 換后分別送到兩片物理層芯片處理為ATM信元，將ATM信元送入FPGA完成ATM 信元的重組/拆分，經(jīng)過(guò)重組/拆分的ATM信元數(shù)據(jù)送入SDRAM (同步動(dòng)態(tài)存儲(chǔ) 器)中進(jìn)行存儲(chǔ)，并通過(guò)FPGA (現(xiàn)場(chǎng)可編程門(mén)陣列)中的FIFO (先進(jìn)先出) 經(jīng)PCI總線傳輸?shù)絇C機(jī)的內(nèi)存中作進(jìn)一步分析與處理。FPGA對(duì)物理層芯片進(jìn) 行配置，使其完成STM-1幀到ATM接收和ATM到STM-1幀的發(fā)送過(guò)程，此過(guò) 程中關(guān)于如何將物理層芯片配置成ATM—over—STM-l的工作模式可以由物理 層芯片的數(shù)據(jù)單給出，并由FPGA實(shí)現(xiàn)。
以下結(jié)合附圖和具體實(shí)例對(duì)本發(fā)明的具體實(shí)施方式
進(jìn)行說(shuō)明
ATM—over—SDH協(xié)議處理裝置包括物理層處理模塊、UT0PIA2接口、 FPGA 模塊和同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM),其功能原理框圖如圖1所示。
物理層處理模塊由物理層處理芯片與光電轉(zhuǎn)換器組成，在FPGA模塊的控 制下，從SDH鏈路上采集的STM-1光信號(hào)，經(jīng)光電轉(zhuǎn)換后送入物理層處理芯 片完成STM-1幀和ATM信元之間的轉(zhuǎn)換；UTOPIA2接口提供物理層處理模塊和 FPGA模塊之間的ATM信元透明傳輸通道；FPGA模塊對(duì)ATM—over—SDH協(xié)議 處理裝置進(jìn)行整體控制，并具體負(fù)責(zé)ATM適配層處理。
FPGA模塊完成適配層處理，具體包括ML層處理模塊、PCI CORE模塊、 SDRAM控制器模塊、物理層芯片配置模塊，其功能模塊示意圖如圖2所示。
由上層控制軟件在ML層處理模塊內(nèi)部設(shè)置一個(gè)數(shù)據(jù)表，將所接收的ATM 信元的VPI/VCI值與數(shù)據(jù)表中數(shù)據(jù)進(jìn)行査找對(duì)比，由信元類型判斷模塊對(duì)其 進(jìn)行判斷該ATM信元為ML2信元類型或AAL5信元類型，按照不同信元類型 送入相應(yīng)的ML2處理模塊或AAL5處理模塊，分別根據(jù)AAL2協(xié)議和AAL5協(xié) 議對(duì)ML2信元或ML5信元進(jìn)行重組，和拆裝處理。由FPGA實(shí)現(xiàn)PCI CORE (PCI接口的IP核形式)模塊的PCI接口電路， 提供符合PCI 2.3規(guī)范的總線接口，該模塊采用IP核實(shí)現(xiàn)，簡(jiǎn)化了邏輯設(shè)計(jì) 的大量任務(wù)。SDRAM控制器模塊根據(jù)SDRAM的讀寫(xiě)時(shí)序要求，處理控制信號(hào)和 刷新的操作，完成對(duì)SDRAM數(shù)據(jù)(經(jīng)重組或拆裝的ATM信元)的正確寫(xiě)入和 讀出ATM信元。物理層芯片配置模塊，上電后對(duì)物理層芯片內(nèi)部寄存器進(jìn)行 初始化配置。采用硬件描述語(yǔ)言的方式對(duì)物理層芯片進(jìn)行配置，通過(guò)配置內(nèi) 置寄存器來(lái)設(shè)定物理層芯片的運(yùn)行模式，即在FPGA內(nèi)部設(shè)置一獨(dú)立模塊實(shí)現(xiàn) 物理層芯片微處理器控制口的讀寫(xiě)時(shí)序及配置語(yǔ)句的先后關(guān)系，向物理層芯 片寫(xiě)入控制程序，以達(dá)到修改寄存器實(shí)現(xiàn)對(duì)物理層芯片模式配置的目的。 SDRAM用于ATM信元緩存，可采用4片HY57V561620芯片，規(guī)格是 4bank*4m*16bits，總共容量為128Mbyte。 ATM—over—SDH協(xié)議處理的裝置 采用符合PCI 2. 3規(guī)范的32位通用型PCI接口完成裝置與主機(jī)的交互。
如圖1中所示，F(xiàn)PGA模塊和物理層處理芯片之間的ATM信元是經(jīng)過(guò) UT0PIA2接口傳輸?shù)?。UT0PIA2接口數(shù)據(jù)寬度可為16比特，最高傳輸速率可 達(dá)52MHZ。具體傳輸過(guò)程為，物理層處理芯片作為FPGA的從設(shè)備，對(duì)發(fā)送方， 當(dāng)某一塊物理層芯片在被輪詢到時(shí)，恰好有空閑的接收緩存，則該物理層芯 片向FPGA發(fā)出一個(gè)發(fā)送信元有效TCA信號(hào)(高電平有效，由PHY層提供，指 示PHY層可以接收從ATM層傳輸來(lái)的一個(gè)完整的信元)。如果此時(shí)FPGA模塊 有信元要發(fā)，就置發(fā)送使能TENB有效(低電平有效，由ATM層提供，說(shuō)明允 許ATM層向PHY層傳輸有效信元)。同時(shí)發(fā)出發(fā)送信元開(kāi)始TSOC信號(hào)(高電 平有效，由ATM層提供，指示TDAT開(kāi)始從ATM層向PHY層傳輸?shù)谝粋€(gè)有效字 節(jié))，表示信元開(kāi)始發(fā)送，在數(shù)據(jù)線TDAT
(從ATM層向PHY層傳輸待 發(fā)送的以字節(jié)為傳輸寬度的數(shù)據(jù)線)上發(fā)送信元數(shù)據(jù)。相似地，在接收方向， FPGA模塊向物理層芯片發(fā)出地址輪詢信號(hào)，當(dāng)有信元要發(fā)送時(shí)，物理層處理 芯片向FPGA發(fā)出接收信元有效RCA (高電平有效，由物理層芯片PHY層提供，指示PHY層接收緩沖區(qū)中有一個(gè)完整的信元可向ATM層傳輸)信號(hào)。如果FPGA 有空閑的緩存時(shí)，就將發(fā)送使能RENB置為有效，低電平有效，由ATM層提供， 指示下一個(gè)時(shí)鐘周期可以對(duì)RDAT和RS0C采樣。在此有效期間，物理層芯片 發(fā)出信元接收開(kāi)始RS0C信號(hào)，高電平有效，PHY層提供，指示RDAT開(kāi)始從 PHY層向ATM層傳輸?shù)谝粋€(gè)有效字節(jié)，表示信元傳送開(kāi)始，信元數(shù)據(jù)開(kāi)始在 數(shù)據(jù)線RDAT[O-15](從PHY層向ATM層傳輸接收到的以字節(jié)為傳輸寬度的數(shù) 據(jù)線)上傳輸。
可采用Altera公司的IP核實(shí)現(xiàn)通用ATM測(cè)試和操作物理接口 UT0PIA2 接口和對(duì)SDRAM的控制。設(shè)置UTOPIA Level 2 Master IP核專門(mén)用于異步轉(zhuǎn) 移模式中ATM層設(shè)備使用標(biāo)準(zhǔn)UTOPIA Level 2總線與物理層器件進(jìn)行數(shù)據(jù) 的發(fā)送和接收。
如圖3所示為UTOPIA Level 2 Master IP核方框圖。該IP核負(fù)責(zé)和物 理層處理芯片間ATM信元的正確接收和發(fā)送。UT0PIA2 IP核包括一個(gè)單獨(dú)的 發(fā)射模塊和接收模塊；支持多PHY運(yùn)行模式，支持多達(dá)31個(gè)物理層器件的信 元級(jí)別通信；發(fā)送模塊通過(guò)輪詢方式確定可以接收的物理層芯片，并將接收 自ATM層設(shè)備的信元通過(guò)ATM重組模塊進(jìn)行重組送入U(xiǎn)T0PIA2接口主設(shè)備邏 輯，經(jīng)標(biāo)準(zhǔn)UTOPIA Level 2總線發(fā)送至相應(yīng)物理層器件，通過(guò)UT0PIA2接口 從設(shè)備邏輯進(jìn)行處理送入物理層處理，從端口P0RT1、 P0RT2輸出，同時(shí)使用 奇偶校驗(yàn)保證傳輸?shù)臏?zhǔn)確性。接收方向原理類似。
本發(fā)明以FPGA為控制處理核心，實(shí)現(xiàn)SDH鏈路中ATM數(shù)據(jù)的采集，并完 成從ATM物理層到ML層的協(xié)議處理，作為3G網(wǎng)絡(luò)測(cè)試儀的目標(biāo)數(shù)據(jù)來(lái)源， 滿足日益廣泛的網(wǎng)絡(luò)協(xié)議測(cè)試需求。
權(quán)利要求
1.一種基于FPGA實(shí)現(xiàn)ATM-over-SDH協(xié)議處理的裝置，包括，物理層處理模塊、通用ATM測(cè)試和操作物理接口UTOPIA2接口、FPGA模塊，其特征在于，F(xiàn)PGA模塊控制物理層處理模塊完成STM-1幀和ATM信元之間的轉(zhuǎn)換，并負(fù)責(zé)ATM適配層處理；UTOPIA2接口提供物理層處理模塊和FPGA模塊之間的ATM信元透明傳輸通道，由FPGA采用IP核實(shí)現(xiàn)PCI CORE模塊的PCI接口電路，提供符合PCI 2.3規(guī)范的總線接口。
2. 根據(jù)權(quán)利要求l所述的裝置，其特征在于，物理層處理模塊由物理層 處理芯片與光電轉(zhuǎn)換器組成。
3. 根據(jù)權(quán)利要求1所述的裝置，其特征在于，F(xiàn)PGA模塊包括AAL層處理 模塊、PCI CORE模塊、SDRAM控制器模塊、物理層芯片配置模塊，AAL層處理 模塊將所接收的ATM信元的VPI/VCI值與數(shù)據(jù)表中數(shù)據(jù)進(jìn)行査找對(duì)比，判斷 其信元類型，按照不同信元類型送入相應(yīng)的AAL2處理模塊或ML5處理模塊 根據(jù)ML2協(xié)議和ML5協(xié)議對(duì)信元進(jìn)行重組和拆裝處理；PCI CORE模塊采用 IP核實(shí)現(xiàn)ATM信元傳輸；SDRAM控制器模塊根據(jù)SDRAM的讀寫(xiě)時(shí)序要求寫(xiě)入 和讀出ATM信元；物理層芯片配置模塊采用硬件描述語(yǔ)言對(duì)物理層芯片進(jìn)行 配置，通過(guò)配置內(nèi)置寄存器來(lái)設(shè)定物理層芯片的運(yùn)行模式。
4. 根據(jù)權(quán)利要求1所述的裝置，其特征在于，設(shè)置UT0PIA2 IP核用于 異步轉(zhuǎn)移模式中ATM層設(shè)備使用標(biāo)準(zhǔn)UTOPIA Level 2總線與物理層器件迸 行數(shù)據(jù)發(fā)送和接收；UT0PIA2 IP核包括一個(gè)單獨(dú)的發(fā)射模塊和接收模塊；支 持多PHY運(yùn)行模式，支持31個(gè)物理層器件的信元級(jí)別通信。
5. 根據(jù)權(quán)利要求3所述的裝置，其特征在于，物理層芯片向FPGA模塊 發(fā)出一個(gè)發(fā)送/接收信元有效信號(hào)，當(dāng)FPGA模塊有信元要發(fā)送，就置發(fā)送/接 收使能有效，同時(shí)發(fā)出發(fā)送/接收信元開(kāi)始信號(hào)，并在數(shù)據(jù)線TDAT上發(fā)送信 兀數(shù)據(jù)。
全文摘要
本發(fā)明請(qǐng)求保護(hù)一種基于FPGA實(shí)現(xiàn)ATM-over-SDH協(xié)議處理的裝置，涉及通信技術(shù)領(lǐng)域，本發(fā)明以FPGA為控制處理核心，實(shí)現(xiàn)SDH鏈路中ATM數(shù)據(jù)的采集，并完成從ATM物理層到AAL層的協(xié)議處理，本發(fā)明采用的技術(shù)方案具體為，F(xiàn)PGA模塊控制物理層處理模塊完成STM-1幀和ATM信元之間的轉(zhuǎn)換，并負(fù)責(zé)ATM適配層處理；UTOPIA2接口提供物理層處理模塊和FPGA模塊之間的ATM信元透明傳輸通道，由FPGA采用IP核實(shí)現(xiàn)PCI CORE模塊的PCI接口電路，提供符合PCI 2.3規(guī)范的總線接口。作為3G網(wǎng)絡(luò)測(cè)試儀的目標(biāo)數(shù)據(jù)來(lái)源，滿足日益廣泛的網(wǎng)絡(luò)協(xié)議測(cè)試需求。
文檔編號(hào)H04L29/06GK101540766SQ20091010371
公開(kāi)日2009年9月23日 申請(qǐng)日期2009年4月29日 優(yōu)先權(quán)日2009年4月29日
發(fā)明者張治中, 朱志亮, 邱紹峰, 郭曉金, 雒江濤, 俊 黃 申請(qǐng)人:重慶郵電大學(xué)