專利名稱：速率匹配方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無線通信領(lǐng)域，特別涉及一種速率匹配方法及裝置。
背景技術(shù)：
LTE(Long Term Evolution,長期演進(jìn))是3G的演進(jìn)，它改進(jìn)并增強(qiáng)了 3G的空中接入技術(shù)， 改善了小區(qū)邊緣用戶的性能，提高小區(qū)容量和降低系統(tǒng)延遲，為未來無線通信提供更高的傳 輸速率、更小的傳輸延時、更大的系統(tǒng)容量和覆蓋率。對于LTE技術(shù)中的基帶處理而言，如 何加快比特級數(shù)據(jù)處理速度，尤其是速率匹配的處理速度是整個基帶處理的一個瓶頸。
現(xiàn)有的turbo編碼傳輸信道速率匹配過程如圖1所示，原始比特流經(jīng)過Turbo編碼后得到 系統(tǒng)位、第一校驗(yàn)位、第二校驗(yàn)位，共三路的輸出數(shù)據(jù)。三路數(shù)據(jù)分別進(jìn)行子塊交織處理后 輸出給速率匹配模塊，速率匹配模塊中，子塊交織后的比特序列存放在一個緩存器中，系統(tǒng) 位順序存放，第一校驗(yàn)位和第二校驗(yàn)位交叉存放，再根據(jù)速率匹配的起始位置以及速率匹配 需要的長度，輸出速率匹配后的數(shù)據(jù)。其中，為了區(qū)別緩存器中的比特數(shù)據(jù)是否為有效數(shù)據(jù)， 在緩存器中每個比特數(shù)據(jù)均需加一個指示位。在速率匹配輸出中，如果該指示位標(biāo)明數(shù)據(jù)為 無效數(shù)據(jù)時，則不輸出。
在對上述現(xiàn)有技術(shù)進(jìn)行分析后，發(fā)明人發(fā)現(xiàn)
比特流經(jīng)過Turbo編碼后，其數(shù)據(jù)量是編碼前的3倍。按照現(xiàn)有的處理流程，當(dāng)系統(tǒng)位 全部寫入緩存器中后才能將交叉后的第一校驗(yàn)位和第二校驗(yàn)位寫入緩存器，速率匹配的處理 速度較低，系統(tǒng)延時比較大。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供了一種速率匹配方法，所述方法包括
比特流經(jīng)過Turbo編碼，得到系統(tǒng)位、第一校驗(yàn)位和第二校驗(yàn)位三路數(shù)據(jù)，將所述三路 數(shù)據(jù)分別進(jìn)行子塊交織；
讀取所述子塊交織后的三路數(shù)據(jù)，將所述三路數(shù)據(jù)中的系統(tǒng)位數(shù)據(jù)按順序緩存在第一緩 存器，將所述三路數(shù)據(jù)中的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)交叉后緩存在第二緩存器；
5輪詢從所述第一緩存器和第二緩存器中讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需 要的長度。
本發(fā)明實(shí)施例提供了一種速率匹配裝置，所述裝置包括-
編碼交織模塊，用于對比特流進(jìn)行Turbo編碼，得到系統(tǒng)位、第一校驗(yàn)位和第二校驗(yàn)位 三路數(shù)據(jù)，并對該三路數(shù)據(jù)分別進(jìn)行子塊交織；
處理模塊，用于讀取所述編碼交織模塊得到的子塊交織后的三路數(shù)據(jù)，將所述三路數(shù)據(jù) 中的系統(tǒng)位數(shù)據(jù)按順序緩存在第一緩存器，將所述三路數(shù)據(jù)中的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn) 位數(shù)據(jù)交叉后緩存在第二緩存器；
讀取模塊，用于輪詢從兩個緩存器中讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要 的長度。
本發(fā)明實(shí)施例通過將子塊交織后的數(shù)據(jù)緩存進(jìn)兩個緩存器，然后輪詢從兩個緩存器中讀 取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要的長度，這樣在不用提升系統(tǒng)頻率的情況下 就能夠提高速率匹配的處理速度，減少了系統(tǒng)延時。


圖1是現(xiàn)有技術(shù)提供的速率匹配示意圖2是本發(fā)明實(shí)施例提供的一種速率匹配方法流程示意圖3是本發(fā)明實(shí)施例提供的Turbo編碼器的結(jié)構(gòu)示意圖4是本發(fā)明實(shí)施例提供的一種速率匹配方法流程示意圖5是本發(fā)明實(shí)施例提供的輪詢讀取數(shù)據(jù)示意圖6是本發(fā)明實(shí)施例提供的一種速率匹配裝置結(jié)構(gòu)示意圖7是本發(fā)明實(shí)施例提供的一種速率匹配裝置結(jié)構(gòu)示意圖。
具體實(shí)施例方式
為使本發(fā)明實(shí)施方式的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā)明實(shí)施 方式作進(jìn)一步地詳細(xì)描述。
參見圖2，本發(fā)明實(shí)施例提出來了一種速率匹配方法，可以應(yīng)用在LTE系統(tǒng)的基帶處理 中，比如應(yīng)用在UE (UserEquipment,用戶設(shè)備)或基站的基帶處理中，以加快基帶處理速 度，減少系統(tǒng)的延時。
該方法包括步驟101:比特流經(jīng)過Tubo編碼，得到系統(tǒng)位、第一校驗(yàn)位和第二校驗(yàn)位三路數(shù)據(jù)，將 該三路數(shù)據(jù)分別進(jìn)行子塊交織；
參見圖3，為Turbo編碼器的典型結(jié)構(gòu)原始信息序列直接輸出得到系統(tǒng)位；原始信息 序列經(jīng)過分量編碼器1，得到第一校驗(yàn)位；原始信息序列首先經(jīng)過一個交織器，再輸入到分 量編碼器2，輸出得到第二校驗(yàn)位。
步驟102:讀取子塊交織后的三路數(shù)據(jù)，將該三路數(shù)據(jù)中的系統(tǒng)位數(shù)據(jù)按順序緩存在第 一緩存器，將該三路數(shù)據(jù)中的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)交叉后緩存在第二緩存器；
步驟103:輪詢從兩個緩存器中讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要的長度。
本發(fā)明實(shí)施例中，通過將子塊交織后的數(shù)據(jù)緩存進(jìn)兩個緩存器，然后輪詢從兩個緩存器 中讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要的長度，這樣在不用提升系統(tǒng)頻率的情 況下就能夠提高速率匹配的處理速度，減少了系統(tǒng)延時。
參見圖4，本發(fā)明實(shí)施例提供了一種速率匹配方法，該方法包括
步驟201:比特流經(jīng)過Tubo編碼，得到系統(tǒng)位、第一校驗(yàn)位和第二校驗(yàn)位三路數(shù)據(jù)，將 該三路數(shù)據(jù)分別進(jìn)行子塊交織，并對子塊交織后的數(shù)據(jù)添加有效數(shù)據(jù)指示位；
步驟202:讀取子塊交織后的系統(tǒng)位數(shù)據(jù)，根據(jù)有效數(shù)據(jù)指示位判斷當(dāng)前讀取的系統(tǒng)位 數(shù)據(jù)是否有效，如果有效，執(zhí)行步驟203;否則執(zhí)行步驟204;
LTE協(xié)議規(guī)定，進(jìn)行Turbo編碼的數(shù)據(jù)長度必須為特定的188種數(shù)據(jù)長度，當(dāng)高層下發(fā) 的數(shù)據(jù)長度不滿足特定的188種長度時，可以利用填充比特進(jìn)行填充，以滿足特定的188種 長度。在進(jìn)行子塊交織時，協(xié)議規(guī)定交織的列數(shù)為32，當(dāng)數(shù)據(jù)長度不是32的整數(shù)倍時，需 要填充啞元，使得參與交織的數(shù)據(jù)長度為32的整數(shù)倍。這些填充比特和啞元可以理解為無效 數(shù)據(jù)。另外，每個比特數(shù)據(jù)均有一個有效數(shù)據(jù)指示位，因此可以根據(jù)有效數(shù)據(jù)指示位判斷該 比特位數(shù)據(jù)是否有效。
現(xiàn)有技術(shù)中將有效數(shù)據(jù)指示也緩存進(jìn)緩存器中，也就是緩存了 50%的無用數(shù)據(jù)。當(dāng)編碼 鏈路數(shù)目增加，緩存的這些50%的無用數(shù)據(jù)對RAM (random access memory,隨機(jī)存儲器) 資源的影響將會非常顯著，而本發(fā)明實(shí)施例不將有效數(shù)據(jù)指示位進(jìn)行緩存，減少了系統(tǒng)隨機(jī) 存儲器的開銷，降低了成本。
步驟203:將該當(dāng)前讀取的系統(tǒng)位數(shù)據(jù)按順序緩存在第一緩存器；
步驟204:將當(dāng)前讀取的系統(tǒng)位數(shù)據(jù)丟棄；
步驟205:讀取子塊交織后的第一校驗(yàn)位和第二校驗(yàn)位，根據(jù)有效數(shù)據(jù)指示位判斷當(dāng)前
7讀取的第一校驗(yàn)位和第二校驗(yàn)位是否有效；
如果均有效，執(zhí)行步驟206;如果當(dāng)前讀取的只有一位校驗(yàn)位有效，另一位校驗(yàn)位無效， 則執(zhí)行步驟207;
另外，如果均無效，則可以重新執(zhí)行步驟205，進(jìn)行下一次讀取；
步驟206:將當(dāng)前讀取的第一校驗(yàn)位和第二校驗(yàn)位交叉后緩存在第二緩存器；
例如，第一校驗(yàn)位為A，第二校驗(yàn)位為B，交叉后為A， B， A， B……
步驟207:將當(dāng)前讀取的有效校驗(yàn)位數(shù)據(jù)寄存，將當(dāng)前讀取時段作為第N時鐘周期，將
第N時鐘周期寄存的有效校驗(yàn)位數(shù)據(jù)和第N+1時鐘周期讀取的有效校驗(yàn)位數(shù)據(jù)按順序緩存在
第二緩存器；
如果第N+1時鐘周期讀取的第一校驗(yàn)位和第二校驗(yàn)位均無效，則繼續(xù)讀取下一時鐘周期 即第N+2時鐘周期的第一校驗(yàn)位和第二校驗(yàn)位。
步驟208:判斷速率匹配的起始位置是否大于第一緩存器中系統(tǒng)位的個數(shù)，如果是，執(zhí) 行步驟209;否則，執(zhí)行步驟210;
速率匹配的起始位置為速率匹配時開始讀取數(shù)據(jù)的位置。
如果將無效數(shù)據(jù)緩存進(jìn)相應(yīng)的緩存器，在這種情況下，速率匹配的起始位置為LTE協(xié) 議規(guī)定的速率匹配的起始位置；
也可以不將無效數(shù)據(jù)緩存在緩存器中，在這種情況下，速率匹配的起始位置為LTE協(xié) 議規(guī)定的速率匹配的起始位置減去無效數(shù)據(jù)的個數(shù)，例如，設(shè)LTE協(xié)議給出的速率匹配的起 始位置為A:。，無效數(shù)據(jù)的個數(shù)為n，則不將無效數(shù)據(jù)緩存在緩存器中時，速率匹配的起始位
二 - Wo
步驟209:從第二緩存器開始輪詢讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要的
長度；
步驟210:從第一緩存器開始輪詢讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要的 長度。
參見圖5,速率匹配的起始位置為yt。，輪詢從兩個緩存器中讀取數(shù)據(jù)，如果速率匹配的 起始位置&大于第一緩存器中系統(tǒng)位的個數(shù)，則首先從第二緩存器開始讀取數(shù)據(jù)，輪詢的順
序?yàn)榈诙彺嫫?、第一緩存器、第二緩存器、第一緩存器……，直到輸出的?shù)據(jù)長度為E;
如果速率匹配的起始位置小于第一緩存器中系統(tǒng)位的個數(shù)，則首先從第一緩存器開始讀 取數(shù)據(jù)，輪詢的順序?yàn)榈谝痪彺嫫鳌⒌诙彺嫫?、第一緩存器、第二緩存器……，直到輸?br> 的數(shù)據(jù)長度為E。其中，步驟202和步驟205沒有嚴(yán)格的順序關(guān)系，可以先后執(zhí)行，也可以同時執(zhí)行。
其中，步驟207中，將第N時鐘周期寄存的有效校驗(yàn)位數(shù)據(jù)和第N+1時鐘周期讀取的有 效校驗(yàn)位數(shù)據(jù)按順序緩存在第二緩存器，具體可以包括
如果第N+1時鐘周期讀取的子塊交織后的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)中，只有一 位校驗(yàn)位數(shù)據(jù)有效，則將第N時鐘周期寄存的有效校驗(yàn)位數(shù)據(jù)和第N+1時鐘周期讀取的有效 校驗(yàn)位數(shù)據(jù)按順序緩存在第二緩存器；
如果第N+1時鐘周期讀取的子塊交織后的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)均有效，則 將第N+1時鐘周期讀取的第一校驗(yàn)位數(shù)據(jù)，和第N時鐘周期寄存的校驗(yàn)位數(shù)據(jù)按順序緩存在 第二緩存器，將第N+1時鐘周期讀取的第二校驗(yàn)位數(shù)據(jù)寄存。
例如，如果第N時鐘周期讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)中，只有第一校驗(yàn)位 數(shù)據(jù)有效，則將第一校驗(yàn)位數(shù)據(jù)寄存，等待第N+1時鐘周期再讀取數(shù)據(jù)。之后，如果第N+1 時鐘周期讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)中，只有第二校驗(yàn)位數(shù)據(jù)有效，則將第N 時鐘周期寄存的第一校驗(yàn)位和第N+1時鐘周期讀取的第二校驗(yàn)位數(shù)據(jù)按順序緩存在第二緩存 器；如果第N+1時鐘讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)中，只有第一校驗(yàn)位數(shù)據(jù)有效， 則將第N時鐘周期寄存的第一校驗(yàn)位和第N+1時鐘周期讀取的第一校驗(yàn)位數(shù)據(jù)按順序緩存在 第二緩存器；如果第N+1時鐘周期讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)均有效，則將第 N時鐘周期寄存的第一校驗(yàn)位和第N+l時鐘周期讀取的第一校驗(yàn)位數(shù)據(jù)按順序緩存在第二緩 存器，將第N+1時鐘周期讀取的第二校驗(yàn)位數(shù)據(jù)寄存。
再例如，如果第N時鐘周期讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)中，只有第二校驗(yàn) 位數(shù)據(jù)有效，則將第二校驗(yàn)位數(shù)據(jù)寄存，等待第N+1時鐘周期再讀取數(shù)據(jù)；如果第N+1時鐘 周期讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)中，只有第二校驗(yàn)位數(shù)據(jù)有效，則將第N時鐘 周期寄存的第二校驗(yàn)位和第N+l時鐘周期讀取的第二校驗(yàn)位數(shù)據(jù)按順序緩存在第二緩存器； 如果第N+1時鐘讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)中，只有第一校驗(yàn)位數(shù)據(jù)有效，則 將第N時鐘周期寄存的第二校驗(yàn)位和第N+1時鐘周期讀取的第一校驗(yàn)位數(shù)據(jù)按順序緩存在第 二緩存器；如果第N+1時鐘周期讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)均有效，則將第N 時鐘周期寄存的第二校驗(yàn)位和第N+1時鐘周期讀取的第一校驗(yàn)位數(shù)據(jù)按順序緩存在第二緩存 器，將第N+1時鐘周期讀取的第二校驗(yàn)位數(shù)據(jù)寄存。
本發(fā)明實(shí)施例中，通過將子塊交織后的數(shù)據(jù)緩存進(jìn)兩個緩存器，將系統(tǒng)位數(shù)據(jù)按順序緩 存進(jìn)第一緩存器，同時將第一校驗(yàn)位和第二校驗(yàn)位數(shù)據(jù)交叉后組合成2比特數(shù)據(jù)緩存進(jìn)第二 緩存器，然后輪詢從兩個緩存器中讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要的長度，
9這樣在一個時鐘周期內(nèi)可以視為同時處理3比特數(shù)據(jù)，在不需要提升系統(tǒng)頻率的情況下，提 高了速率匹配的處理速度，使速率匹配的處理速度和編碼保持一致的處理速度，減少了系統(tǒng) 延時；而且本發(fā)明實(shí)施例可以不將數(shù)據(jù)有效指示位、填充比特或啞元緩存進(jìn)緩存器，所以緩 存資源(比如RAM資源)得以節(jié)省，相應(yīng)的，也節(jié)省了硬件成本。
參見圖6，本發(fā)明實(shí)施例提出來了一種速率匹配裝置，可以應(yīng)用在LTE系統(tǒng)的基帶處理 中，比如應(yīng)用在UE或基站的基帶處理中，以加快基帶處理速度，減少系統(tǒng)的延時。該裝置 包括編碼交織模塊201，處理模塊202，第一緩存器203，第二緩存器204和讀取模塊205;
編碼交織模塊201，用于對比特流進(jìn)行Turbo編碼，得到系統(tǒng)位、第一校驗(yàn)位和第二校 驗(yàn)位三路數(shù)據(jù)，并對該三路數(shù)據(jù)分別進(jìn)行子塊交織；
處理模塊202，用于讀取編碼交織模塊201得到的子塊交織后的三路數(shù)據(jù)，將該三路數(shù) 據(jù)中的系統(tǒng)位數(shù)據(jù)按順序緩存在第一緩存器203;將該三路數(shù)據(jù)中的第一校驗(yàn)位數(shù)據(jù)和第二 校驗(yàn)位數(shù)據(jù)交叉后緩存在第二緩存器204;
讀取模塊205，用于輪詢從第一緩存器203和第二緩存器204中讀取數(shù)據(jù)，直到輸出的 數(shù)據(jù)長度滿足速率匹配需要的長度。
其中，處理模塊202包括第一判斷單元和第一緩存單元；
第一判斷單元，用于根據(jù)有效數(shù)據(jù)指示位判斷當(dāng)前讀取的系統(tǒng)位數(shù)據(jù)是否有效；
第一緩存單元，用于當(dāng)?shù)谝慌袛鄦卧袛喈?dāng)前讀取的系統(tǒng)位數(shù)據(jù)有效時，將當(dāng)前讀取的 系統(tǒng)位數(shù)據(jù)按順序緩存在第一緩存器。
LTE協(xié)議規(guī)定，進(jìn)行Turbo編碼的數(shù)據(jù)長度必須為特定的188種數(shù)據(jù)長度，當(dāng)高層下發(fā) 的數(shù)據(jù)長度不滿足特定的188種長度時，可以利用填充比特進(jìn)行填充，以滿足特定的188種 長度。在進(jìn)行子塊交織時，協(xié)議規(guī)定交織的列數(shù)為32，當(dāng)數(shù)據(jù)長度不是32的整數(shù)倍時，需 要填充啞元，使得參與交織的數(shù)據(jù)長度為32的整數(shù)倍。這些填充比特和啞元全部都是無效數(shù) 據(jù)。每個比特數(shù)據(jù)均有一個有效數(shù)據(jù)指示位，因此可以根據(jù)有效數(shù)據(jù)指示位判斷該比特位數(shù) 據(jù)是否有效。
現(xiàn)有技術(shù)中將有效數(shù)據(jù)指示也緩存進(jìn)緩存器中，也就是緩存了 50%的無用數(shù)據(jù)。當(dāng)編碼 鏈路數(shù)目增加，緩存的這些50M的無用數(shù)據(jù)對RAM資源的影響將會非常顯著，而本發(fā)明不將 有效數(shù)據(jù)指示位進(jìn)行緩存，減少了系統(tǒng)隨機(jī)存儲器的開銷，降低了成本。
其中，處理模塊202，還用于如果根據(jù)有效數(shù)據(jù)指示位判斷當(dāng)前讀取的系統(tǒng)位數(shù)據(jù)無效， 將該當(dāng)前讀取的系統(tǒng)位數(shù)據(jù)丟棄。
10其中，處理模塊202，包括第二判斷單元，第二緩存單元和第三緩存單元； 第二判斷單元，用于根據(jù)有效數(shù)據(jù)指示位判斷當(dāng)前讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位
數(shù)據(jù)是否有效。如果均無效，則繼續(xù)執(zhí)行校驗(yàn)位數(shù)據(jù)是否有效的判斷；
第二緩存單元，用于當(dāng)?shù)诙袛鄦卧袛喈?dāng)前讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)
均有效時，將當(dāng)前讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)交叉后緩存在第二緩存器；
第三緩存單元，用于當(dāng)?shù)诙袛鄦卧袛喈?dāng)前讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)
中只有一位校驗(yàn)位數(shù)據(jù)有效時，將第N時鐘周期讀取的有效的校驗(yàn)位數(shù)據(jù)寄存，將第N時鐘
周期寄存的有效校驗(yàn)位數(shù)據(jù)和第N+1時鐘周期讀取的有效校驗(yàn)位數(shù)據(jù)按順序緩存在第二緩存
器；將當(dāng)前讀取數(shù)據(jù)的時段作為第N時鐘周期。 其中，第三緩存單元，具體用于，
如果第N+1時鐘周期讀取的子塊交織后的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)中，只有一 位校驗(yàn)位數(shù)據(jù)有效，則將第N時鐘周期寄存的有效校驗(yàn)位數(shù)據(jù)和第N+l時鐘周期讀取的有效 校驗(yàn)位數(shù)據(jù)一起緩存在第二緩存器；
如果第N+1時鐘周期讀取的子塊交織后的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)均有效，則 將第N+l時鐘周期讀取的第一校驗(yàn)位數(shù)據(jù)，和第N時鐘周期寄存的校驗(yàn)位數(shù)據(jù)按順序緩存在 第二緩存器，將第N+1時鐘周期讀取的第二校驗(yàn)位數(shù)據(jù)寄存。
其中，讀取模塊206，包括第三判斷單元和讀取單元；
第三判斷單元，用于判斷速率匹配的起始位置是否小于第一緩存器203中系統(tǒng)位的個數(shù)； 其中，速率匹配的起始位置為速率匹配時開始讀取數(shù)據(jù)的位置。如果將無效數(shù)據(jù)緩存進(jìn) 相應(yīng)的緩存器，在這種情況下，速率匹配的起始位置為LTE協(xié)議規(guī)定的速率匹配的起始位 置；也可以不將無效數(shù)據(jù)緩存在緩存器中，在這種情況下，速率匹配的起始位置為LTE協(xié) 議規(guī)定的速率匹配的起始位置減去無效數(shù)據(jù)的個數(shù)，例如，設(shè)LTE協(xié)議給出的速率匹配的起 始位置為A:。，無效數(shù)據(jù)的個數(shù)為n，則不將無效數(shù)據(jù)緩存在緩存器中時，速率匹配的起始位
冒_ A。 = A。 一 "o
讀取單元，用于當(dāng)?shù)谌袛鄦卧袛嗨俾势ヅ涞钠鹗嘉恢眯∮诘谝痪彺嫫髦邢到y(tǒng)位的個
數(shù)時，從第一緩存器203開始輪詢讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要的長度； 當(dāng)?shù)谌袛鄦卧袛嗨俾势ヅ涞钠鹗嘉恢么笥诘谝痪彺嫫髦邢到y(tǒng)位的個數(shù)時，從第二緩存器 204開始讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要的長度。
參見圖5，速率匹配的起始位置為&，輪詢從兩個緩存器中讀取數(shù)據(jù)，如果速率匹配的 起始位置&小于第一緩存器中系統(tǒng)位的個數(shù)，則首先從第一緩存器開始讀取數(shù)據(jù)，輪詢的順序?yàn)榈谝痪彺嫫?、第二緩存器、第一緩存器、第二緩存器……，直到輸出的?shù)據(jù)長度為E;
如果速率匹配的起始位置&大于第一緩存器中系統(tǒng)位的個數(shù)，則首先從第二緩存器開始 讀取數(shù)據(jù)，輪詢的順序?yàn)榈诙彺嫫?、第一緩存器、第二緩存器、第一緩存器……，直到?出的數(shù)據(jù)長度為E。
為和現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例提供的速率匹配裝置也可以參見圖7，現(xiàn)有技術(shù)的圖1 中，將經(jīng)過子塊交織后的系統(tǒng)位、第一校驗(yàn)位和第二校驗(yàn)位均緩存在一個緩存器中，而圖7
中，將經(jīng)過子塊交織后的系統(tǒng)位緩存在第一緩存器中，將經(jīng)過子塊交織后的第一校驗(yàn)位和第 二校驗(yàn)位交叉后緩存在第二緩存器中。
本發(fā)明實(shí)施例中，通過將子塊交織后的數(shù)據(jù)緩存進(jìn)兩個緩存器，將系統(tǒng)位數(shù)據(jù)按順序緩
存進(jìn)第一緩存器，同時將第一校驗(yàn)位和第二校驗(yàn)位數(shù)據(jù)交叉后組合成2比特數(shù)據(jù)緩存進(jìn)第二
緩存器，然后輪詢從兩個緩存器中讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要的長度，
這樣在一個時鐘周期內(nèi)可以視為同時處理3比特數(shù)據(jù)，在不需要提升系統(tǒng)頻率的情況下，提 高了速率匹配的處理速度，使速率匹配的處理速度和編碼保持一致的處理速度，減少了系統(tǒng) 延時；而且本發(fā)明實(shí)施例可以不將數(shù)據(jù)有效指示位、填充比特或啞元緩存進(jìn)緩存器，所以緩 存資源(比如RAM資源)得以節(jié)省，相應(yīng)的，也節(jié)省了硬件成本。
本發(fā)明實(shí)施例可以利用軟件或硬件實(shí)現(xiàn)，相應(yīng)的軟件程序可以存儲在可讀取的存儲介質(zhì) 中，例如，計算機(jī)的硬盤、緩存或光盤中。
以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之 內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
1權(quán)利要求
1. 一種速率匹配方法，其特征在于，所述方法包括比特流經(jīng)過Turbo編碼，得到系統(tǒng)位、第一校驗(yàn)位和第二校驗(yàn)位三路數(shù)據(jù)，將所述三路數(shù)據(jù)分別進(jìn)行子塊交織；讀取所述子塊交織后的三路數(shù)據(jù)，將所述三路數(shù)據(jù)中的系統(tǒng)位數(shù)據(jù)按順序緩存在第一緩存器，將所述三路數(shù)據(jù)中的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)交叉后緩存在第二緩存器；輪詢從所述第一緩存器和第二緩存器中讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要的長度。
2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，將所述三路數(shù)據(jù)中的系統(tǒng)位數(shù)據(jù)按順序緩 存在第一緩存器，具體包括根據(jù)有效數(shù)據(jù)指示位判斷當(dāng)前讀取的系統(tǒng)位數(shù)據(jù)是否有效，如果有效，將所述當(dāng)前讀取 的系統(tǒng)位數(shù)據(jù)按順序緩存在第一緩存器。
3. 根據(jù)權(quán)利要求1所述的方法，其特征在于，將所述三路數(shù)據(jù)中的第一校驗(yàn)位數(shù)據(jù)和第 二校驗(yàn)位數(shù)據(jù)交叉后緩存在第二緩存器，具體包括根據(jù)有效數(shù)據(jù)指示位判斷當(dāng)前讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)是否有效； 如果均有效，則將當(dāng)前讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)交叉后緩存在第二緩存器；如果當(dāng)前讀取的只有一位校驗(yàn)位數(shù)據(jù)有效，另一校驗(yàn)位數(shù)據(jù)無效，則將當(dāng)前讀取的有效 校驗(yàn)位數(shù)據(jù)寄存，將當(dāng)前讀取時段作為第N時鐘周期，之后將第N時鐘周期寄存的有效校驗(yàn) 位數(shù)據(jù)和第N+l時鐘周期讀取的有效校驗(yàn)位數(shù)據(jù)按順序緩存在第二緩存器。
4. 根據(jù)權(quán)利要求3所述的方法，其特征在于，所述將第N時鐘周期寄存的有效校驗(yàn)位 數(shù)據(jù)和第N+1時鐘周期讀取的有效校驗(yàn)位數(shù)據(jù)按順序緩存在第二緩存器，具體包括如果第N+1時鐘周期讀取的子塊交織后的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)中，只有一 位校驗(yàn)位數(shù)據(jù)有效，則將第N時鐘周期寄存的有效校驗(yàn)位數(shù)據(jù)和第N+l時鐘周期讀取的有效 校驗(yàn)位數(shù)據(jù)按順序緩存在第二緩存器；如果第N+1時鐘周期讀取的子塊交織后的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)均有效，則將第N+l時鐘周期讀取的第一校驗(yàn)位數(shù)據(jù)，和第N時鐘周期寄存的校驗(yàn)位數(shù)據(jù)按順序緩存在 第二緩存器，將第N+1時鐘周期讀取第二校驗(yàn)位數(shù)據(jù)寄存。
5. 根據(jù)權(quán)利要求1至4任一項(xiàng)所述的方法，其特征在于，所述輪詢從所述第一緩存器和第二緩存器中讀取數(shù)據(jù)，具體包括根據(jù)速率匹配的起始位置和速率匹配需要的長度，輪詢從所述第一緩存器和第二緩存器 中讀取數(shù)據(jù)。
6. 根據(jù)權(quán)利要求5所述的方法，其特征在于，所述根據(jù)速率匹配的起始位置和速率匹配需要的長度，輪詢從所述第一緩存器和第二緩存器中讀取數(shù)據(jù)，具體包括判斷所述速率匹配的起始位置是否大于第一緩存器中系統(tǒng)位的個數(shù)，如果是，從第二緩存器開始輪詢讀取數(shù)據(jù)；否則，從第一緩存器開始輪詢讀取數(shù)據(jù)。
7. 根據(jù)權(quán)利要求6所述的方法，其特征在于，所述速率匹配的起始位置為協(xié)議規(guī)定的速 率匹配的起始位置減去無效數(shù)據(jù)的個數(shù)。
8. —種速率匹配裝置，其特征在于，所述裝置包括編碼交織模塊，用于對比特流進(jìn)行Turbo編碼，得到系統(tǒng)位、第一校驗(yàn)位和第二校驗(yàn)位 三路數(shù)據(jù)，并對該三路數(shù)據(jù)分別進(jìn)行子塊交織；處理模塊，用于讀取所述編碼交織模塊得到的子塊交織后的三路數(shù)據(jù)，將所述三路數(shù)據(jù) 中的系統(tǒng)位數(shù)據(jù)按順序緩存在第一緩存器，將所述三路數(shù)據(jù)中的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn) 位數(shù)據(jù)交叉后緩存在第二緩存器；讀取模塊，用于輪詢從兩個緩存器中讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要 的長度。
9. 根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述處理模塊包括第一判斷單元和第一 緩存單元；所述第一判斷單元，用于根據(jù)有效數(shù)據(jù)指示位判斷當(dāng)前讀取的系統(tǒng)位數(shù)據(jù)是否有效； 所述第一緩存單元，用于當(dāng)所述第一判斷單元判斷當(dāng)前讀取的系統(tǒng)位數(shù)據(jù)有效時，將所 述當(dāng)前讀取的系統(tǒng)位數(shù)據(jù)按順序緩存在第一緩存器。
10. 根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述處理模塊包括第二判斷單元，用于根據(jù)有效數(shù)據(jù)指示位判斷當(dāng)前讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位 數(shù)據(jù)是否有效；第二緩存單元，用于當(dāng)所述第二判斷單元判斷當(dāng)前讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位 數(shù)據(jù)均有效時，將當(dāng)前讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)交叉后緩存在第二緩存器；第三緩存單元，用于當(dāng)所述第二判斷單元判斷當(dāng)前讀取的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位 數(shù)據(jù)中只有一位校驗(yàn)位數(shù)據(jù)有效時，將第N時鐘周期讀取的有效的校驗(yàn)位數(shù)據(jù)寄存，將第N 時鐘周期寄存的有效校驗(yàn)位數(shù)據(jù)和第N+l時鐘周期讀取的有效校驗(yàn)位數(shù)據(jù)按順序緩存在第二 緩存器。
11. 根據(jù)權(quán)利要求10所述的裝置，其特征在于，所述第三緩存單元，具體用于， 如果第N+1時鐘周期讀取的子塊交織后的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)中，只有一位校驗(yàn)位數(shù)據(jù)有效，則將第N時鐘周期寄存的有效校驗(yàn)位數(shù)據(jù)和第N+1時鐘周期讀取的有效 校驗(yàn)位數(shù)據(jù)一起緩存在第二緩存器；如果第N+1時鐘周期讀取的子塊交織后的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)均有效，則 將第N+l時鐘周期讀取的第一校驗(yàn)位數(shù)據(jù)，和第N時鐘周期寄存的校驗(yàn)位數(shù)據(jù)按順序緩存在 第二緩存器，將第N+1時鐘周期讀取第二校驗(yàn)位數(shù)據(jù)寄存。
12. 根據(jù)權(quán)利要求8至11任一項(xiàng)所述的裝置，其特征在于，所述讀取模塊包括 第三判斷單元，用于判斷速率匹配的起始位置和速率匹配需要的長度是否小于第一緩存器中系統(tǒng)位的個數(shù)；讀取單元，用于當(dāng)所述第三判斷單元判斷所述速率匹配的起始位置小于第一緩存器中系 統(tǒng)位的個數(shù)時，從第一緩存器開始輪詢讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要的 長度；當(dāng)所述第三判斷單元判斷所述速率匹配的起始位置大于第一緩存器中系統(tǒng)位的個數(shù)時， 從第二緩存器開始輪詢讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要的長度。
13. 根據(jù)權(quán)利要求12所述的裝置，其特征在于，所述速率匹配的起始位置為協(xié)議規(guī)定的 速率匹配的起始位置減去無效數(shù)據(jù)的個數(shù)。
全文摘要
本發(fā)明實(shí)施例公開了一種速率匹配方法及裝置，屬于無線通信領(lǐng)域。所述方法包括比特流經(jīng)過Turbo編碼，得到系統(tǒng)位、第一校驗(yàn)位和第二校驗(yàn)位三路數(shù)據(jù)，將所述三路數(shù)據(jù)分別進(jìn)行子塊交織；讀取所述子塊交織后的三路數(shù)據(jù)，將所述三路數(shù)據(jù)中的系統(tǒng)位數(shù)據(jù)按順序緩存在第一緩存器，將所述三路數(shù)據(jù)中的第一校驗(yàn)位數(shù)據(jù)和第二校驗(yàn)位數(shù)據(jù)交叉后緩存在第二緩存器；輪詢從所述第一緩存器和第二緩存器中讀取數(shù)據(jù)，直到輸出的數(shù)據(jù)長度滿足速率匹配需要的長度。所述裝置包括編碼交織模塊，處理模塊，第一緩存器，第二緩存器和讀取模塊。本發(fā)明實(shí)施例提供的技術(shù)方案提高了速率匹配的速度，減少了系統(tǒng)延時。
文檔編號H04L1/00GK101510819SQ200910133738
公開日2009年8月19日 申請日期2009年4月8日 優(yōu)先權(quán)日2009年4月8日
發(fā)明者君 應(yīng) 申請人:華為技術(shù)有限公司