專利名稱：一種高速并行8psk時鐘恢復(fù)系統(tǒng)及恢復(fù)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字通信領(lǐng)域，具體屬于高速數(shù)字解調(diào)器領(lǐng)域，是指一種解調(diào)8PSK信號的并行實現(xiàn)時鐘同步的方法。
背景技術(shù)：
隨著通信容量日益增加，遙感衛(wèi)星系統(tǒng)射頻頻譜變得越來越擁擠，數(shù)據(jù)速率不斷增長，所需帶寬越來越寬，使得信道間的相互干擾相當(dāng)突出。在這種情況下，TCM 8PSK調(diào)制"^支術(shù)是近年發(fā)^^來的一種解決通信系統(tǒng)有效性與可靠性的方案。它可以在不增加信號帶寬、不降低有效信息傳輸速率情況下，獲得明顯的編碼增益。適合于在帶寬受限的信道中進行信息傳輸。
近年來數(shù)字器件的快速發(fā)展，使得高碼速率全數(shù)字解調(diào)器的實現(xiàn)成為可能。高速數(shù)字接收機應(yīng)用于高速無線數(shù)據(jù)傳輸系統(tǒng)中，特別是衛(wèi)星通信中。衛(wèi)星通信，具有覆蓋地域廣、通信距離遠、通信容量大、傳輸質(zhì)量好等特點，是現(xiàn)代信息社會的一種重要通信手段，發(fā)揮著越來越重要的作用。高速數(shù)字接收機依靠數(shù)字信號處理算法來實現(xiàn)同步解調(diào)，對解調(diào)器并行處理結(jié)構(gòu)的研究是打破由于數(shù)字器件工作頻率產(chǎn)生的速率瓶頸，從而實現(xiàn)高速解調(diào)接收的必要手段。
高速全數(shù)字接收機是遙感衛(wèi)星通信系統(tǒng)中的一個關(guān)鍵部分。因為衛(wèi)星發(fā)往地球的圖像質(zhì)量越來越高，數(shù)據(jù)量也越來越大，為了能夠?qū)崟r、可靠的將載荷數(shù)據(jù)接收下來，高性能的解調(diào)接收機是重要的設(shè)備之一。
在數(shù)字接收系統(tǒng)中，為了正確恢復(fù)出發(fā)送端的符號信息，必須做到定時同步。定時同步恢復(fù)技術(shù)是無線通信的關(guān)鍵技術(shù)之一，對接收機的整體性能有直接影響。定時誤差的提取方法有很多，大體可以分為兩種數(shù)據(jù)輔助和非數(shù)據(jù)輔助。在高速數(shù)傳系統(tǒng)中， 一般都釆用的是非數(shù)據(jù)輔助算法，它具有快速捕獲定時誤差的優(yōu)點，而且不需要插入額外的定時信息，增加了實際傳輸數(shù)據(jù)信息速率。
由于衛(wèi)星數(shù)據(jù)傳輸速率越來越高，串行結(jié)構(gòu)的數(shù)字解調(diào)接收機系統(tǒng)已經(jīng)難
以應(yīng)付如此高的處理速度。目前雖然電子器件工藝的發(fā)展迅速，F(xiàn)PGA的最高速率不斷攀升，但是實際應(yīng)用中對于數(shù)據(jù)傳輸速度的要求是無止境的，器件速率的發(fā)展很難趕上數(shù)據(jù)傳輸速度的發(fā)展。在對于HDL程序進行時序優(yōu)化后，在一定程度上能夠提升系統(tǒng)整體運行速率，但是沒有解決根本的瓶頸問題。
為了在FPGA最高速率受限的情況下，大幅度地提升解調(diào)系統(tǒng)的運行速率，只能通過算法優(yōu)化，使得在同樣地系統(tǒng)時鐘下，解調(diào)系統(tǒng)能夠解調(diào)的碼速率得到提升，所以將串行結(jié)構(gòu)算法轉(zhuǎn)化為并行結(jié)構(gòu)算法是目前最可行的方法。因此，并行結(jié)構(gòu)成為高速數(shù)字解調(diào)系統(tǒng)的首選，即用器件規(guī)模換取處理速度。
"全數(shù)字接收機的定時同步研究，，(2009年第1期大眾科技)和"DVB-C接收機中的時鐘恢復(fù)電路設(shè)計"(2006.33計算機工程與應(yīng)用)，是針對多進制的調(diào)制信號提出的時鐘恢復(fù)電路，文章都是采用的Gardner算法進行誤差計算，時鐘抖動大，解調(diào)器性能比本文提出方案要差。
"一種改進的QAM信號時鐘誤差檢測算法"(2008年第32巻第7期電視技術(shù))，針對多電平信號時鐘環(huán)路誤差抖動大的特點，提出了改進的誤差計算公式，但沒有給出修正系數(shù)具體的范圍，而且計算只用到三個采樣點，沒有充分利用其它采樣點所攜帶的信息，求出的誤差勢必會使時鐘環(huán)路鎖定有延遲和背離鎖定點的問題。

發(fā)明內(nèi)容
本發(fā)明的技術(shù)解決問題是克服現(xiàn)有技術(shù)的不足，提供一種鎖定快，穩(wěn)定性好，恢復(fù)時鐘抖動小的高速并行8PSK時鐘恢復(fù)系統(tǒng)及恢復(fù)方法。
本發(fā)明系統(tǒng)的技術(shù)解決方案是 一種高速并行8PSK時鐘恢復(fù)系統(tǒng)，由并行時鐘誤差提取模塊、時鐘掃描模塊、時鐘鎖定指示提取模塊和電壓控制晶體振蕩器VCXO組成時鐘環(huán)路；
并行時鐘誤差提取模塊對高速并行數(shù)字接收機輸出的基帶數(shù)據(jù)進行S倍采樣率采樣，生成時鐘誤差信號^，并將生成的時鐘誤差信號^發(fā)送給電壓控制
晶體振蕩器VCXO和時鐘掃描模塊；時鐘誤差信號^的確定^^式為
<formula>formula see original document page 6</formula>
其中，iv為所述基帶數(shù)據(jù)的并行路數(shù)；"為》務(wù)正因子，取值范圍
;乂 O)為第路當(dāng)前的m時刻數(shù)據(jù)；
y,(m-魯)為第z'路之前第k個采樣點數(shù)據(jù)；
yi(m+^為第z'路之后第k個采樣點數(shù)據(jù)；<formula>formula see original document page 6</formula>
時鐘掃描模塊，對接收的時鐘誤差信號^進行截位，根據(jù)電壓控制晶體振蕩器VCXO的特性，對截位后的時鐘誤差信號進行累加，取平均，得到時鐘環(huán)路的掃描曲線；
時鐘鎖定指示提取模塊，根據(jù)時鐘掃描模塊生成的掃描曲線，確定時鐘鎖定指示門限，并將該門限發(fā)送給電壓控制晶體振蕩器VCXO;
電壓控制晶體振蕩器VCXO根據(jù)接收的時鐘誤差信號^不斷調(diào)整輸出的頻率，即不斷調(diào)整采樣的時鐘；當(dāng)時鐘鎖定指示達到所述的門限時，穩(wěn)定輸出頻率，采樣時鐘采在最大點上，實現(xiàn)時鐘恢復(fù)。
本發(fā)明方法的技術(shù)解決方案是 一種高速并行8PSK時鐘恢復(fù)方法，步驟如下
(1 )對于高速并行數(shù)字接收機輸出的基帶數(shù)據(jù)進行S倍采樣率采樣，生成時鐘-〖吳差信號^ ， ^的確定7>式為
<formula>formula see original document page 6</formula>其中，w為所述基帶數(shù)據(jù)的并行路數(shù)；〃為4務(wù)正因子，取值范圍
;
乂(附)為第z'路的當(dāng)前的m時刻數(shù)據(jù)；y,(m-^為第z'路之前第k個采樣點數(shù)據(jù)；
y,(m+4)為第z'路之后第k個采樣點數(shù)據(jù)；K=1~S-1;
(2 )對時鐘誤差信號^進行截位，根據(jù)電壓控制晶體振蕩器VCXO的特性，對截位后時鐘誤差信號進行累加，取平均，得到時鐘環(huán)路的掃描曲線；
(3)根據(jù)上述掃描曲線，確定時鐘鎖定指示的門限，若采樣時鐘鎖定指示達到所述的門限值，采樣頻率立刻穩(wěn)定在此頻率上；若偏離門限值，則重新根
據(jù)時鐘誤差信號^調(diào)整頻率；時鐘鎖定指示達到門限值時，就使采樣的時鐘采在最大點上，即實現(xiàn)了時鐘恢復(fù)。
本發(fā)明與現(xiàn)有技術(shù)相比有益效果為
(1) 本發(fā)明釆用并行的時鐘恢復(fù)方法，具體化修正系數(shù)值，利用所有釆樣點的值進行誤差提取，使用的時鐘恢復(fù)環(huán)路鎖定快，穩(wěn)定性好，恢復(fù)時鐘抖動小，從而實現(xiàn)了高碼速率的8PSK解調(diào)接收處理。
(2) 傳統(tǒng)通用的時鐘恢復(fù)算法一一Gardner算法，是針對QPSK信號推
導(dǎo)出的，計算公式如下w a"a / ,該算法只利用三個點來提取時鐘的誤差信號，應(yīng)用在多進制調(diào)制中，如8PSK調(diào)制，會引入固有噪聲，增大時鐘抖動誤差，使得解調(diào)性能下降。本發(fā)明的誤差信號公式采用整數(shù)倍S倍采樣率進行采樣，有很強的通用性，誤差計算采用了 S個采樣點進行計算，并對N路求和，不會引入固有噪聲，并且時鐘恢復(fù)抖動小，穩(wěn)定性好。
(3) 通過"值的修正，使得在多電平信號接收時消除了固有噪聲對環(huán)路穩(wěn)定性影響，時鐘恢復(fù)環(huán)路入鎖快，且采樣的時鐘抖動小。(4)通過在環(huán)路中設(shè)定鎖定門限，消除了誤鎖定和假鎖定的動作。


圖1為本發(fā)明系統(tǒng)示意圖2為Gardner算法仿真出的時鐘環(huán)鎖定過程的誤差信號的收斂曲線；圖3為本發(fā)明誤差信號收斂曲線；
圖4為本發(fā)明接收機時鐘環(huán)和載波環(huán)都鎖定時的仿真星座圖；圖5為本發(fā)明接收機時鐘環(huán)和載波環(huán)都鎖定時的仿真時域波形圖；圖6為本發(fā)明硬件實現(xiàn)時，時鐘環(huán)未鎖定時的掃描曲線；圖7為本發(fā)明硬件實現(xiàn)時，時鐘環(huán)鎖定后的指示曲線；圖8為本發(fā)明硬件實現(xiàn)時，時鐘環(huán)未鎖定時的誤差曲線；圖9為本發(fā)明硬:件實現(xiàn)時，時鐘環(huán)鎖定后誤差曲線；圖10為本發(fā)明硬件實現(xiàn)時，栽波環(huán)和時鐘環(huán)都鎖定時星座圖。
具體實施例方式
對于解調(diào)高速的8PSK信號，受限于器件內(nèi)部的處理時鐘，需采用并行時鐘恢復(fù)的方法。在系統(tǒng)的最高頻率不變的情況下，將單路數(shù)據(jù)進行N路并行處理，那么解調(diào)碼率可以提高N倍，當(dāng)然并行結(jié)構(gòu)相對于單路所需要的資源也相應(yīng)的以N倍數(shù)提升，故這實際上是一種以資源換取速度的策略。
下面通過高速并行數(shù)字接收機的系統(tǒng)框圖來介紹本發(fā)明并行時鐘恢復(fù)系統(tǒng)及方法，并行高速數(shù)字接收機應(yīng)用并行時鐘環(huán)的結(jié)構(gòu)框圖如圖1所示，射頻的8PSK調(diào)制信號用相干解調(diào)的方法進行解調(diào)接收處理。首先將高速8PSK調(diào)制信號變換到中頻上，進行中頻采樣，這里采用的是四倍于符號速率的采樣頻率，經(jīng)分路器分配形成多路信號，實現(xiàn)并行多路處理。經(jīng)過數(shù)字下變頻后的l、 Q兩路分別進入并行匹配濾波器，濾除二倍頻分量，經(jīng)旋轉(zhuǎn)變換后的基帶數(shù)據(jù)輸入給并行時鐘誤差提取模塊，并行時鐘誤差提^^莫塊對所述的基帶數(shù)據(jù)進行S倍采樣率采樣，生成時鐘誤差信號^，并將生成的時鐘誤差信號^發(fā)送給電壓控制晶體振蕩器VCXO和時鐘掃描模塊；時鐘掃描模塊，對接收的時鐘誤差信號^進行截位，根據(jù)電壓控制晶體振蕩器vcxo的特性，對截位后時鐘誤差信號
進行累加，取平均，得到時鐘環(huán)路的掃描曲線；時鐘鎖定指示提^^莫塊，根據(jù)時鐘掃描模塊生成的掃描曲線，確定時鐘鎖定指示門限，并將該門限發(fā)送給電壓控制晶體振蕩器VCXO;電壓控制晶體振蕩器VCXO根據(jù)接收的時鐘誤差信號^不斷調(diào)整頻率，若一旦時鐘鎖定指示達到了門限值，就立刻穩(wěn)定在此頻率
上；若偏離門限值，則重新根據(jù)時鐘誤差信號sr調(diào)整頻率。時鐘鎖定指示達到門限值時，就使采樣的時鐘采在最大點上，即實現(xiàn)了時鐘恢復(fù)。
為了更好的對本發(fā)明進行詳細的說明。首先，利用Matlab軟件對本發(fā)明提出的并行時鐘恢復(fù)系統(tǒng)及方法進行前期仿真，然后，根據(jù)仿真的結(jié)果進行修改后，進行硬件語言的編寫和代碼仿真、硬件調(diào)試、性能測試、算法驗證。
利用Matlab的仿真工具Simulink對高速并行8PSK調(diào)制器進行建模仿真，實現(xiàn)了上述并行時鐘恢復(fù)系統(tǒng)及方法，參數(shù)采用歸一化處理。仿真參數(shù)設(shè)定為8PSK調(diào)制信號，接收機設(shè)定為中頻1.2GHz,數(shù)據(jù)率360Mbps，中頻采樣率480MHz，經(jīng)仿真，解調(diào)功能正確。當(dāng)采樣時鐘頻偏為200KHz時，圖2為Gardner算法仿真出的時鐘環(huán)鎖定過程的誤差信號的收斂曲線，圖3為本發(fā)明提出的時鐘環(huán)鎖定過程的誤差信號的收斂曲線，可見環(huán)路的收斂速度很快。圖4、圖5為接收機時鐘環(huán)和載波環(huán)都鎖定時的星座圖及時域波形圖。比較兩張圖得出，時鐘環(huán)和載波環(huán)鎖定后輸出的時域波形為標(biāo)準的四電平信號，用本方案解調(diào)后的波形幅度一致性和波動很小。
在Matlab中進行高速并行數(shù)字接收機的建模仿真，調(diào)試出合適的修正值，測試解調(diào)性能良好后，完成了 VHDL設(shè)計和FPGA實現(xiàn)。用標(biāo)準的矢量信號源作為調(diào)試源來發(fā)送8PSK調(diào)制信號，高速并行數(shù)字接收機采用數(shù)字解調(diào)PCB板實現(xiàn)。該PCB板主要包括前端AD芯片和FPGA芯片，AD芯片采用國半公司采樣率最高3.0Gsps的高端芯片，F(xiàn)PGA芯片采用Xilinx公司的Virtex4系列中的XC4VSX55。采用標(biāo)準的矢量信號源輸出8PSK中頻信號，中頻設(shè)在1.2GHz，碼速率設(shè)為360Mbps，送給PCB板提供中頻調(diào)制信號。利用VCXO提供采樣時鐘，采樣率為480MHz。 AD芯片接收到中頻信號和采樣時鐘后，對中頻模擬調(diào)制信號進行4倍采樣輸出，送給FPGA采樣后的數(shù)字信號。
硬件電路實現(xiàn)時，其實現(xiàn)結(jié)構(gòu)與圖1所示的系統(tǒng)結(jié)構(gòu)完全一致，本發(fā)明時鐘環(huán)路包括并行時鐘誤差提取才莫塊、時鐘掃描模塊、時鐘鎖定指示提取模塊和電壓控制晶體振蕩器VCXO。所有運算釆用有符號運算模式。以四路并行為例，進行說明實現(xiàn)過程。
(一 )并行時鐘誤差提^Mt塊
對于經(jīng)過旋轉(zhuǎn)變換后輸出的基帶數(shù)據(jù)，l路并行四路，Q路并行四路，采樣
f 厶
率四倍。取第,路的當(dāng)前時刻數(shù)據(jù)乂(w)，之前第一個采樣點W"^7,之前第二
個采樣點"("74)，之前第三個采樣點W"4)，之后第一個采樣點乂 + 4)，之
2 <■ 2、
后第二個采樣點乂^ + ^，之后第三個采樣點",+ ，按照以下公式進行計算，
<formula>formula see original document page 10</formula>
其中修正因子"取值范圍0-1,根據(jù)實際調(diào)試硬件電路中，器件特性等修正因子
〃會有所不同。本例中暫取0.3，根據(jù)電路實際調(diào)試，適當(dāng)?shù)男薷?值。
(二) 時鐘掃描模塊
通過對時鐘的誤差信號^的截位，根據(jù)VCXO的特性，對時鐘誤差信號進行累加，取平均，得到時鐘環(huán)路的掃描曲線，如圖6所示。
(三) 時鐘鎖定指示提取模塊根據(jù)時鐘環(huán)路掃描的結(jié)果，通過實際的石更件電路調(diào)試，當(dāng)未達到時鐘恢復(fù)
時，鎖定指示不停變化；當(dāng)達到時鐘恢復(fù)時鎖定指示穩(wěn)定，就可以確定門限值大小。也就是，當(dāng)?shù)玫降膾呙枨€出現(xiàn)圖6所示的波形時，證明修正因子〃取值合適，此時，波形下方水平段波形指示值即為鎖定指示門限值(本例中為-67043675左右)。否則調(diào)整修正因子^，直至得到如圖6所示的曲線。
石更件電路調(diào)試時，利用Xilinx ChipScope Pro Analyzer 11軟件對FPGA器件運行中特定的信號進行觀測，圖6為時鐘環(huán)未鎖定時的掃描曲線，從圖中確定鎖定指示門限為-67043675左右；圖7為時鐘環(huán)鎖定后的指示曲線，從該曲線中可以看出，鎖定后的曲線穩(wěn)定在上述門限；圖8為時鐘環(huán)未鎖定時的誤差曲線，圖9為時鐘環(huán)鎖定后誤差曲線，從圖8、 9可得出未鎖定前時鐘環(huán)誤差曲線是震蕩的，直到出現(xiàn)平穩(wěn)曲線后時鐘環(huán)鎖定。圖10為載波環(huán)和時鐘環(huán)都鎖定時星座圖?？梢姡?jīng)過與高速8PSK調(diào)制器的聯(lián)試，驗證了本發(fā)明的正確性，實現(xiàn)了 8PSK的并行時鐘恢復(fù)，且電路"^殳計穩(wěn)定可靠。
本發(fā)明一種高速并行8PSK時鐘恢復(fù)方法，步驟如下
(1 )對于高速并行數(shù)字接收機輸出的基帶數(shù)據(jù)進行S倍采樣率采樣，生成時鐘誤差信號^ ， ^的確定公式為
<formula>formula see original document page 11</formula>
其中，AA為所述基帶數(shù)據(jù)的并行路數(shù)；〃為《奮正因子，取值范圍
;兄.O)為第z'路的當(dāng)前的m時刻數(shù)據(jù)；
y,(m-4)為第z'路之前第k個采樣點數(shù)據(jù)；
y,(m+^)為第z'路之后第k個采樣點數(shù)據(jù)；K=1~S-1;(2) 對時鐘誤差信號^進行截位，根據(jù)電壓控制晶體振蕩器VCXO的特性，對截位后時鐘誤差信號進行累加，取平均，得到時鐘環(huán)路的掃描曲線；
(3) 根據(jù)上述掃描曲線，確定時鐘鎖定指示的門限，若采樣時鐘鎖定指示達到所述的門限值，采樣頻率立刻穩(wěn)定在此頻率上；若偏離門限值，則重新根
據(jù)時鐘誤差信號^調(diào)整頻率；時鐘鎖定指示達到門限值時，就使采樣的時鐘采在最大點上，即實現(xiàn)了時鐘恢復(fù)。
總之，高速并行8PSK時鐘恢復(fù)研究與并行結(jié)構(gòu)實現(xiàn)是一項結(jié)合理論算法和實際工程項目的綜合性研究工作，具有理論價值和重要的技術(shù)與實際應(yīng)用價值，為解調(diào)接收機速率的進一步提升打下了基礎(chǔ)。
本發(fā)明未詳細說明部分屬本領(lǐng)域技術(shù)人員公知常識。
權(quán)利要求
1、一種高速并行8PSK時鐘恢復(fù)系統(tǒng)，其特征在于由并行時鐘誤差提取模塊、時鐘掃描模塊、時鐘鎖定指示提取模塊和電壓控制晶體振蕩器VCXO組成時鐘環(huán)路；并行時鐘誤差提取模塊對高速并行數(shù)字接收機輸出的基帶數(shù)據(jù)進行S倍采樣率采樣，生成時鐘誤差信號εT，并將生成的時鐘誤差信號εT發(fā)送給電壓控制晶體振蕩器VCXO和時鐘掃描模塊；時鐘誤差信號εT的確定公式為<maths id="math0001" num="0001" ><math><![CDATA[ <mrow><msub> <mi>&epsiv;</mi> <mi>T</mi></msub><mo>=</mo><munderover> <mi>&Sigma;</mi> <mrow><mi>i</mi><mo>=</mo><mn>1</mn> </mrow> <mi>N</mi></munderover><mo>[</mo><msub> <mi>y</mi> <mi>i</mi></msub><mrow> <mo>(</mo> <mi>m</mi> <mo>-</mo> <mfrac><mn>1</mn><mi>S</mi> </mfrac> <mo>)</mo></mrow><mo>+</mo><msub> <mi>y</mi> <mi>i</mi></msub><mrow> <mo>(</mo> <mi>m</mi> <mo>-</mo> <mfrac><mn>2</mn><mi>S</mi> </mfrac> <mo>)</mo></mrow><mo>+</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>+</mo><msub> <mi>y</mi> <mi>i</mi></msub><mrow> <mo>(</mo> <mi>m</mi> <mo>-</mo> <mfrac><mrow> <mi>S</mi> <mo>-</mo> <mn>1</mn></mrow><mi>S</mi> </mfrac> <mo>)</mo></mrow><mo>-</mo><msub> <mi>y</mi> <mi>i</mi></msub><mrow> <mo>(</mo> <mi>m</mi> <mo>+</mo> <mfrac><mn>1</mn><mi>S</mi> </mfrac> <mo>)</mo></mrow><mo>-</mo><msub> <mi>y</mi> <mi>i</mi></msub><mrow> <mo>(</mo> <mi>m</mi> <mo>+</mo> <mfrac><mn>2</mn><mi>S</mi> </mfrac> <mo>)</mo></mrow><mo>-</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>-</mo><msub> <mi>y</mi> <mi>i</mi></msub><mrow> <mo>(</mo> <mi>m</mi> <mo>+</mo> <mfrac><mrow> <mi>S</mi> <mo>-</mo> <mn>1</mn></mrow><mi>S</mi> </mfrac> <mo>)</mo></mrow><mo>]</mo><mo>.</mo> </mrow>]]></math></maths><maths id="math0002" num="0002" ><math><![CDATA[ <mrow><munderover> <mi>&Sigma;</mi> <mrow><mi>i</mi><mo>=</mo><mn>1</mn> </mrow> <mi>N</mi></munderover><mo>{</mo><msub> <mi>y</mi> <mi>i</mi></msub><mrow> <mo>(</mo> <mi>m</mi> <mo>)</mo></mrow><mo>-</mo><mi>&beta;</mi><mo>[</mo><msub> <mi>y</mi> <mi>i</mi></msub><mrow> <mo>(</mo> <mi>m</mi> <mo>-</mo> <mfrac><mn>1</mn><mi>S</mi> </mfrac> <mo>)</mo></mrow><mo>+</mo><msub> <mi>y</mi> <mi>i</mi></msub><mrow> <mo>(</mo> <mi>m</mi> <mo>-</mo> <mfrac><mn>2</mn><mi>S</mi> </mfrac> <mo>)</mo></mrow><mo>+</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>+</mo><msub> <mi>y</mi> <mi>i</mi></msub><mrow> <mo>(</mo> <mi>m</mi> <mo>-</mo> <mfrac><mrow> <mi>S</mi> <mo>-</mo> <mn>1</mn></mrow><mi>S</mi> </mfrac> <mo>)</mo></mrow><mo>+</mo><msub> <mi>y</mi> <mi>i</mi></msub><mrow> <mo>(</mo> <mi>m</mi> <mo>+</mo> <mfrac><mn>1</mn><mi>S</mi> </mfrac> <mo>)</mo></mrow><mo>+</mo><msub> <mi>y</mi> <mi>i</mi></msub><mrow> <mo>(</mo> <mi>m</mi> <mo>+</mo> <mfrac><mn>2</mn><mi>S</mi> </mfrac> <mo>)</mo></mrow><mo>+</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>+</mo><msub> <mi>y</mi> <mi>i</mi></msub><mrow> <mo>(</mo> <mi>m</mi> <mo>+</mo> <mfrac><mrow> <mi>S</mi> <mo>-</mo> <mn>1</mn></mrow><mi>S</mi> </mfrac> <mo>)</mo></mrow><mo>]</mo><mo>}</mo> </mrow>]]></math></maths>其中，N為所述基帶數(shù)據(jù)的并行路數(shù)；β為修正因子，取值范圍
；yi(m)為第i路當(dāng)前的m時刻數(shù)據(jù)； id="icf0003" file="A2009101803410002C3.tif" wi="16" he="10" top= "141" left = "34" img-content="drawing" img-format="tif" orientation="portrait" inline="yes"/>為第i路之前第k個采樣點數(shù)據(jù)； id="icf0004" file="A2009101803410002C4.tif" wi="17" he="10" top= "157" left = "35" img-content="drawing" img-format="tif" orientation="portrait" inline="yes"/>為第i路之后第k個采樣點數(shù)據(jù)；K＝1～S-1；時鐘掃描模塊，對接收的時鐘誤差信號εT進行截位，根據(jù)電壓控制晶體振蕩器VCXO的特性，對截位后的時鐘誤差信號進行累加，取平均，得到時鐘環(huán)路的掃描曲線；時鐘鎖定指示提取模塊，根據(jù)時鐘掃描模塊生成的掃描曲線，確定時鐘鎖定指示門限，并將該門限發(fā)送給電壓控制晶體振蕩器VCXO；電壓控制晶體振蕩器VCXO根據(jù)接收的時鐘誤差信號εT不斷調(diào)整輸出的頻率，即不斷調(diào)整采樣的時鐘；當(dāng)時鐘鎖定指示達到所述的門限時，穩(wěn)定輸出頻率，采樣時鐘采在最大點上，實現(xiàn)時鐘恢復(fù)。
2、 一種高速并行8PSK時鐘恢復(fù)方法，其特征在于步驟如下(1 )對于高速并行數(shù)字接收機輸出的基帶數(shù)據(jù)進行s倍采樣率采樣，生成時鐘誤差信號^， &的確定/>式為<formula>formula see original document page 3</formula>其中，jv為所述基帶數(shù)據(jù)的并行路數(shù)； 〃為修正因子，取值范圍
;乂(m)為第Z路的當(dāng)前的m時刻數(shù)據(jù)； y,(m-^為第/路之前第k個采樣點數(shù)據(jù)；y,(m+4)為第z'路之后第k個采樣點數(shù)據(jù)； K=1~S-1;(2) 對時鐘誤差信號^進行截位，根據(jù)電壓控制晶體振蕩器VCXO的特 性，對截位后時鐘誤差信號進行累加，取平均，得到時鐘環(huán)路的掃描曲線；(3) 4艮據(jù)上述掃描曲線，確定時鐘鎖定指示的門限，若采樣時鐘鎖定指示 達到所述的門限值，采樣頻率立刻穩(wěn)定在此頻率上；若偏離門限值，則重新才艮據(jù)時鐘誤差信號^調(diào)整頻率；時鐘鎖定指示達到門限值時，就使采樣的時鐘采 在最大點上，即實現(xiàn)了時鐘恢復(fù)。
全文摘要
一種高速并行8PSK時鐘恢復(fù)系統(tǒng)及恢復(fù)方法，由并行時鐘誤差提取模塊、時鐘掃描模塊、時鐘鎖定指示提取模塊和電壓控制晶體振蕩器VCXO組成時鐘環(huán)路；并行時鐘誤差提取模塊對高速并行數(shù)字接收機輸出的基帶數(shù)據(jù)進行S倍采樣率采樣，生成時鐘誤差信號ε_T，并將ε_T發(fā)送給VCXO和時鐘掃描模塊；時鐘掃描模塊，對接收的時鐘誤差信號ε_T進行截位，對截位后的時鐘誤差信號進行累加，取平均，得到時鐘環(huán)路的掃描曲線；時鐘鎖定指示提取模塊，根據(jù)時鐘掃描模塊生成的掃描曲線，確定時鐘鎖定指示門限，并將該門限發(fā)送給VCXO；VCXO根據(jù)接收的時鐘誤差信號ε_T不斷調(diào)整輸出的頻率，當(dāng)時鐘鎖定指示達到所述的門限時，穩(wěn)定輸出頻率，采樣時鐘采在最大點上，實現(xiàn)時鐘恢復(fù)。
文檔編號H04L7/00GK101674173SQ20091018034
公開日2010年3月17日 申請日期2009年10月26日 優(yōu)先權(quán)日2009年10月26日
發(fā)明者平一帆, 立 李, 楊光文, 楊新權(quán), 謝耀菊 申請人:西安空間無線電技術(shù)研究所