專(zhuān)利名稱(chēng)：基于fpga實(shí)現(xiàn)多路數(shù)字視頻同步處理方法
技術(shù)領(lǐng)域：
本發(fā)明是涉及多路數(shù)字視頻圖像的同步處理方法，更具體地說(shuō)是一種基于FPGA 的采用奇偶行概念實(shí)現(xiàn)多路高標(biāo)清數(shù)字視頻的同步算法。
背景技術(shù)：
在廣播電視領(lǐng)域中，經(jīng)常要對(duì)多路視頻信號(hào)進(jìn)行切換，圖像處理，疊加臺(tái)標(biāo)，字幕 等操作，而對(duì)各路信號(hào)進(jìn)行同步是實(shí)現(xiàn)上述功能的基礎(chǔ)，如果不同步的各路信號(hào)間直接進(jìn) 行切換處理，切換后的圖像會(huì)發(fā)生抖動(dòng)，閃爍，而各路信號(hào)間的色度亮度信號(hào)如果沒(méi)有同步 對(duì)齊，不可能正常進(jìn)行圖像處理，疊加臺(tái)標(biāo)，字幕等操作。 目前的視音頻處理系統(tǒng)均是將待處理的視頻信號(hào)進(jìn)行同步對(duì)齊，采取的方式是加 入專(zhuān)門(mén)的同步處理設(shè)備，這些同步處理設(shè)備是根據(jù)數(shù)字視頻的編碼特點(diǎn)即標(biāo)清信號(hào)每秒 25幀(PAL制)，30幀(NTSC制)。每幀分為奇場(chǎng)和偶場(chǎng)，把每路的數(shù)字視頻信號(hào)存入緩存， 緩存的深度在一幀左右。對(duì)于多路同步，就要加多個(gè)緩存，大量地占用料硬件資源，由于每 片緩存都要引出輸入輸出兩組數(shù)據(jù)總線(xiàn)，使PCB板的布局和走線(xiàn)都非常復(fù)雜，導(dǎo)致同步設(shè) 備的成本高昂。

發(fā)明內(nèi)容
本發(fā)明針對(duì)上述現(xiàn)狀，提供一種同步算法，旨在解決現(xiàn)有技術(shù)中存在的不足之 處； 本發(fā)明的算法如下 (1)初始化圖像信號(hào)的位置，按照?qǐng)D像信號(hào)的制式設(shè)定每秒掃描的幀數(shù)，每幀圖像 信號(hào)中包含的行數(shù)，每行圖像信號(hào)中包含的像素點(diǎn)數(shù)，并設(shè)置起始和結(jié)束標(biāo)識(shí)；
(2)將上述步驟(1)中初始化的起始標(biāo)識(shí)圖像信號(hào)與所要加入的圖像信號(hào)進(jìn)行時(shí) 鐘同步處理； (3)向FPGA中輸入1 : 1的方波信號(hào)，該方波信號(hào)是由FPGA根據(jù)輸入數(shù)字視頻的 起始位和終止位來(lái)提取行同步信號(hào)； (4)根據(jù)1 : 1的方波信號(hào)，根據(jù)上升沿或下降沿定義成奇偶行的觸發(fā)，利用奇偶 行的觸發(fā)將步驟(1)中定義的圖像信號(hào)份為奇行和偶行，并分別將奇行與偶行寫(xiě)入FPGA的 緩存區(qū)中； (5)參考信號(hào)進(jìn)行A/D轉(zhuǎn)換后，提取出同步方波信號(hào)，由同步提取芯片輸入到FPGA 中； (6)將上述步驟(5)中的輸入到FPGA中的信號(hào)與上述步驟(3)中的方波信號(hào)進(jìn)行 同步； (7)信號(hào)同步處理后，根據(jù)上述步驟(4)中自定義的奇偶行的觸發(fā)，從FPGA的緩存 區(qū)中讀取數(shù)據(jù)； (8)根據(jù)上述步驟4中設(shè)定的奇偶行組合成完整的圖像信號(hào)，向播出通道輸出信
3息。 本發(fā)明的有益效果如下 1、根據(jù)算法實(shí)現(xiàn)的要求，大大減少了系統(tǒng)資源的利用，減少了空間的使用；
2、基于FPGA的設(shè)計(jì)，實(shí)現(xiàn)起來(lái)簡(jiǎn)單可根據(jù)需要進(jìn)行更換主板；
3、本發(fā)明根據(jù)所需同步信號(hào)的不同，可分為多路進(jìn)行時(shí)時(shí)的同步化處理；并能達(dá) 到不增加系統(tǒng)硬件設(shè)備而完成圖像同步； 4、本算法的占用空間小，運(yùn)算速度快；信號(hào)同步處理功能強(qiáng)。


本發(fā)明有2幅附圖 圖1為本發(fā)明初始化設(shè)定表； 圖2為本發(fā)明的算法流程框圖；
具體實(shí)施例方式
如圖1所示的基于FPGA實(shí)現(xiàn)多路數(shù)字視頻同步處理方法，初始化定義每行點(diǎn)數(shù)及 每幀信號(hào)的像素點(diǎn)數(shù)設(shè)定； 如圖2所示的一種基于FPGA實(shí)現(xiàn)多路數(shù)字視頻同步處理方法，其特征在于包括如 下步驟 —種基于FPGA實(shí)現(xiàn)多路數(shù)字視頻同步處理方法，其特征在于包括如下步驟
(1)初始化圖像信號(hào)的位置，按照?qǐng)D像信號(hào)的制式設(shè)定每秒掃描的幀數(shù)，每幀圖像 信號(hào)中包含的行數(shù)，每行圖像信號(hào)中包含的像素點(diǎn)數(shù)，并設(shè)置起始和結(jié)束標(biāo)識(shí)；
(2)將上述步驟(1)中初始化的起始標(biāo)識(shí)圖像信號(hào)與所要加入的圖像信號(hào)進(jìn)行時(shí) 鐘同步處理； (3)向FPGA中輸入1 : 1的方波信號(hào)，該方波信號(hào)是由FPGA根據(jù)輸入數(shù)字視頻的 起始位和終止位來(lái)提取行同步信號(hào)； (4)根據(jù)1 : 1的方波信號(hào)，根據(jù)上升沿或下降沿定義成奇偶行的觸發(fā)，利用奇偶 行的觸發(fā)將步驟(1)中定義的圖像信號(hào)份為奇行和偶行，并分別將奇行與偶行寫(xiě)入FPGA的 緩存區(qū)中； (5)參考信號(hào)進(jìn)行A/D轉(zhuǎn)換后，提取出同步方波信號(hào)，由同步提取芯片輸入到FPGA 中； (6)將上述步驟(5)中的輸入到FPGA中的信號(hào)與上述步驟(3)中的方波信號(hào)進(jìn)行 同步； (7)信號(hào)同步處理后，根據(jù)上述步驟(4)中自定義的奇偶行的觸發(fā)，從FPGA的緩存 區(qū)中讀取數(shù)據(jù)； (8)根據(jù)上述步驟4中設(shè)定的奇偶行組合成完整的圖像信號(hào)，向播出通道輸出信 息。 在實(shí)際工業(yè)生產(chǎn)中，按照CCIR656中規(guī)定的數(shù)值視頻標(biāo)準(zhǔn)，PAL制每秒掃描25幀 圖像，每幀圖像有625個(gè)掃描行，每行的有效期包含720個(gè)像素點(diǎn)，即1440和采樣點(diǎn)，其中 每幀圖像中的點(diǎn)，行，幀的起始和終止標(biāo)識(shí)；
基于FPGA內(nèi)部有限的FIFO存儲(chǔ)資源，把解串后的數(shù)字視頻信號(hào)進(jìn)行行同步提取， 并且采用內(nèi)部計(jì)數(shù)的方式，產(chǎn)生奇偶行方波信號(hào) 用奇偶行方波信號(hào)作為基準(zhǔn)的觸發(fā)信號(hào)，分別對(duì)FPGA內(nèi)部的兩個(gè)對(duì)應(yīng)的FIFO緩
存進(jìn)行寫(xiě)入控制，F(xiàn)IFO的深度可通過(guò)CCIR656規(guī)范來(lái)估算 lOBITS*(1440+288) = 17280BITS ; 每路視頻信號(hào)占用的緩存17280*2 = 34560BITS *2是因?yàn)樾盘?hào)被分為奇數(shù)行和偶數(shù)行。 相對(duì)于以往的幀存方式 (1440+288)*10*625 = 10800000BITS 新的緩存方法的緩存占用只是原方式的2/625。 而普通的中等規(guī)模FPGA完全可以提供50K BITS以上的內(nèi)部緩存資源。每片F(xiàn)PGA 可以提供10路以上的數(shù)字視頻同步功能，相對(duì)于以往每路信號(hào)要單獨(dú)加入幀存相比，極大 地降低了成本。 對(duì)于奇偶行緩存中數(shù)據(jù)的讀取，同樣采用奇偶行方波信號(hào)作為基準(zhǔn)的觸發(fā)信號(hào)，
但是這里的奇偶行不是從輸入通道上解出來(lái)的，而是從參考同步中解出。 以上所述，僅為本發(fā)明較佳的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，
任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，根據(jù)本發(fā)明的技術(shù)方案及其
發(fā)明構(gòu)思加以等同替換或改變，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種基于FPGA實(shí)現(xiàn)多路數(shù)字視頻同步處理方法，其特征在于包括如下步驟(1)初始化圖像信號(hào)的位置，按照?qǐng)D像信號(hào)的制式設(shè)定每秒掃描的幀數(shù)，每幀圖像信號(hào)中包含的行數(shù)，每行圖像信號(hào)中包含的像素點(diǎn)數(shù)，并設(shè)置起始和結(jié)束標(biāo)識(shí)；(2)將上述步驟(1)中初始化的起始標(biāo)識(shí)圖像信號(hào)與所要加入的圖像信號(hào)進(jìn)行時(shí)鐘同步處理；(3)向FPGA中輸入1:1的方波信號(hào)，該方波信號(hào)是由FPGA根據(jù)輸入數(shù)字視頻的起始位和終止位來(lái)提取行同步信號(hào)；(4)根據(jù)1:1的方波信號(hào)，根據(jù)上升沿或下降沿定義成奇偶行的觸發(fā)，利用奇偶行的觸發(fā)將步驟(1)中定義的圖像信號(hào)份為奇行和偶行，并分別將奇行與偶行寫(xiě)入FPGA的緩存區(qū)中；(5)參考信號(hào)進(jìn)行A/D轉(zhuǎn)換后，提取出同步方波信號(hào)，由同步提取芯片輸入到FPGA中；(6)將上述步驟(5)中的輸入到FPGA中的信號(hào)與上述步驟(3)中的方波信號(hào)進(jìn)行同步；(7)信號(hào)同步處理后，根據(jù)上述步驟(4)中自定義的奇偶行的觸發(fā)，從FPGA的緩存區(qū)中讀取數(shù)據(jù)；(8)根據(jù)上述步驟4中設(shè)定的奇偶行組合成完整的圖像信號(hào)，向播出通道輸出信息。
全文摘要
本發(fā)明公開(kāi)了一種基于FPGA實(shí)現(xiàn)多路數(shù)字視頻同步處理方法(1)初始化圖像信號(hào)的位置，按照?qǐng)D像信號(hào)的制式設(shè)定每秒掃描的幀數(shù)，每幀圖像信號(hào)中包含的行數(shù)，每行圖像信號(hào)中包含的像素點(diǎn)數(shù)，并設(shè)置起始和結(jié)束標(biāo)識(shí)；(2)將上述步驟(1)中初始化的起始標(biāo)識(shí)圖像信號(hào)與所要加入的圖像信號(hào)進(jìn)行時(shí)鐘同步處理；(3)向FPGA中輸入1:1的方波信號(hào)，該方波信號(hào)是由FPGA根據(jù)輸入數(shù)字視頻的起始位和終止位來(lái)提取行同步信號(hào)；根據(jù)算法實(shí)現(xiàn)的要求，大大減少了系統(tǒng)資源的利用，減少了空間的使用；基于FPGA的設(shè)計(jì)，實(shí)現(xiàn)起來(lái)簡(jiǎn)單可根據(jù)需要進(jìn)行更換主板。
文檔編號(hào)H04N5/04GK101771809SQ200910187999
公開(kāi)日2010年7月7日 申請(qǐng)日期2009年10月20日 優(yōu)先權(quán)日2009年10月20日
發(fā)明者劉劍, 程鵬 申請(qǐng)人:大連捷成實(shí)業(yè)發(fā)展有限公司