專利名稱：用于實現(xiàn)可變數(shù)據(jù)個數(shù)的fft/ifft處理器的基4模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信號處理技術(shù)領(lǐng)域，特別是涉及一種用于實現(xiàn)可變數(shù)據(jù)個數(shù)的FFT/ IFFT處理器的基4模塊。
背景技術(shù)：
隨著通信技術(shù)和信號處理技術(shù)的發(fā)展，人們對多媒體的需求越來越多，要求的質(zhì) 量也越來越高，如何在現(xiàn)有的技術(shù)水平和硬件條件下實現(xiàn)合理優(yōu)化實時的多媒體通信終端 設(shè)備和產(chǎn)品一直是近年來信號處理領(lǐng)域和相關(guān)公司關(guān)注的話題。移動數(shù)字電視作為多媒體通信以及集成電路產(chǎn)業(yè)發(fā)展的重要方向，近年來在國際 上獲得飛速發(fā)展，在國內(nèi)也呈現(xiàn)出百花齊放的態(tài)勢；而作為數(shù)字電視標(biāo)準(zhǔn)中的佼佼者，CMMB 標(biāo)準(zhǔn)更是憑借2008年奧運之東風(fēng)加速了其產(chǎn)業(yè)鏈的完善和商業(yè)化進(jìn)程，其信號已覆蓋全 國大多數(shù)大中型城市，相信在不久的將來，擁有CMMB標(biāo)準(zhǔn)的數(shù)字電視將會深入到社會的每 個角落，使國民共享由科技發(fā)展所帶來的盛宴。CMMB數(shù)字電視良好的應(yīng)用前景和市場使得 不少公司和研究單位陸續(xù)投入大量人力物力對其進(jìn)行研究開發(fā)。而在信號分析處理方面有著卓越表現(xiàn)的快速傅里葉變換FFT及反快速傅里葉變 換IFFT不僅能將模擬信號轉(zhuǎn)換到頻域，而且還能把數(shù)字信號從頻域轉(zhuǎn)換到時域或從時域 轉(zhuǎn)換到頻域；這使得它在通信領(lǐng)域應(yīng)用十分廣泛。在CMMB系統(tǒng)發(fā)送端需要對信號進(jìn)行反快 速傅里葉變換IFFT，而在CMMB系統(tǒng)接收端則需要對信號進(jìn)行快速傅里葉變換FFT。FFT/IFFT系統(tǒng)中的核心運算就是基2或基4運算，基4或基2模塊的性能對整個 FFT/IFFT系統(tǒng)的性能影響巨大。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種用于實現(xiàn)可變數(shù)據(jù)個數(shù)的FFT/IFFT處理器 的基4模塊，能夠減少寄存器使用數(shù)量，提高資源利用效率，降低功耗。為解決上述技術(shù)問題，本發(fā)明的用于實現(xiàn)可變數(shù)據(jù)個數(shù)的FFT/IFFT處理器的基4 模塊包括寄存器A、寄存器B和寄存器C，三個寄存器的容量大小均為N/4，N為大于1的整 數(shù)，用于依次分別存儲不同時期的三塊數(shù)據(jù)；當(dāng)一個數(shù)據(jù)個數(shù)為N的數(shù)據(jù)塊從外部輸入時， 該數(shù)據(jù)塊被分成四塊，所述三個寄存器依次分別存儲第一塊數(shù)據(jù)，第二塊數(shù)據(jù)，第三塊數(shù) 據(jù)；第四塊數(shù)據(jù)依次輸入到基4運算單元的輸入端；在基4運算單元完成運算后，三個寄存 器依次分別存儲第二塊數(shù)據(jù)，第三塊數(shù)據(jù)，第四塊數(shù)據(jù)；基4運算單元，其輸入端輸入的數(shù)據(jù)分別來自寄存器A，寄存器B，寄存器C和外部 輸入的第四塊數(shù)據(jù)，用于進(jìn)行基4運算；當(dāng)基4運算完成之后，第一個數(shù)據(jù)直接輸出進(jìn)行乘 法運算，其他三個數(shù)據(jù)分別轉(zhuǎn)存到寄存器A，寄存器B和寄存器C ；第一 MUX選擇器，其輸入端輸入的數(shù)據(jù)來自外部輸入的第一塊數(shù)據(jù)和基4運算單 元輸出的第二塊數(shù)據(jù)，其輸出端與寄存器A連接，用于對數(shù)據(jù)流進(jìn)行選擇控制；
第二 MUX選擇器，其輸入端輸入的數(shù)據(jù)來自外部輸入的第二塊數(shù)據(jù)和基4運算單 元輸出的第三塊數(shù)據(jù)，其輸出端與寄存器B連接，用于對數(shù)據(jù)流進(jìn)行選擇控制；第三MUX選擇器，其輸入端輸入的數(shù)據(jù)來自外部輸入的第三塊數(shù)據(jù)和基4運算單 元輸出的第四塊數(shù)據(jù)，其輸出端與寄存器C連接，用于對數(shù)據(jù)流進(jìn)行選擇控制；第四MUX選擇器，其輸入端輸入的數(shù)據(jù)來自寄存器A，寄存器B，寄存器C輸出的數(shù) 據(jù)及基4運算單元輸出的數(shù)據(jù)，用于對數(shù)據(jù)流進(jìn)行選擇控制；選擇與控制模塊，用于控制整個過程的數(shù)據(jù)流向和運算過程，保證整個電路正常工作。采用本發(fā)明的基4模塊，能節(jié)省大量存儲器資源，例如在設(shè)計數(shù)據(jù)個數(shù)N = 4096 的FFT處理器時，比傳統(tǒng)設(shè)計方法節(jié)省的存儲器資源可達(dá)62. 5%，N越大，節(jié)省的寄存器資 源越多；實現(xiàn)過程簡單，可在FPGA或者ASIC上實現(xiàn)；適用于CMMB，DVB-T等移動數(shù)字電視 芯片的設(shè)計。


下面結(jié)合附圖與具體實施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明圖1是本發(fā)明的基4模塊一實施例結(jié)構(gòu)框圖；圖2是寄存器讀寫時序圖。
具體實施例方式結(jié)合圖1所示，本發(fā)明的基本構(gòu)思是當(dāng)數(shù)據(jù)個數(shù)為N的數(shù)據(jù)塊從外面輸入到基4 模塊后，第1 N/4個數(shù)據(jù)被送往寄存器A暫存，第(N/4+1) N/2個數(shù)據(jù)被送往寄存器B 暫存，第(N/2+1) 3*N/4個數(shù)據(jù)送往寄存器C暫存，在第(3*Ν/4+1) N個數(shù)據(jù)到來時， 被送往基4運算單元；同時，從寄存器A中讀取第1 N/4個數(shù)據(jù)，從寄存器B中讀取第 (N/4+1) N/2個數(shù)據(jù)，從寄存器C中讀取第(N/2+1) 3*N/4個數(shù)據(jù)，分4路送往基4運 算單元進(jìn)行處理(即“基4運算單元”的輸入端有4路輸入信號，分別來自寄存器A，寄存器 B，寄存器C的輸出，及外部數(shù)據(jù)din)；基4運算單元處理4路輸入數(shù)據(jù)后會同時產(chǎn)生4路 輸出數(shù)據(jù)，把第一路數(shù)據(jù)直接輸出到乘法模塊，把第二路數(shù)據(jù)寫入到寄存器A，把第三路數(shù) 據(jù)寫入到寄存器B，把第四路數(shù)據(jù)寫入到寄存器C。當(dāng)所有數(shù)據(jù)處理完畢時，第一路數(shù)據(jù)也 恰好輸出完畢；此時，若下一個數(shù)據(jù)為N的數(shù)據(jù)塊到達(dá)基4模塊，則采取先讀后寫的方式，先 從寄存器A讀取第二路數(shù)據(jù)輸出到乘法模塊并寫入下一個數(shù)據(jù)塊中的第1 N/4個數(shù)據(jù)； 第二路數(shù)據(jù)輸出完畢后，再從寄存器B讀取第三路數(shù)據(jù)輸出到乘法模塊并寫入下一個數(shù)據(jù) 塊中的第(N/4+1) N/2個數(shù)據(jù)；第三路數(shù)據(jù)輸出完畢后，再從寄存器C讀取第四路數(shù)據(jù)輸 出到乘法模塊并寫入下一個數(shù)據(jù)塊中的第(N/2+1) 3*N/4個數(shù)據(jù)；繼續(xù)重復(fù)上面的過程 進(jìn)行數(shù)據(jù)處理。按照上面所述的設(shè)計構(gòu)思具體實施時，如果輸入數(shù)據(jù)的時鐘若為clklx，則基4模 塊的三個寄存器以及相關(guān)控制邏輯電路的時鐘需采用兩倍時鐘clk2x，這樣才能保證在下 一個數(shù)據(jù)塊到來時，對寄存器的先讀后寫操作不會出現(xiàn)出數(shù)據(jù)被覆蓋或丟失的情況。下面以數(shù)據(jù)個數(shù)N為4096的數(shù)據(jù)塊的基4運算為例，進(jìn)行詳細(xì)的說明，能更有助 于理解本發(fā)明的技術(shù)解決方案及所產(chǎn)生的有益效果。
將4096個數(shù)據(jù)分成四塊，第一塊為第1 IOM個數(shù)據(jù)；第二塊為第1025 2048 個數(shù)據(jù)；第三塊為第2049 3072個數(shù)據(jù)；第四塊為第3073 4096個數(shù)據(jù)。當(dāng)?shù)谝粔K數(shù)據(jù) (即第1 IOM個數(shù)據(jù))到來時，被送往寄存器A暫存，當(dāng)?shù)诙K數(shù)據(jù)(即第1025 2048 個數(shù)據(jù))到來時，被送往寄存器B暫存，當(dāng)?shù)谌龎K數(shù)據(jù)(即第2049 3072個數(shù)據(jù))到來 時，被送往寄存器C暫存，當(dāng)?shù)谒膲K數(shù)據(jù)(即第3073 4096個數(shù)據(jù))的第一個數(shù)據(jù)(即第 3073個數(shù)據(jù))到來時，直接送往基4運算單元；同時，從寄存器A取出第一塊數(shù)據(jù)的第一個 數(shù)據(jù)(即第1個數(shù)據(jù))，從寄存器B取出第二塊數(shù)據(jù)的第一個數(shù)據(jù)(即第1025個數(shù)據(jù))，從 寄存器C取出第三塊數(shù)據(jù)的第一個數(shù)據(jù)(即第2049個數(shù)據(jù))，一起送往基4運算單元，進(jìn)行 基4運算。運算完成后，會產(chǎn)生4個輸出數(shù)據(jù)，把第1個基4運算單元的輸出數(shù)據(jù)直接輸出 到乘法模塊，進(jìn)行乘法運算，把第2個基4運算單元的輸出數(shù)據(jù)寫回到寄存器A，保存在原來 第1個數(shù)據(jù)的位置，把第3個基4運算單元的輸出數(shù)據(jù)寫回到寄存器B，保存在原來第1025 個數(shù)據(jù)的位置，把第4個基4運算單元的輸出數(shù)據(jù)寫回到寄存器C，保存在原來第2049個數(shù) 據(jù)的位置；然后再接受第四塊數(shù)據(jù)(即第3073 4096個數(shù)據(jù))的第二個數(shù)據(jù)(即第3074 個數(shù)據(jù))，直接送往基4運算單元，同時，從寄存器A取出第一塊數(shù)據(jù)的第二個數(shù)據(jù)(即第2 個數(shù)據(jù))，從寄存器B取出第二塊數(shù)據(jù)的第二個數(shù)據(jù)(即第10 個數(shù)據(jù))，從寄存器C取出 第三塊數(shù)據(jù)的第二個數(shù)據(jù)(即第2050個數(shù)據(jù))，一起送往基4運算單元，進(jìn)行基4運算。運 算完成后，會產(chǎn)生4個輸出數(shù)據(jù)；第1個基4運算單元的輸出數(shù)據(jù)直接輸出到乘法模塊，進(jìn) 行乘法運算；第2個基4運算單元的輸出數(shù)據(jù)寫回到寄存器A，保存在原來第2個數(shù)據(jù)的位 置；第3個基4運算單元的輸出數(shù)據(jù)寫回到寄存器B，保存在原來第10 個數(shù)據(jù)的位置；第 4個基4運算單元的輸出數(shù)據(jù)寫回到寄存器C，保存在原來第2050個數(shù)據(jù)的位置。然后，再 接受第四塊數(shù)據(jù)(即第3073 4096個數(shù)據(jù))的第三個數(shù)據(jù)(即第3075個數(shù)據(jù))……直至 第四塊數(shù)據(jù)(即第3073 4096個數(shù)據(jù))的最后一個數(shù)據(jù)(即第4096個數(shù)據(jù))處理完畢。 與此同時，第一塊數(shù)據(jù)(即第1 IOM個數(shù)據(jù))，第二塊數(shù)據(jù)(即第1025 2048個數(shù)據(jù)) 和第三塊數(shù)據(jù)(即第2049 3072個數(shù)據(jù))也已經(jīng)處理完畢。經(jīng)過基4運算單元處理后的 數(shù)據(jù)中，第一塊已被基4運算單元處理的數(shù)據(jù)已經(jīng)輸出到乘法模塊進(jìn)行乘法運算，第二塊 已被基4運算單元處理的數(shù)據(jù)暫存在寄存器A，第三塊已被基4運算單元處理的數(shù)據(jù)暫存在 寄存器B，第四塊已被基4運算單元處理的數(shù)據(jù)暫存在寄存器C。在輸出完第一塊已被基4 運算單元處理的數(shù)據(jù)后，開始依次輸出暫存在寄存器A中第二塊已被基4運算單元處理的 數(shù)據(jù)，同時接受外面的輸入數(shù)據(jù)din，把外面輸入數(shù)據(jù)的第一塊數(shù)據(jù)(即第1 IOM個數(shù) 據(jù))保存在寄存器A。寄存器A的讀寫時序如圖2所示，在2倍的外部輸入數(shù)據(jù)的時鐘的控制下，采取先 讀后寫的方式，在前一個時鐘周期把寄存器當(dāng)前地址的存儲單元里保存的數(shù)據(jù)讀取出來輸 出，在后一個時鐘周期把當(dāng)前這個由外面輸入的數(shù)據(jù)寫入到寄存器當(dāng)前地址的存儲單元。 在輸出暫存在寄存器A中第二塊已被基4運算單元處理的數(shù)據(jù)，并將由外面輸入數(shù)據(jù)的第 一塊數(shù)據(jù)(即第1 IOM個數(shù)據(jù))保存在寄存器A后，再輸出暫存在寄存器B中第三塊已 被基4運算單元處理的數(shù)據(jù)，并將由外面輸入數(shù)據(jù)的第二塊數(shù)據(jù)(即第1025 2048個數(shù) 據(jù))保存在寄存器B。然后，再輸出暫存在寄存器C中第四塊已被基4運算單元處理的數(shù) 據(jù)，并將由外面輸入數(shù)據(jù)的第三塊數(shù)據(jù)(即第2049 3072個數(shù)據(jù))保存在寄存器C……， 直至所有已被基4運算單元處理的數(shù)據(jù)輸出，下一輪需處理的數(shù)據(jù)暫存完畢，再進(jìn)行下一輪的基4數(shù)據(jù)處理。在設(shè)計可變數(shù)據(jù)個數(shù)的FFT (或IFFT)處理器時，使用本發(fā)明所述的基4模塊組 成的FFT處理器能節(jié)省大量的寄存器資源。以數(shù)據(jù)個數(shù)N為4096為例，傳統(tǒng)方法在實 現(xiàn)N = 4096的FFT處理器時，需要12級流水線操作，每級流水線需2個大小為N/2 = 2048的存儲器，如果數(shù)據(jù)寬度為32bit(比特位)，則所需寄存器大小為12*2*2048*32 = 1，572，864bit。而采用本發(fā)明所述的基4模塊組成的FFT處理器只需要6級流水線，每級 流水線需3個大小為N/4 = 1024的寄存器，如果數(shù)據(jù)寬度為32bit，則所需寄存器大小為 6*3*1024*32 = 589，824bit，節(jié)省寄存器62. 5%。在大規(guī)模集成電路設(shè)計的今天，電路的復(fù) 雜度及面積越來越大，在芯片面積不變的情況下，大量寄存器的節(jié)省顯得尤為重要，既可以 節(jié)省面積又可以降低功耗。以上通過具體實施方式
對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的 限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也 應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種用于實現(xiàn)可變數(shù)據(jù)個數(shù)的FFT/IFFT處理器的基4模塊，其特征在于，包括 寄存器A、寄存器B和寄存器C，三個寄存器的容量大小均為N/4，N為大于1的整數(shù)，用于分別存儲不同時期的三塊數(shù)據(jù)；當(dāng)一個數(shù)據(jù)個數(shù)為N的數(shù)據(jù)塊從外部輸入時，該數(shù)據(jù)塊 被分成四塊，所述三個寄存器依次分別存儲第一塊數(shù)據(jù)，第二塊數(shù)據(jù)，第三塊數(shù)據(jù)；第四塊 數(shù)據(jù)依次輸入到基4運算單元的輸入端；在基4運算單元完成運算后，三個寄存器依次分別 存儲第二塊數(shù)據(jù)，第三塊數(shù)據(jù)，第四塊數(shù)據(jù)；基4運算單元，其輸入端輸入的數(shù)據(jù)分別來自寄存器A，寄存器B，寄存器C和外部輸入 的第四塊數(shù)據(jù)，用于進(jìn)行基4運算；當(dāng)基4運算完成之后，第一個數(shù)據(jù)直接輸出進(jìn)行乘法運 算，其他三個數(shù)據(jù)依次分別轉(zhuǎn)存到寄存器A，寄存器B和寄存器C ；第一 MUX選擇器，其輸入端輸入的數(shù)據(jù)來自外部輸入的第一塊數(shù)據(jù)和基4運算單元輸 出的第二塊數(shù)據(jù)，其輸出端與寄存器A連接，用于對數(shù)據(jù)流進(jìn)行選擇控制；第二 MUX選擇器，其輸入端輸入的數(shù)據(jù)來自外部輸入的第二塊數(shù)據(jù)和基4運算單元輸 出的第三塊數(shù)據(jù)，其輸出端與寄存器B連接，用于對數(shù)據(jù)流進(jìn)行選擇控制；第三MUX選擇器，其輸入端輸入的數(shù)據(jù)來自外部輸入的第三塊數(shù)據(jù)和基4運算單元輸 出的第四塊數(shù)據(jù)，其輸出端與寄存器C連接，用于對數(shù)據(jù)流進(jìn)行選擇控制；第四MUX選擇器，其輸入端輸入的數(shù)據(jù)來自寄存器A，寄存器B，寄存器C輸出的數(shù)據(jù)及 基4運算單元輸出的數(shù)據(jù)，用于對數(shù)據(jù)流進(jìn)行選擇控制；選擇與控制模塊，用于控制整個過程的數(shù)據(jù)流向和運算過程，保證整個電路正常工作。
2.如權(quán)利要求1所述的基4模塊，其特征在于，還包括 旋轉(zhuǎn)因子模塊，用于產(chǎn)生乘法運算所需的旋轉(zhuǎn)因子；乘法模塊，將經(jīng)第四MUX選擇器輸出的基4運算單元的運算結(jié)果與所述旋轉(zhuǎn)因子進(jìn)行 乘法運算。
3.如權(quán)利要求1所述的基4模塊，其特征在于所述基4模塊的時鐘應(yīng)為外部輸入數(shù) 據(jù)的時鐘的2倍。
4.如權(quán)利要求1所述的基4模塊，其特征在于所述N為4096個數(shù)據(jù)，分成四塊，第一 塊為第1 1024個數(shù)據(jù)；第二塊為第1025 2048個數(shù)據(jù)；第三塊為第2049 3072個數(shù) 據(jù)；第四塊為第3073 4096個數(shù)據(jù)；當(dāng)?shù)谝粔K數(shù)據(jù)到來時，被送往寄存器A暫存，當(dāng)?shù)诙K數(shù)據(jù)到來時，被送往寄存器B暫 存，當(dāng)?shù)谌龎K數(shù)據(jù)到來時，被送往寄存器C暫存，當(dāng)?shù)谒膲K數(shù)據(jù)的第一個數(shù)據(jù)到來時，直接 送往基4運算單元；同時，從寄存器A取出第一塊數(shù)據(jù)的第一個數(shù)據(jù)，從寄存器B取出第二 塊數(shù)據(jù)的第一個數(shù)據(jù)，從寄存器C取出第三塊數(shù)據(jù)的第一個數(shù)據(jù)，一起送往基4運算單元， 進(jìn)行基4運算；運算完成后產(chǎn)生的4個輸出數(shù)據(jù)，第1個基4運算單元的輸出數(shù)據(jù)直接輸出到乘法模 塊，進(jìn)行乘法運算，第2個基4運算單元的輸出數(shù)據(jù)寫回到寄存器A，保存在原來第1個數(shù)據(jù) 的位置，第3個基4運算單元的輸出數(shù)據(jù)寫回到寄存器B，保存在原來第1025個數(shù)據(jù)的位 置，第4個基4運算單元的輸出數(shù)據(jù)寫回到寄存器C，保存在原來第2049個數(shù)據(jù)的位置；然后再接受第四塊數(shù)據(jù)第二個數(shù)據(jù)，直接送往基4運算單元，同時，從寄存器A取出第 一塊數(shù)據(jù)的第二個數(shù)據(jù)，從寄存器B取出第二塊數(shù)據(jù)的第二個數(shù)據(jù)，從寄存器C取出第三塊 數(shù)據(jù)的第二個數(shù)據(jù)，一起送往基4運算單元，進(jìn)行基4運算；運算完成后產(chǎn)生的4個輸出數(shù)據(jù)；第1個基4運算單元的輸出數(shù)據(jù)直接輸出到乘法模 塊，進(jìn)行乘法運算；第2個基4運算單元的輸出數(shù)據(jù)寫回到寄存器A，保存在原來第2個數(shù) 據(jù)的位置；第3個基4運算單元的輸出數(shù)據(jù)寫回到寄存器B，保存在原來第1026個數(shù)據(jù)的 位置；第4個基4運算單元的輸出數(shù)據(jù)寫回到寄存器C，保存在原來第2050個數(shù)據(jù)的位置；然后，再接受第四塊數(shù)據(jù)的第三個數(shù)據(jù)，……直至第四塊數(shù)據(jù)的最后一個數(shù)據(jù)處理完畢；與此同時，第一塊數(shù)據(jù)，第二塊數(shù)據(jù)和第三塊數(shù)據(jù)也已經(jīng)處理完畢，經(jīng)過基4運算單 元處理后的數(shù)據(jù)中，第一塊已被基4運算單元處理的數(shù)據(jù)已經(jīng)輸出到乘法模塊進(jìn)行乘法運 算，第二塊已被基4運算單元處理的數(shù)據(jù)暫存在寄存器A，第三塊已被基4運算單元處理的 數(shù)據(jù)暫存在寄存器B，第四塊已被基4運算單元處理的數(shù)據(jù)暫存在寄存器C ；在輸出完第一 塊已被基4運算單元處理的數(shù)據(jù)后，開始依次輸出暫存在寄存器A中第二塊已被基4運算 單元處理的數(shù)據(jù)，同時接受外面的輸入數(shù)據(jù)，把外面輸入數(shù)據(jù)的第一塊數(shù)據(jù)保存在寄存器 A ；輸出完暫存在寄存器A的已被基4運算單元處理的最后一個數(shù)據(jù)后，開始依次輸出暫存 在寄存器B中第三塊已被基4運算單元處理的數(shù)據(jù)，同時接受外面的輸入數(shù)據(jù)，把外面輸入 數(shù)據(jù)的第二塊數(shù)據(jù)保存在寄存器B ；輸出完暫存在寄存器B的已被基4運算單元處理的最 后一個數(shù)據(jù)后，開始依次輸出暫存在寄存器C中第四塊已被基4運算單元處理的數(shù)據(jù)，同時 接受外面的輸入數(shù)據(jù)，把外面輸入數(shù)據(jù)的第三塊數(shù)據(jù)保存在寄存器C。
全文摘要
本發(fā)明公開了一種用于實現(xiàn)可變數(shù)據(jù)個數(shù)的FFT/IFFT處理器的基4模塊，包括寄存器A、寄存器B和寄存器C，在外部數(shù)據(jù)輸入時，該數(shù)據(jù)塊被分成四塊，三個存儲器依次分別存儲第一塊、第二塊和第三塊數(shù)據(jù)；在基4運算單元完成運算后，三個存儲器依次分別存儲第二塊數(shù)據(jù)，第三塊數(shù)據(jù)，第四塊數(shù)據(jù)；基4運算單元，用以進(jìn)行基4運算；基4運算完成之后，第一個數(shù)據(jù)直接輸出進(jìn)行乘法運算，其他三個數(shù)據(jù)分別轉(zhuǎn)存到寄存器A，寄存器B和寄存器C；四個MUX選擇器，用來對數(shù)據(jù)流進(jìn)行選擇控制；選擇與控制模塊，控制整個過程的數(shù)據(jù)流向和運算過程。本發(fā)明能夠減少寄存器使用數(shù)量，提高資源利用效率，降低功耗；適用于CMMB，DVB-T等移動數(shù)字電視芯片的設(shè)計。
文檔編號H04N7/24GK102104773SQ20091020195
公開日2011年6月22日 申請日期2009年12月18日 優(yōu)先權(quán)日2009年12月18日
發(fā)明者左耀華 申請人:上海華虹集成電路有限責(zé)任公司