專利名稱：一種智能球型攝像機(jī)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于安防監(jiān)控?cái)z像機(jī)領(lǐng)域，尤其涉及一種智能球型攝像機(jī)。
背景技術(shù)：
目前監(jiān)控行業(yè)所用的智能高速球都通過市電供電，因此存在可能突然斷電
情況發(fā)生；用戶都希望設(shè)置好的預(yù)置位、巡游、報(bào)警設(shè)置以及掉電前一刻所運(yùn) 行的狀態(tài)等數(shù)據(jù)能得到保存， 一旦恢復(fù)供電上述保存的數(shù)據(jù)可以被立即調(diào)用， 因此需要用到非易失性存儲器。
現(xiàn)有的智能球形攝像機(jī)普遍采用電可擦寫可編程只讀存儲器(Electrically Erasable Programmable Read-Only Memory, EEPROM)作為非易失性存+者器， 然而EEPROM的寫入速度慢、操作時間長、擦寫次數(shù)有限、寫數(shù)據(jù)時功耗較大； 由于EEPROM擦寫次數(shù)有限、擦寫速度慢等缺陷，智能球形攝像機(jī)基本都采用 幾十秒保存一次當(dāng)前運(yùn)行狀態(tài)；如果突然掉電，再重新上電時要求智能球形攝 像機(jī)恢復(fù)到斷電前的運(yùn)行狀態(tài)時，所恢復(fù)的數(shù)據(jù)4艮可能是掉電前幾十秒的運(yùn)行 狀態(tài)，準(zhǔn)確性低；同時EEPROM擦寫難度比較大，在讀寫過程中容易出錯。

實(shí)用新型內(nèi)容
本實(shí)用新型的目的在于提供一種智能球型攝像機(jī)，旨在解決現(xiàn)有的球型攝 像機(jī)采用EEPROM導(dǎo)致掉電后數(shù)據(jù)恢復(fù)的準(zhǔn)確性低、擦寫次數(shù)少的問題。
本實(shí)用新型是這樣實(shí)現(xiàn)的， 一種智能球型攝像機(jī)，包括主控CPU;所述智 能球型攝像機(jī)還包括通過數(shù)據(jù)總線與所述主控CPU連接的鐵電存儲器以及分 別與所述主控CPU的I/O腳連接的浮見頻分離電路以及^L頻疊加電路。在本實(shí)用新型中，采用鐵電存儲器使得智能球型攝像機(jī)掉電時所有設(shè)置和 使用的參數(shù)都能有效保存，重新上電時智能球型攝像機(jī)恢復(fù)到掉電前的工作狀
態(tài)，確保所有掉電前的數(shù)據(jù)得到準(zhǔn)確的恢復(fù)；減少了擦寫壽命限制；同時通過 視頻分離電路以及視頻疊加電路在字體的背后疊加了 一層灰色半透明的圖像， 當(dāng)背景亮度很高，圖4象《艮白時，疊加的OSD字符也能清楚可辨。


圖1是本實(shí)用新型實(shí)施例提供的智能球型攝像機(jī)的結(jié)構(gòu)示意圖2是本實(shí)用新型實(shí)施例提供的智能球型攝像機(jī)的視頻分離電路的電路
圖3是本實(shí)用新型實(shí)施例提供的智能球型攝像機(jī)的視頻疊加電路的電路圖。
具體實(shí)施方式
為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，
以下結(jié)合附圖 及實(shí)施例，對本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體 實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。
本實(shí)用新型實(shí)施例提供的智能球型攝像機(jī)采用鐵電存儲器使得掉電后重新 上電時數(shù)據(jù)恢復(fù)的準(zhǔn)確性高。
本實(shí)用新型實(shí)施例提供的智能球型攝像機(jī)的結(jié)構(gòu)如圖l所示，為了便于說 明，僅是出了與本實(shí)用新型實(shí)施例相關(guān)的部分，詳迷如下。
智能球型攝像機(jī)包括主控CPUIO、鐵電存儲器20、視頻分離電路30以及 視頻疊加電路40;其中，視頻分離電路30以及視頻疊加電路40分別與主控 CPU10的I/O腳連接；鐵電存儲器20通過數(shù)據(jù)總線與主控CPU10連接。采用 這種讀寫速度快、容易寫入、擦寫次數(shù)高(大約100億次)的鐵電存儲器20 (FRAM)作為非易失性存儲器，智能球型4聶像機(jī)在狀態(tài)改變時每2秒記憶一次當(dāng)前運(yùn)行狀態(tài)，斷電后上電時數(shù)據(jù)恢復(fù)的準(zhǔn)確性提高。
作為本實(shí)用新型的一個實(shí)施例，鐵電存儲器20可以通過SPI總線、12C總 線等數(shù)據(jù)總線與主控CPU10連接。
在本實(shí)用新型實(shí)施例中，鐵電存儲器20可以采用美國Ramtron國際公司生 產(chǎn)的FM25L256芯片，該芯片與主控CPU之間采用SPI總線連接，速度達(dá)到 25MHZ;智能球型攝像機(jī)的所有參數(shù)、預(yù)置位、巡游、掃描等需要掉電保護(hù)的 參數(shù)都保存；還可以通過控制鍵盤(如CC50)，調(diào)用95號預(yù)置位進(jìn)入智能球 型攝像機(jī)菜單進(jìn)行相應(yīng)的數(shù)據(jù)保存操作。
在本實(shí)用新型實(shí)施例中，主控CPU10進(jìn)一步包括ARM芯片101以及通過 數(shù)據(jù)總線與ARM芯片101連接的現(xiàn)場可編程門陣列(Field Programmable Gate Array, FPGA )模塊102;視頻分離電路30以及視頻疊加電路40分別與FPGA 模塊102的1/0腳連接。采用視頻分離電路30分離視頻同步信號，通過FPGA 模塊102計(jì)算需要疊加的部分，產(chǎn)生疊加時序，通過輸出電平的高低來對輸出 的視頻信號做疊加；這樣，在字體的背后疊加了一層灰色半透明的圖像，即使 背景亮度很高，圖像4艮白，疊加的屏幕菜單式(on-screen display, OSD)字符 也能清楚可辨。
視頻分離電路的電路如圖2所示，為了便于說明，僅示出了與本實(shí)用新型 實(shí)施例相關(guān)的部分，詳述如下。
視頻分離電路進(jìn)一步包括比較器U1以及第一取樣電阻R2;其中，比較 器Ul的正相輸入端+通過第一取樣電阻R2連接^L頻輸入信號V—tse;比較器 Ul的反相輸入端-連接參考電壓Vref;比較器Ul的輸出端連接至FPGA模塊 102的1/0腳。
在本實(shí)用新型實(shí)施例中，視頻分離電路還包括參考電壓產(chǎn)生電路，參考 電壓產(chǎn)生電路進(jìn)一步包括:依次串聯(lián)連接至固定電壓VCC與地之間的第一電阻 R3以及第二電阻R1，第一電阻R3與第二電阻R1的串聯(lián)連接端與比較器U1 的反相輸入端-連接。作為本實(shí)用新型的一個實(shí)施例，參考電壓產(chǎn)生電路還包括第一濾波電容Cl,與第二電阻R1并聯(lián)連接。
作為本實(shí)用新型的一個實(shí)施例，視頻分離電路還包括上拉電阻R4以及 濾波電容C2，其中濾波電容C2的一端連接至比較器U1的正相輸入端+，還通 過第一取樣電阻R2連接視頻輸入信號V一tse;濾波電容C2的另 一端接地；上 拉電阻R4連接至固定電壓VCC與比較器Ul的輸出端之間。
視頻疊加電路的電路如圖3所示，為了便于說明，僅示出了與本實(shí)用新型 實(shí)施例相關(guān)的部分，詳述如下。
視頻疊加電路進(jìn)一步包括開關(guān)管Q、第二取樣電阻R7、第三取樣電阻 R5、分壓電阻R6、第一二極管Dl以及第二二極管D2;其中，開關(guān)管Q的控 制端通過第二取樣電阻R7與FPGA模塊102的I/O腳連接；開關(guān)管Q的第一 端接地；開關(guān)管Q的第二端連接至第一二極管Dl的陰極；第一二極管Dl的 陽極與分壓電阻R6的一端連接；分壓電阻R6的另一端為視頻信號的輸出端 VIDEO—OUT,分壓電阻R6的另一端還連接至第二二極管D2的陰極；第二二 極管D2的陽極通過第三取樣電阻R5連接至FPGA的I/O腳。
作為本實(shí)用新型的一個實(shí)施例，開關(guān)管Q為PNP型三^l管。
在本實(shí)用新型實(shí)施例中，為了避免在視頻圖像背景很亮、圖《^艮白時，基 本看不清楚疊加的字體；智能球型攝像機(jī)通過^見頻分離電路以及視頻疊加電路 在字體背后疊加了一層灰色半透明的圖像，即使亮度;f艮高、圖1象很白時，疊加 的OSD字符也能清楚可辨。作為本實(shí)用新型的一個實(shí)施例，視頻分離電路采用 LMV7235芯片分離視頻同步信號；視頻疊加電路是基于以可編程邏輯器件為主 的半透明OSD疊加電路，可自適應(yīng)NTSC制、PAL制CVBS視頻信號。
在本實(shí)用新型中，采用鐵電存儲器使得智能球型攝像機(jī)掉電時所有設(shè)置和 使用的參數(shù)都能有效保存，重新上電時智能球型攝像機(jī)恢復(fù)到掉電前的工作狀 態(tài)，確保所有掉電前的數(shù)據(jù)得到準(zhǔn)確的恢復(fù)；減少了擦寫壽命限制；同時通過 視頻分離電路以及視頻疊加電路在字體的背后疊加了 一層灰色半透明的圖像， 當(dāng)背景亮度很高，圖像很白時，疊加的OSD字符也能清楚可辨。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型， 凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng) 包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1、一種智能球型攝像機(jī)，包括主控CPU；其特征在于，所述智能球型攝像機(jī)還包括通過數(shù)據(jù)總線與所述主控CPU連接的鐵電存儲器以及分別與所述主控CPU的I/O腳連接的視頻分離電路以及視頻疊加電路。
2、 如權(quán)利要求1所述的智能球型攝像機(jī)，其特征在于，所述鐵電存儲器通 過SPI總線與所述主控CPU連接。
3、 如權(quán)利要求1所述的智能球型攝像機(jī)，其特征在于，所述主控CPU進(jìn) 一步包括ARM芯片以及通過數(shù)據(jù)總線與所述ARM芯片連接的FPGA模塊。
4、 如權(quán)利要求3所述的智能球型攝像機(jī)，其特征在于，所述視頻分離電路 進(jìn)一步包括比較器以及第 一取樣電阻；所迷比較器的正相輸入端通過所述第一取樣電阻連接視頻輸入信號；所述 比較器的反相輸入端連接參考電壓；所述比較器的輸出端連接至所述FPGA模 塊的1/0腳。
5、 如權(quán)利要求4所述的智能球型攝像機(jī)，其特征在于，所述視頻分離電路 還包括參考電壓產(chǎn)生電路，所述參考電壓產(chǎn)生電路進(jìn)一步包括依次串聯(lián)連 接至固定電壓與地之間的第一電阻以及第二電阻，所述第一電阻與所述第二電 阻的串聯(lián)連接端與所述比較器的反相輸入端連接。
6、 如權(quán)利要求5所述的智能球型纟聶像機(jī)，其特征在于，所述參考電壓產(chǎn)生 電路還包括第一濾波電容，與所述第二電阻并聯(lián)連接。
7、 如權(quán)利要求3所述的智能球型攝像機(jī)，其特征在于，所述視頻疊加電路 進(jìn)一步包括開關(guān)管、第二取樣電阻、第三取樣電阻、分壓電阻、第一二極管以及第二二極管；所述開關(guān)管的控制端通過所述第二取樣電阻與所述FPGA模塊的I/O腳連 接；所述開關(guān)管的第一端接地；所述開關(guān)管的第二端連接至所述第一二極管的陰極；所述第一二極管的陽極與所述分壓電阻的一端連接；所述分壓電阻的另 一端為視頻信號的輸出端，所述分壓電阻的另 一端還連接至所述第二二極管的陰極；所述第二二極管的陽極通過所述第三取樣電阻連接至所述FPGA模塊的1/0腳。
8、如權(quán)利要求7所述的智能球型攝像機(jī)，其特征在于，所述開關(guān)管為PNP型三極管。
專利摘要本實(shí)用新型適用于安防監(jiān)控?cái)z像機(jī)領(lǐng)域，提供了一種智能球型攝像機(jī)，智能球型攝像機(jī)包括主控CPU；還包括通過數(shù)據(jù)總線與所述主控CPU連接的鐵電存儲器以及分別與所述主控CPU的I/O腳連接的視頻分離電路以及視頻疊加電路。在本實(shí)用新型中，采用鐵電存儲器使得智能球型攝像機(jī)掉電時所有設(shè)置和使用的參數(shù)都能有效保存，重新上電時智能球型攝像機(jī)恢復(fù)到掉電前的工作狀態(tài)，確保所有掉電前的數(shù)據(jù)得到準(zhǔn)確的恢復(fù)；減少了擦寫壽命限制；同時通過視頻分離電路以及視頻疊加電路在字體的背后疊加了一層灰色半透明的圖像，當(dāng)背景亮度很高，圖像很白時，疊加的OSD字符也能清楚可辨。
文檔編號H04N5/225GK201349261SQ20092012968
公開日2009年11月18日 申請日期2009年1月23日 優(yōu)先權(quán)日2009年1月23日
發(fā)明者斌 李, 王一平, 王鑄煉, 陳啟幫 申請人:深圳市景陽科技股份有限公司