專利名稱：一種通過(guò)1394實(shí)現(xiàn)高低碼流音視頻文件的處理裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種通過(guò)1394接口卡實(shí)現(xiàn)高低碼流音視頻文件的處理裝置，在 采集原始數(shù)字化視頻(DV)流的同時(shí)，同步提取時(shí)間和視頻幀信息，分別編碼存儲(chǔ)為時(shí)間完 全對(duì)應(yīng)的高碼流和低碼流素材文件。
背景技術(shù)：
隨著視頻數(shù)字化存儲(chǔ)和視頻數(shù)字化處理的發(fā)展，在編輯制作、存儲(chǔ)管理、播出發(fā)布 等環(huán)節(jié)，越來(lái)越多依靠高碼流文件和低碼流文件協(xié)同運(yùn)算去實(shí)現(xiàn)高效的處理工作。但以往 的處理方法要依賴昂貴的專用硬件，或者等原始碼流創(chuàng)建完畢再轉(zhuǎn)換成低的碼流素材。實(shí)際操作中，由于采用專用的硬件帶來(lái)的高成本，而且編碼器無(wú)法升級(jí)，而采用標(biāo) 準(zhǔn)的1394接口采集視頻流時(shí)只能等采集完畢后，再轉(zhuǎn)換為低碼流文件，不但要花費(fèi)雙倍的 時(shí)間，還會(huì)產(chǎn)生幀同步誤差，所以目前工作耗時(shí)長(zhǎng)、效率低成為視頻資源創(chuàng)建的一個(gè)瓶頸。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供了一種通過(guò)1394接口卡實(shí)現(xiàn)高低碼流音視頻文件的 處理裝置，具體為通過(guò)1394硬件的接口，在采集原始DV視頻流的同時(shí)，通過(guò)基于現(xiàn)場(chǎng)可編 程陣列(FPGA)和緊湊型總線接口(CPCI)接口組成的數(shù)據(jù)處理模塊，精確提取時(shí)間幀信息 和視頻幀信息，經(jīng)過(guò)編碼器存儲(chǔ)為與時(shí)間幀完全對(duì)應(yīng)的低碼流素材文件。本實(shí)用新型是一種處理裝置，該裝置可以通過(guò)1394接口卡實(shí)現(xiàn)高低碼流音視頻 文件的提取，硬件成本低，可以實(shí)時(shí)、精確高效地創(chuàng)建高碼流(原始碼流)和低碼流。為了實(shí)現(xiàn)上述目的，本實(shí)用新型采取了如下技術(shù)方案。本裝置包括通用信號(hào)處理 器(DSP)芯片、1394接口卡、數(shù)據(jù)處理模塊和編碼器，所述的數(shù)據(jù)處理模塊包括FPGA芯片、 兩個(gè)SRAM和一個(gè)CPIC接口 ；所述的兩個(gè)具有靜止存取功能的內(nèi)存(SRAM)分別為SRAMl和 SRAM2。其中待處理的視頻流輸入給1394接口卡，1394接口卡與DSP芯片相連，DSP芯片為 1394接口卡提供驅(qū)動(dòng)程序和更新算法；1394接口卡還直接輸出無(wú)壓縮原始碼流；1394接口卡與數(shù)據(jù)處理模塊內(nèi)的FPGA端口相連接，為數(shù)據(jù)處理模塊提供視頻流 數(shù)據(jù)；數(shù)據(jù)處理模塊內(nèi)的SRAMl和SRAM2均與FPGA相連接，進(jìn)行數(shù)據(jù)的讀寫(xiě)；FPGA通過(guò)CPCI接口與編碼器相連，將視頻幀信息輸出給編碼器，同時(shí)FPGA還直接 與編碼器相連，將時(shí)間幀信息輸出給編碼器，編碼器相連生成與時(shí)間幀同步的低碼流文件。本實(shí)用新型可以應(yīng)用于媒體資源管理系統(tǒng)和非線性編輯系統(tǒng)中，實(shí)現(xiàn)對(duì)DV視頻 流的高低碼流音視頻文件的快速提取，降低硬件成本，提高整個(gè)系統(tǒng)的運(yùn)行速度。

圖1本實(shí)用新型的原理示意圖圖2本實(shí)用新型的主要芯片連接圖具體實(shí)施方式
下面結(jié)合圖1 2對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明本實(shí)施例通過(guò)1394接口獲得原始碼流，在經(jīng)過(guò)數(shù)據(jù)處理模塊提供同步的時(shí)間幀 信息和視頻幀信息，進(jìn)編碼器獲得低碼流文件，具體結(jié)構(gòu)如圖1所示，包括DSP芯片、1394 接口卡、數(shù)據(jù)處理模塊、編碼器、原始碼流輸出接口和低碼流輸出接口，數(shù)據(jù)處理模塊包括 FPGA芯片、兩個(gè)SRAM和CPIC接口。待處理的視頻流輸入給1394接口卡，1394接口卡與 DSP芯片相連，DSP芯片為1394接口卡提供驅(qū)動(dòng)程序和更新算法，1394接口卡還直接輸出 無(wú)壓縮的原始碼流。1394接口卡與數(shù)據(jù)處理模塊內(nèi)的FPGA端口相連接，數(shù)據(jù)處理模塊內(nèi)的 SRAMl和SRAM2均與FPGA相連接，進(jìn)行數(shù)據(jù)的讀寫(xiě)。FPGA通過(guò)CPCI接口與編碼器相連，將 視頻幀信息輸出給編碼器，同時(shí)FPGA還直接與編碼器相連，將時(shí)間幀信息輸出給編碼器， 編碼器生成與時(shí)間幀同步的低碼流文件。結(jié)合圖2詳細(xì)說(shuō)明本實(shí)施例1)本實(shí)施例中的DSP芯片選用的是DSP BF532芯片，BF532與1394接口卡相連接， 實(shí)現(xiàn)1394驅(qū)動(dòng)程序的更新，1394接口卡主要采用TI的TSB43AA82A。用BF532的片選信號(hào) AMSl和AMS2實(shí)現(xiàn)MCU 口和DMA 口復(fù)用數(shù)據(jù)線、讀寫(xiě)信號(hào)線的選擇，DMA 口提供與高速外設(shè) 連接的窗口。DSP進(jìn)入中斷后讀取DMA FIFO中的數(shù)據(jù)，檢測(cè)FIFO的讀空標(biāo)志位，在DSP內(nèi) 完成對(duì)TSB43AA82A的初始化以及信號(hào)的預(yù)處理。2) 1394卡接收數(shù)據(jù)流后首先進(jìn)入物理層，由物理層打包成為1394等時(shí)數(shù)據(jù)包格 式，經(jīng)鏈路層進(jìn)入FPGA。FPGA根據(jù)等時(shí)數(shù)據(jù)包事物代碼號(hào)檢測(cè)數(shù)據(jù)包頭，分離出單純的圖 像數(shù)據(jù)存入SRAM，SRAMl和SRAM2對(duì)FPGA進(jìn)行讀寫(xiě)“乒乓操作”，保證圖像數(shù)據(jù)傳輸?shù)膶?shí)時(shí) 性，可以不間斷進(jìn)行數(shù)據(jù)傳輸，同時(shí)提取出幀同步信號(hào)，與圖像數(shù)據(jù)一起發(fā)送到CPCI接口， 進(jìn)行下一步的圖像處理操作。3)FPGA內(nèi)記錄視頻分量信號(hào)的DV記錄格式、索尼的DV標(biāo)準(zhǔn)/松下的DV標(biāo)準(zhǔn) (DVCAM/DVPR0)記錄格式的采樣方法、采樣頻率以及亮度信號(hào)的組成，通過(guò)讀取1394緩沖 區(qū)的內(nèi)容，通過(guò)分析緩沖區(qū)的數(shù)據(jù)確定傳輸流的編碼格式，并傳送到編碼器輸入端。4)編碼器根據(jù)前述過(guò)程處理的時(shí)間幀和視頻幀信息，編碼生成時(shí)間完全對(duì)應(yīng)的低 碼流文件。本實(shí)用新型可以與媒體資源管理系統(tǒng)中的磁帶庫(kù)、上載工作站和編目工作站相 連，實(shí)現(xiàn)對(duì)DV視頻流的高低碼流音視頻文件的快速提取，降低硬件成本，提高整個(gè)系統(tǒng)的 運(yùn)行速度。
權(quán)利要求一種通過(guò)1394接口卡實(shí)現(xiàn)高低碼流音視頻文件的處理裝置，其特征在于包括DSP芯片、1394接口卡、數(shù)據(jù)處理模塊和編碼器，所述的數(shù)據(jù)處理模塊包括FPGA芯片、兩個(gè)SRAM和一個(gè)CPIC接口；所述的兩個(gè)SRAM分別為SRAM1和SRAM2；其中待處理的視頻流輸入給1394接口卡，1394接口卡與DSP芯片相連，DSP芯片為1394接口卡提供驅(qū)動(dòng)程序；1394接口卡還直接輸出原始碼流；1394接口卡與數(shù)據(jù)處理模塊內(nèi)的FPGA端口相連接，為數(shù)據(jù)處理模塊提供視頻流數(shù)據(jù)；數(shù)據(jù)處理模塊內(nèi)的SRAM1和SRAM2均與FPGA相連接，進(jìn)行數(shù)據(jù)的讀寫(xiě)；FPGA通過(guò)CPCI接口與編碼器相連，將視頻幀信息輸出給編碼器，同時(shí)FPGA還直接與編碼器相連，將時(shí)間幀信息輸出給編碼器，編碼器生成與時(shí)間幀同步的低碼流文件。
專利摘要本實(shí)用新型是一種通過(guò)1394實(shí)現(xiàn)高低碼流音視頻文件的處理裝置，在采集原始DV視頻流的同時(shí)，同步提取時(shí)間和視頻幀信息，分別編碼存儲(chǔ)為時(shí)間完全對(duì)應(yīng)的高碼流和低碼流文件。本裝置包括DSP芯片、1394接口卡、數(shù)據(jù)處理模塊和編碼器。數(shù)據(jù)處理模塊包括FPGA芯片、兩個(gè)SRAM和一個(gè)CPIC接口。1394接口卡與數(shù)據(jù)處理模塊內(nèi)的FPGA端口相連接，提供視頻流數(shù)據(jù)。數(shù)據(jù)處理模塊內(nèi)的SRAM1和SRAM2均與FPGA相連接，進(jìn)行數(shù)據(jù)的讀寫(xiě)。FPGA通過(guò)CPCI接口與編碼器相連，將視頻幀信息和幀同步信息直接輸出給編碼器，同時(shí)將時(shí)間幀信息輸出給編碼器。編碼器生成與時(shí)間幀同步的低碼流文件。本實(shí)用新型可應(yīng)用于媒資系統(tǒng)中，實(shí)現(xiàn)高低碼流音視頻文件的快速提取，降低硬件成本，提高整個(gè)系統(tǒng)的運(yùn)行速度。
文檔編號(hào)H04N7/24GK201577163SQ20092024716
公開(kāi)日2010年9月8日 申請(qǐng)日期2009年11月20日 優(yōu)先權(quán)日2009年11月20日
發(fā)明者張立軍, 王新舸, 羅志強(qiáng), 邱忠升, 郭昶昊 申請(qǐng)人:張立軍