專利名稱：解調(diào)芯片時鐘電路及具有所述電路的機(jī)頂盒的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于數(shù)字電視技術(shù)領(lǐng)域，具體地說，是涉及一種解調(diào)芯片時鐘電路及
具有所述電路的機(jī)頂盒。
背景技術(shù)：
現(xiàn)有機(jī)頂盒都帶有數(shù)字高頻頭及解調(diào)芯片，數(shù)字高頻頭接收數(shù)字電視高頻信號， 進(jìn)行頻道選擇和中頻信號放大，再由解調(diào)芯片進(jìn)行解調(diào)，解調(diào)芯片需要系統(tǒng)提供一個工作 時鐘的輸入。 現(xiàn)有電路由外部晶體或有源振來實現(xiàn)此時鐘，參照圖1，目前時鐘電路由并聯(lián)連接 的晶體X5和電感R185以及與其串聯(lián)的負(fù)載電容C35和C37構(gòu)成，時鐘電路的輸出端與解 調(diào)芯片的時鐘輸入引腳相連，從而為解調(diào)芯片提供工作時鐘。上述時鐘電路由于元器件較 多，無形降低了系統(tǒng)的可靠性、增加了系統(tǒng)成本，也增加了電路板的空間。

發(fā)明內(nèi)容本實用新型提供一種不需要單獨(dú)使用時鐘電路的解調(diào)芯片時鐘電路。 為解決上述技術(shù)問題，本實用新型采用以下技術(shù)方案予以實現(xiàn) —種解調(diào)芯片時鐘電路，包括帶有時鐘輸出端的數(shù)字高頻頭及與該高頻頭相連的
解調(diào)芯片，其特征在于所述時鐘輸出端與所述解調(diào)芯片的時鐘輸入端相連。
進(jìn)一步地，本實用新型還具有如下技術(shù)特征所述時鐘輸出端與所述時鐘輸入端
之間設(shè)有濾波電路。 進(jìn)一步地，本實用新型還具有如下技術(shù)特征所述時鐘輸出端與所述時鐘輸入端 之間設(shè)有濾波電容。 進(jìn)一步地，本實用新型還具有如下技術(shù)特征所述數(shù)字高頻頭型號為 BS2S7HZ6306。 本實用新型提供的解調(diào)芯片時鐘電路通過將數(shù)字高頻頭的時鐘輸出腳直接與解
調(diào)芯片的時鐘輸入腳相連，從而實現(xiàn)為解調(diào)芯片提供工作時鐘，節(jié)省了外部的晶體有有源
振，降低了成本，增強(qiáng)了電路可靠性，同時也節(jié)省了電路板的空間。 本實用新型還提供一種機(jī)頂盒，該機(jī)頂盒內(nèi)部不需要使用單獨(dú)的時鐘電路。 為達(dá)到上述目的，本實用新型采用以下技術(shù)方案予以實現(xiàn) —種機(jī)頂盒，包括帶有時鐘輸出端的數(shù)字高頻頭及與該高頻頭相連的解調(diào)芯片， 其中，所述時鐘輸出端與所述解調(diào)芯片的時鐘輸入端相連。 本實用新型機(jī)頂盒解調(diào)芯片的工作時鐘直接由數(shù)字高頻頭PLL合成器的時鐘提 供，充分利用了系統(tǒng)自身的資源，降低了成本，節(jié)省了電路板的空間。

圖1為原解調(diào)芯片時鐘電路原理圖；[0016] 圖2為本實用新型調(diào)芯片時鐘電路原理圖； 圖3為本實用新型機(jī)頂盒實施例原理圖。
具體實施方式
以下結(jié)合附圖對本實用新型作進(jìn)一步詳細(xì)的說明。 本實用新型提供一種不需要單獨(dú)使用時鐘電路的解調(diào)芯片時鐘電路和具有該電
路的機(jī)頂盒，下面對本實用新型的實施例做進(jìn)一步詳細(xì)地說明。 —方面，本實用新型提供一種解調(diào)芯片時鐘電路。 如圖2所示，圖中只示出了數(shù)字高頻頭U16與解調(diào)芯片U10的部分連接電路圖，其 他未做改進(jìn)之處對其予以省略。本實用新型數(shù)字高頻頭采用信號為BS2S7HZ6306，解調(diào)芯片 型號為AVL1108，數(shù)字高頻頭U16時鐘輸出端CLKout與解調(diào)芯片U10的時鐘輸入端PLL_ REFCLK—XI相連，通過對內(nèi)部程序設(shè)計，使得解調(diào)芯片的輸入時鐘與數(shù)字高頻頭的輸出時鐘一致。 為了防止干擾，在所述數(shù)字高頻頭的時鐘輸出端與所述解調(diào)芯片的時鐘輸入端之 間設(shè)有濾波電容，濾波電容取值在幾十NaF至幾百NaF之間，濾波電容對信號新型濾波，使 信號更加穩(wěn)定，紋波更少。當(dāng)然還可采用其他率波電路，此不贅述。 另一方面，本實用新型提出一種機(jī)頂盒。 本實用新型機(jī)頂盒如圖3所示，包括帶有時鐘輸出端的數(shù)字高頻頭及與該高頻頭
相連的解調(diào)芯片，所述時鐘輸出端與所述解調(diào)芯片的時鐘輸入端相連，機(jī)頂盒接收電視信
號，經(jīng)解調(diào)芯片解調(diào)后輸出模擬音、視頻信號供電視播放。 解調(diào)時鐘電路與上面的描述相同，此不贅述。 本實用新型機(jī)頂盒降低了成本，節(jié)省了電路板的空間。 以上所述，僅是本實用新型的較佳實施例而已，并非是對本實用新型作其它形式 的限制，任何熟悉本專業(yè)的技術(shù)人員可能利用上述揭示的技術(shù)內(nèi)容加以變更或改型為等同 變化的等效實施例。但是凡是未脫離本實用新型技術(shù)方案內(nèi)容，依據(jù)本實用新型的技術(shù)實 質(zhì)對以上實施例所作的任何簡單修改、等同變化與改型，仍屬于本實用新型技術(shù)方案的保 護(hù)范圍。
權(quán)利要求一種解調(diào)芯片時鐘電路，包括帶有時鐘輸出端的數(shù)字高頻頭及與該高頻頭相連的解調(diào)芯片，其特征在于所述時鐘輸出端與所述解調(diào)芯片的時鐘輸入端相連。
2. 根據(jù)權(quán)利要求1所述的解調(diào)芯片時鐘電路，其特征在于所述時鐘輸出端與所述時 鐘輸入端之間設(shè)有濾波電路。
3. 根據(jù)權(quán)利要求2所述的解調(diào)芯片時鐘電路，其特征在于所述時鐘輸出端與所述時 鐘輸入端之間設(shè)有濾波電容。
4. 根據(jù)權(quán)利要求4所述的解調(diào)芯片時鐘電路，其特征在于所述數(shù)字高頻頭型號為BS2S7HZ6306。
5. —種機(jī)頂盒，包括帶有時鐘輸出端的數(shù)字高頻頭及與該高頻頭相連的解調(diào)芯片，其特征在于所述時鐘輸出端與所述解調(diào)芯片的時鐘輸入端相連。
6. 根據(jù)權(quán)利要求5所述的解調(diào)芯片時鐘電路，其特征在于所述時鐘輸出端與所述時 鐘輸入端之間設(shè)有濾波電路。
7. 根據(jù)權(quán)利要求6所述的解調(diào)芯片時鐘電路，其特征在于所述時鐘輸出端與所述時 鐘輸入端之間設(shè)有濾波電容。
8. 根據(jù)權(quán)利要求7所述的解調(diào)芯片時鐘電路，其特征在于所述數(shù)字高頻頭型號為BS2S7HZ6306。
專利摘要本實用新型提供一種不需要單獨(dú)使用時鐘電路的解調(diào)芯片時鐘電路及具有所述電路的機(jī)頂盒，通過將數(shù)字高頻頭的時鐘輸出腳直接與解調(diào)芯片的時鐘輸入腳相連，從而實現(xiàn)為解調(diào)芯片提供工作時鐘，節(jié)省了外部的晶體有有源振，降低了成本，增強(qiáng)了電路可靠性，同時也節(jié)省了電路板的空間。
文檔編號H04N5/00GK201533361SQ200920281779
公開日2010年7月21日 申請日期2009年11月20日 優(yōu)先權(quán)日2009年11月20日
發(fā)明者石新利 申請人:青島海信寬帶多媒體技術(shù)有限公司