欧美在线观看视频网站,亚洲熟妇色自偷自拍另类,啪啪伊人网,中文字幕第13亚洲另类,中文成人久久久久影院免费观看 ,精品人妻人人做人人爽,亚洲a视频

一種移動(dòng)終端處理器間通訊的系統(tǒng)、方法及移動(dòng)終端的制作方法

文檔序號(hào):7742939閱讀:117來(lái)源:國(guó)知局
專利名稱:一種移動(dòng)終端處理器間通訊的系統(tǒng)、方法及移動(dòng)終端的制作方法
技術(shù)領(lǐng)域
本發(fā)明屬于移動(dòng)通信領(lǐng)域,尤其涉及一種移動(dòng)終端處理器間通訊的系統(tǒng)、方法及 移動(dòng)終端。
背景技術(shù)
隨著通信技術(shù)的飛速發(fā)展,無(wú)線數(shù)據(jù)傳輸速率已從過(guò)去2. 5/2. 75G移動(dòng)終端的 Kbps級(jí)發(fā)展到了目前采用3. 5G高速下行鏈路分組接入技術(shù)(High SpeedDownlink Packet Access, HSPA)的移動(dòng)終端的Mbps級(jí)。全球微波接入互通技術(shù)(World Interoperability for Microwave Access,WiMax)、3. 9G 技術(shù)(LongTerm Evolution,LTE)等目前正投入試用 或正在研發(fā)的移動(dòng)通信標(biāo)準(zhǔn)將進(jìn)一步提高數(shù)據(jù)傳輸速率,要求智能移動(dòng)終端的AP處理器 和MODEM處理器之間進(jìn)一步提高數(shù)據(jù)傳輸速率。目前的智能移動(dòng)終端的AP處理器和MODEM 處理器之間通信的硬件接口包括SPI、I2C、UART和USB,為了在同一硬件接口上同時(shí)支持語(yǔ) 音、數(shù)據(jù)、MMS、AT指令等多種業(yè)務(wù),兩個(gè)處理器都通過(guò)07. 10(圖1中所示的四個(gè)通道)的 復(fù)用協(xié)議,AP處理器和MODEM處理器間通過(guò)一個(gè)硬件接口同時(shí)建立一系列會(huì)話,會(huì)話數(shù)據(jù) 流可承載各種數(shù)據(jù),如指令、數(shù)據(jù)、短信、地址簿維護(hù)、電池狀態(tài)、GPRS等,發(fā)送端通過(guò)不同的 虛擬的邏輯通道承載不同的數(shù)據(jù),接收端按照協(xié)議來(lái)分別判斷和處理數(shù)據(jù)。現(xiàn)有的AP處理器和MODEM處理器間的通訊方法具有以下缺點(diǎn)1、目前的硬件接口速度慢,功耗高,睡眠邏輯控制復(fù)雜。SPI接口能支持20Mbps以上的數(shù)據(jù)傳輸速率,沒(méi)有統(tǒng)一的規(guī)范,一般可支持約 16Mbps的數(shù)據(jù)傳輸速率。這導(dǎo)致不同基帶處理器上不同的SPI接口會(huì)對(duì)設(shè)計(jì)人員提出不同 的挑戰(zhàn),難以將兩個(gè)不同基帶處理器成功配對(duì),以實(shí)現(xiàn)最佳SPI速度。I2C規(guī)范提出了吞吐量高達(dá)3. 4Mbps的高速模式,但目前可用的大多數(shù)設(shè)備只能 支持400Kbps到1Mbps的數(shù)據(jù)傳輸速率。I2C對(duì)目前的通信需求來(lái)說(shuō)太慢了。UART的典型數(shù)據(jù)傳輸速率約為1. 5Mbps,而高速UART則支持高達(dá)5Mbps的速率。 顯然這種數(shù)據(jù)傳輸速率還是不能滿足高帶寬處理器間通信的要求。USB接口 FS_USB的最大數(shù)據(jù)傳輸速率為12Mbps,由于USB協(xié)議本身的數(shù)據(jù)包開(kāi) 銷較高,其實(shí)際吞吐量約為6Mbps。USB連接技術(shù)不能滿足HSPA移動(dòng)終端的數(shù)據(jù)傳輸速率 要求,而且USB功耗比較大。以上四種接口就較慢網(wǎng)絡(luò)上的文本消息和簡(jiǎn)單的數(shù)據(jù)傳輸而言,基本還算夠用。 但是,由于HSPA移動(dòng)終端的數(shù)據(jù)傳輸速度可達(dá)14. 4Mbps,甚至更高,以上這些目前流行的 接口將難以以高效、最佳的方式支持所需吞吐量。2、由于采用復(fù)用技術(shù),AP處理器的復(fù)用驅(qū)動(dòng)需要將原始數(shù)據(jù)包發(fā)送給硬件接口驅(qū) 動(dòng),最后發(fā)送給MODEM處理器,MODEM處理器經(jīng)過(guò)解復(fù)用,區(qū)分是命令、數(shù)據(jù)或語(yǔ)音等后才能 處理。反過(guò)來(lái),AP處理器接收數(shù)據(jù)也需要同樣經(jīng)過(guò)同樣的處理,導(dǎo)致專用CPU資源增加,AP 處理器和MODEM處理器之間的數(shù)據(jù)傳輸速率直接下降。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種移動(dòng)終端處理器間通訊的系統(tǒng),旨在解決現(xiàn)有技術(shù)提 供的硬件接口難以以高效、最佳的方式支持HSPA移動(dòng)終端所需吞吐量以及AP處理器和 MODEM處理器之間數(shù)據(jù)傳輸速率下降的問(wèn)題。本發(fā)明是這樣實(shí)現(xiàn)的,一種移動(dòng)終端處理器間通訊的系統(tǒng),包括第一處理器和第 二處理器,所述系統(tǒng)還包括多端口器件,具有多個(gè)上行通道和下行通道,分別與所述第一處理器和第二處理 器連接,所述第一處理器通過(guò)所述多端口器件的通道中的下行通道發(fā)送數(shù)據(jù)至第二處理 器,所述第一處理器通過(guò)所述多端口器件的通道中的上行通道接收第二處理器發(fā)送的數(shù) 據(jù)。本發(fā)明的另一目的在于提供一種移動(dòng)終端,所述移動(dòng)終端包括如上所述的移動(dòng)終 端處理器間通訊的系統(tǒng)。本發(fā)明的另一目的在于提供一種利用如上所述的系統(tǒng)實(shí)現(xiàn)移動(dòng)終端處理器間通 訊的方法,所述方法包括下述步驟第一處理器通過(guò)多端口器件的通道中的下行通道發(fā)送數(shù)據(jù)至第二處理器;第一處理器通過(guò)多端口器件的通道中的上行通道接收第二處理器發(fā)送的數(shù)據(jù)。本發(fā)明的另一目的在于提供一種處理器,所述處理器包括應(yīng)用層和驅(qū)動(dòng)層;所述應(yīng)用層包括寫數(shù)據(jù)指令發(fā)送單元,用于接收輸入的發(fā)送下行數(shù)據(jù)的指令,并根據(jù)所述指令向 驅(qū)動(dòng)層發(fā)送向接收數(shù)據(jù)的處理器寫數(shù)據(jù)的指令;所述驅(qū)動(dòng)層包括信號(hào)量獲取單元,用于根據(jù)接收到的向接收數(shù)據(jù)的處理器寫數(shù)據(jù)的指令向多端口 器件發(fā)送獲取下行信號(hào)量的指令,從多端口器件獲取下行信號(hào)量;數(shù)據(jù)寫入單元,用于當(dāng)成功獲取下行信號(hào)量后,向多端口器件的緩存寫入數(shù)據(jù);中斷信號(hào)發(fā)送單元,用于向接收數(shù)據(jù)的處理器發(fā)送讀取數(shù)據(jù)的中斷信號(hào)。本發(fā)明的另一目的在于提供一種處理器,所述處理器包括應(yīng)用層、驅(qū)動(dòng)層和中斷服務(wù)模塊;所述中斷服務(wù)模塊,用于接收數(shù)據(jù)發(fā)送方的處理器發(fā)送的中斷信號(hào);所述應(yīng)用層包括數(shù)據(jù)讀取單元,用于從驅(qū)動(dòng)層的緩沖區(qū)中讀取數(shù)據(jù);所述驅(qū)動(dòng)層包括中斷信號(hào)量接收單元,用于接收所述中斷處理模塊發(fā)送的中斷信號(hào)量;上行信號(hào)量獲取單元,用于接收到中斷信號(hào)量后,向多端口器件發(fā)送獲取上行信 號(hào)量的指令,從多端口器件獲取上行信號(hào)量;數(shù)據(jù)讀取單元,用于當(dāng)成功獲取上行信號(hào)量后,從多端口器件的緩存讀取數(shù)據(jù)并 存入驅(qū)動(dòng)層的緩沖區(qū)中。在本發(fā)明中,第一處理器通過(guò)多端口器件的通道中的下行通道發(fā)送數(shù)據(jù)至第二處 理器,也可以通過(guò)多端口器件的通道中的上行通道接收第二處理器發(fā)送的數(shù)據(jù),由于多端口器件設(shè)定有多通道,并且每個(gè)通道具備獨(dú)立的讀寫操作,每個(gè)通道規(guī)定傳送的內(nèi)容(AT 命令、VP、數(shù)據(jù)、USSD等),不需要經(jīng)過(guò)復(fù)用和解復(fù)用處理,可以提高兩個(gè)處理器之間數(shù)據(jù)傳 輸?shù)乃俣取?br>

圖1是現(xiàn)有技術(shù)提供的移動(dòng)終端的AP處理器和MODEM處理器之間通過(guò)普通硬件 接口通信時(shí)所使用的通道示意圖;圖2是本發(fā)明實(shí)施例提供的實(shí)現(xiàn)移動(dòng)終端處理器間通訊的系統(tǒng)的結(jié)構(gòu)框圖;圖3是本發(fā)明實(shí)施例提供的實(shí)現(xiàn)移動(dòng)終端處理器間通訊的系統(tǒng)進(jìn)行數(shù)據(jù)傳輸?shù)?示意圖;圖4是本發(fā)明實(shí)施例提供的移動(dòng)終端處理器間通訊時(shí)發(fā)送下行數(shù)據(jù)的方法的流 程圖;圖5是本發(fā)明實(shí)施例提供的移動(dòng)終端處理器間通訊時(shí)接收上行數(shù)據(jù)的方法的流 程圖;圖6是本發(fā)明實(shí)施例提供的通過(guò)多端口器件實(shí)現(xiàn)移動(dòng)終端的AP處理器和MODEM 處理器之間通信時(shí)所使用的通道示意圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白,以下結(jié)合附圖及實(shí)施例,對(duì) 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解,此處所描述的具體實(shí)施例僅用以解釋本發(fā)明,并不 用于限定本發(fā)明。在本發(fā)明實(shí)施例中,第一處理器通過(guò)多端口器件的通道中的下行通道發(fā)送數(shù)據(jù)至 第二處理器,也可以通過(guò)多端口器件的通道中的上行通道接收第二處理器發(fā)送的數(shù)據(jù),由 于多端口器件設(shè)定有多通道,并且每個(gè)通道具備獨(dú)立的讀寫操作,每個(gè)通道規(guī)定傳送的內(nèi) 容(AT命令、VP、數(shù)據(jù)、USSD等),不需要經(jīng)過(guò)復(fù)用和解復(fù)用處理,可以提高兩個(gè)處理器之間 數(shù)據(jù)傳輸?shù)乃俣?。圖2為本發(fā)明實(shí)施例提供的實(shí)現(xiàn)移動(dòng)終端處理器間通訊的系統(tǒng)的結(jié)構(gòu)圖,為了便 于說(shuō)明,僅示出了本發(fā)明實(shí)施例相關(guān)的部分,其中,該系統(tǒng)可以是內(nèi)置于移動(dòng)終端的軟件單 元,硬件單元或者軟硬結(jié)合的單元。其中,該系統(tǒng)包括第一處理器1、多端口器件2和第二 處理器3。其中,在本實(shí)施例中,第一處理器1是AP處理器,第二處理器2是MODEM處理器。其中,多端口器件2具有兩套或多套完全獨(dú)立的數(shù)據(jù)線、地址線、讀/寫控制線,允 許多個(gè)處理器對(duì)多端口器件2中的存儲(chǔ)器的同一單元進(jìn)行同時(shí)存取,并且具有多套完全獨(dú) 立的中斷邏輯來(lái)實(shí)現(xiàn)處理器之間的握手控制信號(hào),另外,還具有獨(dú)立的“忙”邏輯,保證處理 器間同時(shí)對(duì)同一單元進(jìn)行讀/寫操作的正確性,此外,多端口器件的兼容性強(qiáng),讀/寫時(shí)序 與普通單端口器件的存儲(chǔ)器完全一樣,存取速度完全滿足各種處理器的要求。多端口器件2可以采用DPRAM等。具體的多端口器件2采用多通道技術(shù)實(shí)現(xiàn)將多端口的RAM或SPRAM,劃分為多個(gè)通道,各個(gè)通道的作用如下系統(tǒng)參數(shù)區(qū)、AT 指令通道、VP通道、兩個(gè)數(shù)據(jù)通道、非結(jié)構(gòu)化補(bǔ)充數(shù)據(jù)業(yè)務(wù)(Unstructured Supplementary
6Service Data, USSD)通道等,各個(gè)通道互相獨(dú)立,具體的多端口器件的多通道進(jìn)行數(shù)據(jù)傳 輸時(shí)的方法如圖3所示。其中,AP處理器可以通過(guò)通道中的下行通道發(fā)送數(shù)據(jù)至MODEM處 理器,也可以通過(guò)通道中的上行通道接收MODEM處理器發(fā)送的數(shù)據(jù)。其中,第一處理器1包括應(yīng)用層11和驅(qū)動(dòng)層12。其中,應(yīng)用層11包括寫數(shù)據(jù)指令發(fā)送單元111。寫數(shù)據(jù)指令發(fā)送單元111用于在發(fā)送數(shù)據(jù)時(shí),接收輸入的發(fā)送下行數(shù)據(jù)的指令, 根據(jù)該指令向驅(qū)動(dòng)層發(fā)送向?qū)Χ说奶幚砥鲗憯?shù)據(jù)的指令。其中,驅(qū)動(dòng)層12包括信號(hào)量獲取單元121、數(shù)據(jù)寫入單元122、中斷信號(hào)發(fā)送單元 123。信號(hào)量獲取單元121用于根據(jù)接收到的向?qū)Χ说奶幚砥鲗憯?shù)據(jù)的指令向多端口 器件發(fā)送獲取下行信號(hào)量的指令,從多端口器件獲取下行信號(hào)量。數(shù)據(jù)寫入單元122用于當(dāng)獲取下行信號(hào)量成功后,向多端口器件的緩存寫入數(shù) 據(jù)。作為本發(fā)明的一個(gè)實(shí)施例,預(yù)先將多端口器件的下行緩存設(shè)計(jì)成多個(gè)大小相等塊,每個(gè) 塊的大小足以容納最大的下行數(shù)據(jù)幀,系統(tǒng)上電時(shí),第一處理器的驅(qū)動(dòng)層向多端口器件的 控制區(qū)寫入空閑塊數(shù)。當(dāng)?shù)谝惶幚砥飨蚨喽丝谄骷木彺鎸憯?shù)據(jù)時(shí),首先通過(guò)第一處理器 的驅(qū)動(dòng)層向多端口器件獲取下行多端口器件的信號(hào)量,如果獲取失敗,當(dāng)前線程睡眠10ms, 直至獲取成功為止,當(dāng)成功獲取信號(hào)量后,從多端口器件的控制區(qū)讀取當(dāng)前下行剩余塊數(shù), 如果剩余塊數(shù)為0,則釋放信號(hào)量,同時(shí)控制寫線程睡眠10ms,直至有剩余塊可用,然后將 當(dāng)前幀寫入空閑塊,同時(shí)更新寫指針和剩余塊數(shù),釋放信號(hào)量,同時(shí)向?qū)Χ说奶幚砥靼l(fā)送讀 取數(shù)據(jù)的郵箱中斷。中斷信號(hào)發(fā)送單元123用于向?qū)Χ说奶幚砥靼l(fā)送讀取數(shù)據(jù)的中斷信號(hào)。作為本發(fā) 明的一個(gè)實(shí)施例,處理器的驅(qū)動(dòng)層向?qū)Χ说奶幚砥靼l(fā)送讀取數(shù)據(jù)的中斷信號(hào),該中斷可以 是郵箱中斷,也可以是外部中斷。作為本發(fā)明的一個(gè)優(yōu)選實(shí)施例,驅(qū)動(dòng)層還包括下行信號(hào)量釋放單元,該單元用于 當(dāng)向多端口器件的緩存寫入數(shù)據(jù)成功后,釋放獲取的下行信號(hào)量。作為本發(fā)明的另一個(gè)優(yōu)選實(shí)施例,驅(qū)動(dòng)層還包括當(dāng)前寫信息寫入單元,該單元用 于向多端口器件的緩存寫完數(shù)據(jù)后,寫當(dāng)前信息至處理器的應(yīng)用層的控制區(qū),其中,當(dāng)前信 息包括寫入數(shù)據(jù)的長(zhǎng)度,寫入的數(shù)據(jù)在多端口器件的緩存中的存儲(chǔ)位置等信息。其中,第二處理器3包括應(yīng)用層31、驅(qū)動(dòng)層32和中斷服務(wù)模塊33。其中,應(yīng)用層31包括數(shù)據(jù)讀取單元311,該數(shù)據(jù)讀取單元311用于在接收數(shù)據(jù) 時(shí),從驅(qū)動(dòng)層的緩沖區(qū)中讀取數(shù)據(jù)。其中,驅(qū)動(dòng)層32包括中斷信號(hào)量接收單元321、上行信號(hào)量獲取單元322和數(shù)據(jù) 讀取單元323。中斷信號(hào)量接收單元321用于接收到中斷處理模塊33發(fā)送的中斷信號(hào)量。上行信號(hào)量獲取單元322用于接收到中斷信號(hào)量后,向多端口器件發(fā)送獲取上行 信號(hào)量的指令,從多端口器件獲取上行信號(hào)量。數(shù)據(jù)讀取單元323用于當(dāng)獲取上行信號(hào)量成功后,從多端口器件的緩存讀取數(shù)據(jù) 并存入驅(qū)動(dòng)層的緩沖區(qū)中。作為本發(fā)明的一個(gè)實(shí)施例,當(dāng)處理器接收到對(duì)端處理器發(fā)送的 上行數(shù)據(jù)幀中斷信號(hào)(讀取數(shù)據(jù)的中斷信號(hào))時(shí),處理器的中斷服務(wù)模塊向處理器的驅(qū)動(dòng)層的接收線程發(fā)送中斷信號(hào)量,接收線程獲取到該中斷信號(hào)量后,開(kāi)始獲取多端口器件的 上行信號(hào)量,獲取成功后,在確認(rèn)接收緩存非滿和多端口器件的上行數(shù)據(jù)緩存非空時(shí),取得 上行緩存里的數(shù)據(jù)幀數(shù)(非空閑塊數(shù)),然后循環(huán)將這些數(shù)據(jù)讀入處理器的驅(qū)動(dòng)層的緩存 區(qū),同時(shí)更新處理器的應(yīng)用層的控制區(qū)讀指針和空閑塊數(shù)。作為本發(fā)明的另一個(gè)優(yōu)選實(shí)施例,驅(qū)動(dòng)層還包括上行信號(hào)量釋放單元,該單元用 于當(dāng)從多端口器件的緩存中讀取數(shù)據(jù)成功后,釋放獲取的上行信號(hào)量,這樣,一次讀取過(guò)程 完成。作為本發(fā)明的另一個(gè)優(yōu)選實(shí)施例,驅(qū)動(dòng)層還包括當(dāng)前讀信息寫入單元,該單元用 于當(dāng)處理器的應(yīng)用層的讀線程讀取完驅(qū)動(dòng)層的緩沖區(qū)中的數(shù)據(jù)后,寫當(dāng)前信息至處理器的 應(yīng)用層的控制區(qū),其中,當(dāng)前信息包括讀取的數(shù)據(jù)的長(zhǎng)度,讀取的數(shù)據(jù)在處理器的應(yīng)用層的 緩存中的存儲(chǔ)位置等信息。中斷服務(wù)模塊33用于接收對(duì)端處理器發(fā)送的中斷信號(hào),該中斷可以是郵箱中斷, 也可以是外部中斷。另外,作為本發(fā)明的一個(gè)優(yōu)選實(shí)施例,第一處理器1和第二處理器3采用多處理器 分別睡眠機(jī)制,當(dāng)移動(dòng)終端系統(tǒng)上電或喚醒后,啟動(dòng)一預(yù)先設(shè)置的時(shí)間,比如2s的通信口 睡眠超時(shí)定時(shí)器,當(dāng)2s內(nèi)有數(shù)據(jù)收發(fā)時(shí),重啟定時(shí)器;當(dāng)2s內(nèi)無(wú)數(shù)據(jù)收發(fā),定時(shí)器超時(shí),在 超時(shí)函數(shù)里設(shè)置通信口空閑標(biāo)志,即通信口的睡眠條件滿足,處理器進(jìn)入睡眠狀態(tài),當(dāng)系統(tǒng) 其它部分也滿足睡眠條件時(shí),系統(tǒng)即進(jìn)入睡眠狀態(tài)。圖4是本發(fā)明實(shí)施例提供的第一處理器向第二處理器發(fā)送數(shù)據(jù)的方法的流程圖, 詳述如下在步驟S401中,第一處理器的應(yīng)用層接收輸入的發(fā)送下行數(shù)據(jù)的指令,根據(jù)該指 令向驅(qū)動(dòng)層發(fā)送向?qū)Χ说牡诙幚砥鲗憯?shù)據(jù)的指令。在步驟S402中,第一處理器的驅(qū)動(dòng)層根據(jù)接收到的向?qū)Χ说牡诙幚砥鲗憯?shù)據(jù) 的指令向多端口器件發(fā)送獲取下行信號(hào)量的指令,從多端口器件獲取下行信號(hào)量。在步驟S403中,當(dāng)獲取下行信號(hào)量成功后,第一處理器的驅(qū)動(dòng)層向多端口器件的 緩存寫入數(shù)據(jù)。作為本發(fā)明的一個(gè)實(shí)施例,預(yù)先將多端口器件的下行緩存設(shè)計(jì)成多個(gè)大小相等 塊,每個(gè)塊的大小足以容納最大的下行數(shù)據(jù)幀,系統(tǒng)上電時(shí),第一處理器的驅(qū)動(dòng)層向多端口 器件的控制區(qū)寫入空閑塊數(shù)。當(dāng)?shù)谝惶幚砥飨蚨喽丝谄骷木彺鎸憯?shù)據(jù)時(shí),首先通過(guò)第一 處理器的驅(qū)動(dòng)層向多端口器件獲取下行多端口器件的信號(hào)量,如果獲取失敗,當(dāng)前線程睡 眠10ms,直至獲取成功為止,當(dāng)成功獲取信號(hào)量后,從多端口器件的控制區(qū)讀取當(dāng)前下行剩 余塊數(shù),如果剩余塊數(shù)為0,則釋放信號(hào)量,同時(shí)控制寫線程睡眠10ms,直至有剩余塊可用, 然后將當(dāng)前幀寫入空閑塊,同時(shí)更新寫指針和剩余塊數(shù),釋放信號(hào)量,同時(shí)向?qū)Χ说牡诙?理器發(fā)送讀取數(shù)據(jù)的郵箱中斷。其中,步驟S301、步驟S302和步驟S303是第一處理器向多 端口器件的緩存寫入數(shù)據(jù)的過(guò)程,第一處理器每次向多端口器件的緩存寫入一幀數(shù)據(jù)。在步驟S404中,第一處理器的驅(qū)動(dòng)層向?qū)Χ说牡诙幚砥靼l(fā)送讀取數(shù)據(jù)的中斷 信號(hào)。作為本發(fā)明的一個(gè)實(shí)施例,第一處理器的驅(qū)動(dòng)層向?qū)Χ说牡诙幚砥靼l(fā)送讀取數(shù) 據(jù)的中斷信號(hào),該中斷可以是郵箱中斷,也可以是外部中斷。作為本發(fā)明的一個(gè)優(yōu)選實(shí)施例,在步驟S404之前,還包括下述步驟當(dāng)向多端口器件的緩存寫入數(shù)據(jù)成功后,第一處理 器的驅(qū)動(dòng)層釋放獲取的下行信號(hào)量。作為本發(fā)明的另一個(gè)實(shí)施例,在步驟S404之后,還包括下述步驟第一處理器的 驅(qū)動(dòng)層寫當(dāng)前信息至第一處理器的應(yīng)用層的控制區(qū),其中,當(dāng)前信息包括寫入數(shù)據(jù)的長(zhǎng)度, 寫入的數(shù)據(jù)在多端口器件的緩存中的存儲(chǔ)位置等信息。圖5是本發(fā)明實(shí)施例提供的第二處理器接收第一處理器發(fā)送的數(shù)據(jù)的方法的流 程圖,詳述如下在步驟S501中,第二處理器的中斷服務(wù)模塊接收第一處理器發(fā)送的上行數(shù)據(jù)幀 中斷信號(hào)。在步驟S502中,當(dāng)?shù)诙幚砥鞯闹袛喾?wù)模塊接收到第一處理器發(fā)送的上行數(shù) 據(jù)幀中斷信號(hào)時(shí),向第二處理器的驅(qū)動(dòng)層的接收線程發(fā)送中斷信號(hào)量。在步驟S503中,第二處理器的驅(qū)動(dòng)層的接收線程接收到中斷信號(hào)量后,向多端口 器件發(fā)送獲取上行信號(hào)量的指令,從多端口器件獲取上行信號(hào)量。在步驟S504中,當(dāng)獲取上行信號(hào)量成功后,第二處理器的驅(qū)動(dòng)層從多端口器件的 緩存讀取數(shù)據(jù)并存入驅(qū)動(dòng)層的緩沖區(qū)中。作為本發(fā)明的一個(gè)實(shí)施例,當(dāng)?shù)诙幚砥鞯闹袛喾?wù)模塊接收到第一處理器發(fā)送 的上行數(shù)據(jù)幀中斷信號(hào)(讀取數(shù)據(jù)的中斷信號(hào))時(shí),在第二處理器的中斷服務(wù)模塊向第一 處理器的驅(qū)動(dòng)層的接收線程發(fā)送中斷信號(hào)量,接收線程獲取到該中斷信號(hào)量后,開(kāi)始獲取 多端口器件的上行信號(hào)量,獲取成功后,在確認(rèn)接收緩存非滿和多端口器件的上行數(shù)據(jù)緩 存非空時(shí),取得上行緩存里的數(shù)據(jù)幀數(shù)(非空閑塊數(shù)),然后循環(huán)將這些數(shù)據(jù)讀入第二處理 器的驅(qū)動(dòng)層的緩存區(qū),同時(shí)更新第二處理器的應(yīng)用層的控制區(qū)讀指針和空閑塊數(shù)。作為本發(fā)明的一個(gè)優(yōu)選實(shí)施例,當(dāng)從多端口器件的緩存中讀取數(shù)據(jù)成功后,第二 處理器的驅(qū)動(dòng)層釋放獲取的上行信號(hào)量,這樣,一次讀取過(guò)程完成。在步驟S505中,當(dāng)數(shù)據(jù)成功存入驅(qū)動(dòng)層的緩沖區(qū)后,第二處理器的應(yīng)用層的讀線 程從驅(qū)動(dòng)層的緩沖區(qū)中讀取數(shù)據(jù)。作為本發(fā)明的一個(gè)實(shí)施例,當(dāng)從多端口器件讀取的數(shù)據(jù)存入驅(qū)動(dòng)層的緩沖區(qū)中之 后,第二處理器的應(yīng)用層的讀線程從驅(qū)動(dòng)層的緩沖區(qū)中讀取數(shù)據(jù)。作為本發(fā)明的一個(gè)優(yōu)選 實(shí)施例,當(dāng)?shù)诙幚砥鞯膽?yīng)用層的讀線程讀取完驅(qū)動(dòng)層的緩沖區(qū)中的數(shù)據(jù)后,第二處理器 的驅(qū)動(dòng)層寫當(dāng)前信息至第一處理器的應(yīng)用層的控制區(qū),其中,當(dāng)前信息包括讀取的數(shù)據(jù)的 長(zhǎng)度,讀取的數(shù)據(jù)在第二處理器的應(yīng)用層的緩存中的存儲(chǔ)位置等信息。在本發(fā)明實(shí)施例中,采用多端口器件實(shí)現(xiàn)AP處理器和MODEM處理器之間的互連機(jī) 制,能支持兩者之間的高速數(shù)據(jù)傳輸,而且也有助于降低處理器間通信的功耗。其中,多端 口器件的存儲(chǔ)器的存取時(shí)間僅為40ns,能支持高達(dá)400Mbps的數(shù)據(jù)傳輸速度,這不僅足以 滿足目前HSPA移動(dòng)終端要求,而且還為今后吞吐量需求的進(jìn)一步提升奠定了堅(jiān)實(shí)的基礎(chǔ) (比方說(shuō)LTE標(biāo)準(zhǔn))。隨著移動(dòng)終端方面技術(shù)的日益復(fù)雜,處理器間傳輸?shù)臄?shù)據(jù)量肯定會(huì)不 斷加大,利用多端口互連技術(shù),移動(dòng)終端的設(shè)計(jì)人員將不再被處理器間通信瓶頸的問(wèn)題所 困擾。多端口器件設(shè)定有多通道,并且每個(gè)通道具備獨(dú)立的讀寫操作,每個(gè)通道規(guī)定傳 送不同的內(nèi)容(AT命令、VP、數(shù)據(jù)、USSD等),不需要經(jīng)過(guò)復(fù)用和解復(fù)用處理(如圖6所示),可以提高兩個(gè)處理器之間的速度。多端口互連技術(shù)不僅能支持當(dāng)前移動(dòng)終端設(shè)計(jì)方案的高 帶寬與低功耗要求,采用多通道技術(shù),可以進(jìn)一步提高數(shù)據(jù)速率,幫助設(shè)計(jì)人員靈活地推出 成本更低、質(zhì)量更高、上市速度更快的移動(dòng)終端。除了高速之外,低功耗也是本發(fā)明的特點(diǎn)。 如果在整個(gè)數(shù)據(jù)傳輸過(guò)程中兩個(gè)基帶處理器都要求保持工作狀態(tài)(如SPI、UART、I2C或USB 一樣),那么肯定會(huì)影響電池使用壽命。 以上所述僅為本發(fā)明的較佳實(shí)施例而已,并不用以限制本發(fā)明,凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等,均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種移動(dòng)終端處理器間通訊的系統(tǒng),包括第一處理器和第二處理器,其特征在于,所述系統(tǒng)還包括多端口器件,具有多個(gè)上行通道和下行通道,分別與所述第一處理器和第二處理器連接,所述第一處理器通過(guò)所述多端口器件的通道中的下行通道發(fā)送數(shù)據(jù)至第二處理器,所述第一處理器通過(guò)所述多端口器件的通道中的上行通道接收第二處理器發(fā)送的數(shù)據(jù)。
2.如權(quán)利要求1所述的系統(tǒng),其特征在于,所述第一處理器包括 應(yīng)用層和驅(qū)動(dòng)層;所述應(yīng)用層包括寫數(shù)據(jù)指令發(fā)送單元,用于接收輸入的發(fā)送下行數(shù)據(jù)的指令,并根據(jù)所述指令向驅(qū)動(dòng) 層發(fā)送向第二處理器寫數(shù)據(jù)的指令; 所述驅(qū)動(dòng)層包括信號(hào)量獲取單元,用于根據(jù)接收到的向第二處理器寫數(shù)據(jù)的指令向多端口器件發(fā)送獲 取下行信號(hào)量的指令,從多端口器件獲取下行信號(hào)量;數(shù)據(jù)寫入單元,用于當(dāng)獲取下行信號(hào)量成功后,向多端口器件的緩存寫入數(shù)據(jù); 中斷信號(hào)發(fā)送單元,用于向第二處理器發(fā)送讀取數(shù)據(jù)的中斷信號(hào)。
3.如權(quán)利要求1所述的系統(tǒng),其特征在于,所述第二處理器包括 應(yīng)用層、驅(qū)動(dòng)層和中斷服務(wù)模塊;所述中斷服務(wù)模塊,用于接收第一處理器發(fā)送的中斷信號(hào); 所述應(yīng)用層包括數(shù)據(jù)讀取單元,用于從驅(qū)動(dòng)層的緩沖區(qū)中讀取數(shù)據(jù); 所述驅(qū)動(dòng)層包括中斷信號(hào)量接收單元,用于接收所述中斷處理模塊發(fā)送的中斷信號(hào)量; 上行信號(hào)量獲取單元,用于接收到中斷信號(hào)量后,向多端口器件發(fā)送獲取上行信號(hào)量 的指令,從多端口器件獲取上行信號(hào)量;數(shù)據(jù)讀取單元,用于當(dāng)成功獲取上行信號(hào)量后,從多端口器件的緩存讀取數(shù)據(jù)并存入 驅(qū)動(dòng)層的緩沖區(qū)中。
4.如權(quán)利要求2所述的系統(tǒng),其特征在于,所述第一處理器的驅(qū)動(dòng)層還包括下行信號(hào)量釋放單元,用于當(dāng)向多端口器件的緩存成功寫入數(shù)據(jù)后,釋放獲取的下行 信號(hào)量。
5.如權(quán)利要求2所述的系統(tǒng),其特征在于,所述第一處理器的驅(qū)動(dòng)層還包括當(dāng)前寫信息寫入單元,用于當(dāng)向多端口器件的緩存寫數(shù)據(jù)成功后,寫當(dāng)前信息至處理 器的應(yīng)用層的控制區(qū)。
6.如權(quán)利要求3所述的系統(tǒng),其特征在于,所述第二處理器的驅(qū)動(dòng)層還包括上行信號(hào)量釋放單元,用于當(dāng)從多端口器件的緩存中讀取數(shù)據(jù)成功后,釋放獲取的上 行信號(hào)量。
7.如權(quán)利要求3所述的系統(tǒng),其特征在于,所述第二處理器的驅(qū)動(dòng)層還包括當(dāng)前讀信息寫入單元,用于當(dāng)?shù)诙幚砥鞯膽?yīng)用層的讀線程讀取完驅(qū)動(dòng)層的緩沖區(qū)中 的數(shù)據(jù)后,寫當(dāng)前信息至第二處理器的應(yīng)用層的控制區(qū)。
8.一種移動(dòng)終端,其特征在于,所述移動(dòng)終端包括如權(quán)利要求1至7任一項(xiàng)所述的移動(dòng)終端處理器間通訊的系統(tǒng)。
9.一種利用如權(quán)利要求1至7任一項(xiàng)所述的系統(tǒng)實(shí)現(xiàn)移動(dòng)終端處理器間通訊的方法, 其特征在于,所述方法包括下述步驟第一處理器通過(guò)多端口器件的通道中的下行通道發(fā)送數(shù)據(jù)至第二處理器; 第一處理器通過(guò)多端口器件的通道中的上行通道接收第二處理器發(fā)送的數(shù)據(jù)。
10.如權(quán)利要求9所述的方法,其特征在于,所述第一處理器通過(guò)多端口器件的通道中 的下行通道發(fā)送數(shù)據(jù)至第二處理器的步驟具體為第一處理器的應(yīng)用層接收輸入的發(fā)送下行數(shù)據(jù)的指令,并根據(jù)所述指令向驅(qū)動(dòng)層發(fā)送 向第二處理器寫數(shù)據(jù)的指令;第一處理器的驅(qū)動(dòng)層根據(jù)接收到的第二處理器寫數(shù)據(jù)的指令向多端口器件發(fā)送獲取 下行信號(hào)量的指令,從多端口器件獲取下行信號(hào)量;當(dāng)獲取下行信號(hào)量成功后,第一處理器的驅(qū)動(dòng)層向多端口器件的緩存寫入數(shù)據(jù); 當(dāng)寫入數(shù)據(jù)成功后,第一處理器的驅(qū)動(dòng)層向第二處理器發(fā)送讀取數(shù)據(jù)的中斷信號(hào)。
11.如權(quán)利要求9所述的方法,其特征在于,所述第一處理器通過(guò)多端口器件的通道中 的上行通道接收第二處理器發(fā)送的數(shù)據(jù)的步驟具體為第一處理器的中斷服務(wù)模塊接收第二處理器發(fā)送的讀取數(shù)據(jù)的中斷信號(hào); 第一處理器的中斷服務(wù)模塊向第一處理器的驅(qū)動(dòng)層的接收線程發(fā)送中斷信號(hào)量; 第一處理器的驅(qū)動(dòng)層的接收線程接收到中斷信號(hào)量后,向多端口器件發(fā)送獲取上行信 號(hào)量的指令,從多端口器件獲取上行信號(hào)量;當(dāng)成功獲取上行信號(hào)量后,第一處理器的驅(qū)動(dòng)層從多端口器件的緩存讀取數(shù)據(jù)并存入 驅(qū)動(dòng)層的緩沖區(qū)中;當(dāng)數(shù)據(jù)成功存入驅(qū)動(dòng)層的緩沖區(qū)后,第一處理器的應(yīng)用層的讀線程從驅(qū)動(dòng)層的緩沖區(qū) 中讀取數(shù)據(jù)。
12.如權(quán)利要求10所述的方法,其特征在于,在所述第一處理器的驅(qū)動(dòng)層向第二處理 器發(fā)送讀取數(shù)據(jù)的中斷信號(hào)的步驟之前,所述方法還包括下述步驟當(dāng)向多端口器件的緩存成功寫入數(shù)據(jù)后,第一處理器的驅(qū)動(dòng)層釋放獲取的下行信號(hào)量。
13.如權(quán)利要求10所述的方法,其特征在于,在所述第一處理器的驅(qū)動(dòng)層向第二處理 器發(fā)送讀取數(shù)據(jù)的中斷信號(hào)的步驟之后,所述方法還包括下述步驟第一處理器的驅(qū)動(dòng)層寫當(dāng)前信息至處理器的應(yīng)用層的控制區(qū)。
14.如權(quán)利要求11所述的方法,其特征在于,在所述第一處理器的應(yīng)用層的讀線程從 驅(qū)動(dòng)層的緩沖區(qū)中讀取數(shù)據(jù)的步驟之前,所述方法還包括下述步驟當(dāng)從多端口器件的緩存中讀取數(shù)據(jù)成功后,第一處理器的驅(qū)動(dòng)層釋放獲取的上行信號(hào)量。
15.如權(quán)利要求11所述的方法,其特征在于,在所述第一處理器的應(yīng)用層的讀線程從 驅(qū)動(dòng)層的緩沖區(qū)中讀取數(shù)據(jù)的步驟之后,所述方法還包括下述步驟當(dāng)?shù)谝惶幚砥鞯膽?yīng)用層的讀線程讀取完驅(qū)動(dòng)層的緩沖區(qū)中的數(shù)據(jù)后,第一處理器的驅(qū) 動(dòng)層寫當(dāng)前信息至第一處理器的應(yīng)用層的控制區(qū)。
全文摘要
本發(fā)明適用于移動(dòng)通信領(lǐng)域,提供了一種移動(dòng)終端處理器間通訊的系統(tǒng)、方法及移動(dòng)終端,包括第一處理器和第二處理器,所述系統(tǒng)還包括多端口器件,具有多個(gè)上行通道和下行通道,分別與所述第一處理器和第二處理器連接,所述第一處理器通過(guò)所述多端口器件的通道中的下行通道發(fā)送數(shù)據(jù)至第二處理器,所述第一處理器通過(guò)所述多端口器件的通道中的上行通道接收第二處理器發(fā)送的數(shù)據(jù)。本發(fā)明,第一處理器和第二處理器通過(guò)多端口器件發(fā)送和接收數(shù)據(jù),由于多端口器件設(shè)定有多通道,并且每個(gè)通道具備獨(dú)立的讀寫操作,每個(gè)通道規(guī)定傳送不同的內(nèi)容,不需要經(jīng)過(guò)復(fù)用和解復(fù)用處理,可以提高兩個(gè)處理器之間數(shù)據(jù)傳輸?shù)乃俣取?br> 文檔編號(hào)H04W28/02GK101860894SQ20101011801
公開(kāi)日2010年10月13日 申請(qǐng)日期2010年3月4日 優(yōu)先權(quán)日2010年3月4日
發(fā)明者張碧君, 郝國(guó)棟 申請(qǐng)人:宇龍計(jì)算機(jī)通信科技(深圳)有限公司
網(wǎng)友詢問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1
太仓市| 开鲁县| 金湖县| 丹东市| 盱眙县| 莱芜市| 沭阳县| 安仁县| 枣阳市| 铅山县| 巴彦淖尔市| 江源县| 萍乡市| 云林县| 杭锦后旗| 高青县| 紫金县| 县级市| 牡丹江市| 聂荣县| 北流市| 伊川县| 平遥县| 仪陇县| 武安市| 大埔县| 孙吴县| 沙坪坝区| 盐池县| 阿克| 泰顺县| 黑龙江省| 丰原市| 博野县| 太原市| 玉龙| 宁河县| 西乌珠穆沁旗| 陆河县| 大安市| 阿克陶县|