專利名稱：集成半導(dǎo)體元件的制造方法及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成半導(dǎo)體元件的制造方法及其結(jié)構(gòu)，且特別是有關(guān)于一種 整合半導(dǎo)體工藝及微機(jī)電系統(tǒng)工藝的集成半導(dǎo)體元件的制造方法及其結(jié)構(gòu)。
背景技術(shù)：
微機(jī)電系統(tǒng)麥克風(fēng)的設(shè)計(jì)例如是揭露于美國專利案US 5，490，220中。麥克風(fēng)的 訊號(hào)處理需要半導(dǎo)體零件形式的集成電路，而常用的微機(jī)電系統(tǒng)麥克風(fēng)通常并入一般封裝 件。因此，此種微機(jī)電系統(tǒng)麥克風(fēng)具有混合的零件。另一種可能性為整合微機(jī)電系統(tǒng)麥克 風(fēng)與集成電路零件于單一模塊中。然而，在此情況下需要相當(dāng)大的硅或半導(dǎo)體面積以制作 麥克風(fēng)，且麥克風(fēng)配置于或并入封裝體的方法十分復(fù)雜。常用技藝中，麥克風(fēng)是形成于一芯 片上，且集成電路零件是形成于另一芯片上。至少兩芯片是封裝于同一模塊中。然而，具有 麥克風(fēng)的模塊需要相當(dāng)大的硅或半導(dǎo)體面積，且此模塊具有較大的尺寸或必須以復(fù)雜的方 式封裝，因而增加成本且使得制造過程更為復(fù)雜。

發(fā)明內(nèi)容
本發(fā)明是有關(guān)于一種集成半導(dǎo)體元件的制造方法，此方法整合了半導(dǎo)體工藝及微 機(jī)電系統(tǒng)工藝。半導(dǎo)體單元及微機(jī)電單元是通過同一工藝而形成于一芯片上。根據(jù)本發(fā)明提出一種集成半導(dǎo)體元件的制造方法。此裝置包括下列步驟。提供具 有第一區(qū)域及第二區(qū)域的襯底，以及利用一工藝而于第一區(qū)域中形成半導(dǎo)體單元，并于第 二區(qū)域中形成微機(jī)電系統(tǒng)單元。根據(jù)本發(fā)明提出一種集成半導(dǎo)體元件，包括襯底、半導(dǎo)體單元及微機(jī)電系統(tǒng)單元。 襯底具有第一區(qū)域及第二區(qū)域。半導(dǎo)體單元是形成于第一區(qū)域。微機(jī)電系統(tǒng)單元是形成于 第二區(qū)域。半導(dǎo)體單元及微機(jī)電系統(tǒng)單元是于同一工藝中形成。為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖式， 作詳細(xì)說明如下。


圖IA至圖IG繪示依據(jù)本發(fā)明的第一實(shí)施例的集成半導(dǎo)體元件的制造方法；圖2A至圖2U繪示依據(jù)本發(fā)明的第二實(shí)施例的集成半導(dǎo)體元件的制造方法；圖3繪示依據(jù)本發(fā)明的第二實(shí)施例的集成半導(dǎo)體元件的電路；圖4A繪示依照由本發(fā)明的第二實(shí)施例衍生出的第一種集成半導(dǎo)體元件的剖面 圖；圖4B繪示圖4A的集成半導(dǎo)體元件的電路；圖5A繪示依照由本發(fā)明的第二實(shí)施例衍生出的第二種集成半導(dǎo)體元件的剖面 圖；圖5B繪示圖5A的集成半導(dǎo)體元件的電路；
圖6A繪示依照由本發(fā)明的第二實(shí)施例衍生出的第三種集成半導(dǎo)體元件的剖面 圖；以及圖6B繪示圖6A的集成半導(dǎo)體元件的電路。主要元件符號(hào)說明102:硅層104 :P型外延層106、208:襯底110、210:第一區(qū)域112:第一部分114:第二部分116:第三部分120,220 第二區(qū)域132、134 :N 型勢(shì)壘層136、138 :P 型勢(shì)壘層142、144:N 型阱146:高壓N型阱147、148:P 型阱152、154:場氧化層164:薄柵極氧化層166、168、180 多晶硅層172、174、176 :P 型體182、184 高摻雜N型阱186 第一金屬層187 導(dǎo)孔188 第二金屬層189 鈍化層190,223 光刻膠層200,300,400 集成半導(dǎo)體元件205:護(hù)圈222:固有氧化層224 墊氧化層226 氧化層227,250a,279 光刻膠層227a、227b、278 開口228 溝道228a 犧牲氧化層229:凹槽230 柵極氧化層232、240、242、246、248、249 多晶硅層
244、,246 多晶硅層
246電容器
248偏壓電阻器
250:P型體
252屏蔽
260高N型摻雜區(qū)域
270層間介電層
271、,273,275 光刻膠
270a 接觸孔
272金屬層
274保護(hù)層
277膠帶
具體實(shí)施例方式本發(fā)明是關(guān)于一種集成半導(dǎo)體元件的制造方法。此制造方法包括下列步驟。首先， 提供具有第一區(qū)域及第二區(qū)域的襯底。接著，利用一工藝而于第一區(qū)域中形成半導(dǎo)體單元， 并于第二區(qū)域中形成微機(jī)電系統(tǒng)單元。此工藝整合了半導(dǎo)體工藝及微機(jī)電系統(tǒng)工藝。此外， 如后所述，此工藝在多個(gè)不同的方面改善了半導(dǎo)體單元及微機(jī)電系統(tǒng)單元的特性。第一實(shí)施例本發(fā)明的第一實(shí)施例提供一種集成半導(dǎo)體元件的制造方法。半導(dǎo)體元件例如 是單一芯片上具有N通道金屬氧化物半導(dǎo)體(NMOS)、NPN雙極性結(jié)晶體管(NPN bipolar junction transistor,NPN BJT)、橫向擴(kuò)散金屬氧化物半導(dǎo)體(lateral depletion NMOS, LDNM0S)及麥克風(fēng)的半導(dǎo)體元件。請(qǐng)參照?qǐng)DIA至圖1G。圖IA至圖IG繪示依據(jù)本發(fā)明的 第一實(shí)施例的集成半導(dǎo)體元件的制造方法。首先，依照下列步驟提供一襯底(如圖IB所 示的襯底106)。襯底106被分為兩個(gè)區(qū)域第一區(qū)域110及第二區(qū)域120。至少一半導(dǎo)體 單元(例如是LDNM0S)是形成于第一區(qū)域110中，且至少一微機(jī)電系統(tǒng)單元(例如為麥克 風(fēng))是形成于第二區(qū)域120中。第一區(qū)域110具有第一部分112、第二部分114及第三部 分116。第三部分116是鄰近于第二區(qū)域120。如圖IA所示，提供一 P型摻雜硅層102。例 如是砷的N型摻雜物被注入且驅(qū)入硅層102中，用以分別于第一部分112及第二部分114 中形成N型勢(shì)壘層(N-type barrier layers，NBL) 132及134。例如是硼的P型摻雜物被 注入且驅(qū)入硅層102中，用以于第一部分112及第二部分114間形成P型勢(shì)壘層(P-type barrier layers，PBL) 136，于第二部分114及第三部分116間形成P型勢(shì)壘層136，并于第 二區(qū)域120中形成多個(gè)分離的P型勢(shì)壘層138。接著，如圖IB所示，于硅層102上形成P型 外延層(印i layer) 104。N型摻雜物被注入于外延層104中，以于第一部分112中形成兩 個(gè)N型阱142，于第二部分114中形成兩個(gè)N型阱144，并于第三部分116中形成高壓N型 阱(high voltage N well, HVNW)。P型摻雜物被注入于外延層104中，用以于N型勢(shì)壘層 132及134上形成兩個(gè)P型阱148，并于第一區(qū)域110中的P型勢(shì)壘層136上形成兩個(gè)P型 阱148。進(jìn)行一驅(qū)入步驟以活化摻雜物，且摻雜物是于硅層102及外延層104中擴(kuò)散，以形 成如圖IB中所示的襯底106。襯底的第一區(qū)域110被分為三個(gè)部分112、114及116，且N通道金屬氧化物半導(dǎo)體、NPN雙極性結(jié)晶體管、橫向擴(kuò)散金屬氧化物半導(dǎo)體將分別形成于其 中。由P型勢(shì)壘層136定義的其余的第一區(qū)域110(亦即第一部分112及第二部分114間 的部分以及第二部分114及第三部分116間的部分)是用以分隔每一個(gè)半導(dǎo)體單元。微機(jī) 電系統(tǒng)單元將形成于襯底的第二區(qū)域120。此處的微機(jī)電系統(tǒng)單元即麥克風(fēng)。然后，當(dāng)覆蓋具有相對(duì)應(yīng)的圖案的光刻膠(未繪示于圖中)時(shí)，P型摻雜物被注入 于N型外延層104中。因此，P型阱147是形成于第一區(qū)域110中，如圖IB所示。如此一 來增加了 P型阱中的摻雜物的濃度，進(jìn)而防止沖壓問題(punch problem)或調(diào)整半導(dǎo)體單 元的特性。之后，當(dāng)覆蓋相同的光刻膠時(shí)，進(jìn)行場氧化(field oxidation)以于未覆蓋的 襯底106上形成場氧化層152及154，如圖IC所示。具體地來說，場氧化層152是形成于 高壓N型阱146上以電性隔離，且場氧化層154是位于第二區(qū)域120中的外延層104上。 然后，厚柵極氧化層162是形成于高壓N型阱146的暴露的表面上，其厚度例如是450埃 (angstroms)。薄柵極氧化層164是形成于P型阱147的暴露的表面上，其厚度例如是115 埃。不同半導(dǎo)體單元的柵極氧化層是依序形成，使其能具有各自的電性特性。于襯底上沉積多晶硅層(Polysilicon layer)，此多晶硅層亦即166/168。之后， 依據(jù)圖案化的光刻膠層刻蝕多晶硅層166/168以作為半導(dǎo)體單元的柵極電極。硅化鎢層較 佳地是沉積于多晶硅層166/168上，且整體厚度約為2700埃。圖案化的多晶硅層166/168 是形成于第一區(qū)域112及第三區(qū)域116中，如圖ID所示。在第三部分116中，多晶硅層166 是形成于厚柵極氧化層162及部分的場氧化層上，并作為橫向擴(kuò)散金屬氧化物半導(dǎo)體中的 柵極電極。第一部分116中，多晶硅層168是形成于薄柵極電極層164上，并作為N通道金 屬氧化物半導(dǎo)體的柵極電極之用。然后，當(dāng)覆蓋具有對(duì)應(yīng)的圖案的光刻膠(未繪示于圖中)時(shí)，例如為硼的P型摻雜 物被注入于外延層104中。摻雜物試被光刻膠及多晶硅層166及168阻隔，但可穿透場氧 化層154與柵極氧化層162。通過以約45度的角度進(jìn)行注入并水平地旋轉(zhuǎn)整個(gè)元件，摻雜 物亦可注入于多晶硅層166下的襯底。依此，可在第一區(qū)域110中的P型勢(shì)壘層136上形 成P型體(P_body)172，在高壓N型阱146中形成P型體174，并在第二區(qū)域120中的P型 勢(shì)壘層138上形成多個(gè)P型體176。由于P型體172/174/176及P型勢(shì)壘層136/138中進(jìn) 行了額外的注入，在P型體172/174/176及P型勢(shì)壘層136/138中的P型摻雜體的濃度是 高于P型外延層104中的P型摻雜體的濃度。此處的P型摻雜體例如是硼。接著，由多晶硅形成的膜層被沉積于襯底106上。之后，圖案化此多晶硅形成的膜 層，且多晶硅層180是形成于第二區(qū)域120中的圖案化的場氧化層154及外延層104上。一 層高溫氧化物(未繪示于圖中)是較佳地于多晶硅層180之前形成。高溫氧化物的厚度約 為370埃，且多晶硅層的厚度約為1800埃。接著進(jìn)行半導(dǎo)體的制造。如圖IF所示，依序進(jìn)行一連串的步驟。此些步驟例如包 括下列步驟注入N型摻雜物以形成高摻雜N型阱182，且高摻雜N型阱182是作為N通道 金屬氧化物半導(dǎo)體或高壓N型阱的源極/漏極區(qū)域；注入P型摻雜物以形成高摻雜N型阱 184 ；刻蝕接觸孔并形成接點(diǎn)185 ；沉積第一金屬層186 ；刻蝕通孔并形成導(dǎo)孔187 ；沉積第 二金屬層188并沉積鈍化層(passivation layer) 189。至此已分別于第一部分112、第二 部分114及第三部分116中形成N通道金屬氧化物半導(dǎo)體、NPN雙極性結(jié)晶體管及橫向擴(kuò)散 金屬氧化物半導(dǎo)體。此外，與麥克風(fēng)接觸的電極188a及184a亦于半導(dǎo)體工藝中形成。之后，圖案化鈍化層189，藉以形成測試窗并暴露第二區(qū)域120。圖案化鈍化層189的步驟是 半導(dǎo)體工藝的常用步驟。暴露第二區(qū)域120則是為了進(jìn)行后續(xù)的微機(jī)電系統(tǒng)的工藝。進(jìn)行晶背拋光(wafer backside grinding)以移除部分的硅層102。形成圖案化 的光刻膠層190以暴露襯底106的第二區(qū)域120的背面，如圖IG所示。之后，以刻蝕劑刻 蝕襯底106，且刻蝕劑對(duì)于低濃度的P型摻雜物及高濃度的P型摻雜物的硅層具有選擇性。 刻蝕劑較佳地為氫氧化鉀，其對(duì)于硅層102及外延層104的刻蝕率遠(yuǎn)大于對(duì)于P型勢(shì)壘層 138及P型體176的刻蝕率。接著，進(jìn)一步刻蝕場氧化層154及高溫氧化物，且刻蝕劑較佳 地為緩沖氧化刻蝕液(buffer oxide etching solution，BOE)。緩沖氧化刻蝕液包括氫氟 酸、過氧化氫及去離子水。因此，多晶硅層180具有固定的末端及震動(dòng)的功能，以作為微機(jī) 電系統(tǒng)單元的隔膜。當(dāng)移除光刻膠層190之后即完成依據(jù)本發(fā)明的第一實(shí)施例的集成半導(dǎo) 體裝置。上述的方法將微機(jī)電系統(tǒng)工藝整合至高壓工藝(亦即一種半導(dǎo)體制造)。其中部 分步驟為高壓工藝的步驟，且此些步驟亦用以形成微機(jī)電系統(tǒng)單元。舉例來說，用以隔離且 形成于半導(dǎo)體單元(亦即N通道金屬氧化物半導(dǎo)體、NPN雙極性結(jié)晶體管及橫向擴(kuò)散金屬 氧化物半導(dǎo)體)間的P型勢(shì)壘層136與P型體172以及高壓N型阱中的P型體174是利用 高壓工藝中的步驟而形成。此外，在此注入步驟中，P型勢(shì)壘層138及P型體176被同時(shí)形 成并作為麥克風(fēng)中的音孔。用以隔離的場氧化層152是利用半導(dǎo)體制造的步驟而形成，且 麥克風(fēng)中的場氧化層154是于將隔膜(亦即多晶硅層180)成形時(shí)同時(shí)形成。依此，僅于高 壓工藝中添加一額外的光刻膠層190即可整合兩個(gè)工藝。第二實(shí)施例本發(fā)明的第二實(shí)施例是提供一種集成半導(dǎo)體元件的制造方法。此處的集成半導(dǎo) 體元件例如是單一芯片上的前置放大器與麥克風(fēng)。本實(shí)施例中，前置放大器是較佳地為溝 道式功率金屬氧化半導(dǎo)體場效晶體管(powerMetal-Oxide-Semiconductor Field-Effect Transistor,power M0SFET)。請(qǐng)參照?qǐng)D2A至圖2U。圖2A至圖2U繪示依據(jù)本發(fā)明的第二 實(shí)施例的集成半導(dǎo)體元件的制造方法。首先，提供包括氧化層202的襯底208、形成于氧化 層202上的N型硅層204及形成于N型硅層204上的N型外延層206。襯底208被分為兩 個(gè)區(qū)域第一區(qū)域210及第二區(qū)域220。至少一個(gè)半導(dǎo)體單元(例如是前置放大器)是形 成于第一區(qū)域210。至少一個(gè)微機(jī)電單元(例如是麥克風(fēng))是形成于第二區(qū)域220。然后， 沉積約為7000埃的固有氧化層(initial oxide layer) 222于襯底208上。接著，根據(jù)光 刻膠層223刻蝕固有氧化層222，如圖2A所示。請(qǐng)參照?qǐng)D2B，約為300埃的墊氧化層(pad oxide layer) 224是形成于襯底208上。 形成于第一區(qū)域210中的墊氧化層224是較第二區(qū)域220中的固有氧化層222薄。接著，圖 案化的光刻膠層225被形成于氧化層222及224上，且圖案化的光刻膠層225具有兩個(gè)開 口，用以暴露第一區(qū)域210中的墊氧化層224的表面。例如是硼的P型摻雜物系穿過墊氧化 層224而注入于襯底208中，且護(hù)圈(guard ring) 205是形成于半導(dǎo)體單元的邊緣以預(yù)防崩 潰。P型摻雜物較佳地為硼，注入能量約為90keV，且注入劑量較佳地約為1.5X1013atomS/ cm2。進(jìn)行驅(qū)入步驟，亦即以1150°C的溫度加熱20分鐘，且護(hù)圈中的摻雜物是橫向及向下擴(kuò) 散，如圖2C所示。另一個(gè)約為6000埃的四乙硅酸氧化層(TE0S oxide layer)是通過低壓化學(xué)氣相沉積法(low pressure chemical vapor deposition, LPCVD)而沉積于固有氧化層 222 及墊氧化層224上。如圖2C所示，由于是由氧化物所形成，被合并的氧化層被標(biāo)示為標(biāo)號(hào) 226。具有兩組開口 227a及227b的圖案化的光刻膠層227是形成于氧化層226上。光刻 膠層227的一組開口 227a暴露第一區(qū)域210中的墊氧化層224的表面，且另一組開口 227b 暴露第二區(qū)域220中的氧化層226。根據(jù)圖案化的光刻膠層227而刻蝕氧化層226，直到第 一區(qū)域210中的襯底208暴露于殘留氧化層226外，如圖2C所示。由于第一區(qū)域210中的 氧化層226較第二區(qū)域220中的氧化層226薄，因此，第二區(qū)域220中的氧化層226并不會(huì) 被移除及暴露襯底208的表面。如圖2D所示，移除光刻膠層227。當(dāng)暴露的襯底208被氧化層226所遮蔽時(shí)，暴 露的襯底208進(jìn)一步被刻蝕。氧化層226亦于刻蝕的步驟中減少。此步驟于第一區(qū)域210 中形成多個(gè)溝道(trench) 228，并使得第二區(qū)域220中的氧化層226具有凹槽的形狀。溝道 228的深度約為1. 7至2.2 μ m。進(jìn)行預(yù)犧牲氧化清潔(pre-sacrificed oxidation clean)及犧牲氧化 (sacrificed oxidation)的步驟。以1150°C的溫度加熱裝置30分鐘。犧牲氧化層228a 是形成于溝道228中，如圖2E所示。之后，以緩沖氧化刻蝕液(Buffered Oxide Etching, B0E)移除犧牲氧化層228a及氧化層226。于刻蝕步驟之后，氧化層226變得更薄，且溝道 228的角落變圓，如圖2F所示。接著，如圖2G所示，通過以1000°C的溫度加熱87分鐘而進(jìn)行柵極氧化。柵極氧化 層230是形成于溝道228中并形成于襯底208上。柵極氧化層230的厚度約為700埃。然 后，沉積并圖案化約為7000埃的多晶硅層232(臨場摻雜磷離子)，使得摻雜多晶硅層232 位于溝道228中且于柵極氧化層230上，作為半導(dǎo)體單元的柵極電極之用。約為7000埃的多晶硅層240被沉積于襯底208及殘留氧化層226上，并于之后 由例如為硼的P型摻雜物所注入，如圖2H所示。注入能量約為30keV，且注入劑量約為 7. 5X1014atOmS/Cm2。接著，將多晶硅層240圖案化，以作為半導(dǎo)體單元及微機(jī)電系統(tǒng)單元 的不同元件。其中，多晶硅層242是作為電性連接至柵極電極232的導(dǎo)體，多晶硅層244是 作為二極管對(duì)(diode pairs)的主體，多晶硅層246是作為麥克風(fēng)的隔膜(diaphragm)，多 晶硅層248是作為用以施加偏壓的輸入串聯(lián)電阻器(input series resistor，Rg)，多晶硅 層249是作為前置放大器的負(fù)載電阻器(loading resistor, Rd)。顯然的，此步驟整合了 半導(dǎo)體工藝及微機(jī)電系統(tǒng)工藝。如圖2J所示，注入P型摻雜體于被圖案化光刻膠層250a覆蓋的襯底208中，并于 溝道228間形成P型體250。注入能量約為IOOKeV,且注入劑量約為9 X 1012atomS/Cm2。然 后，進(jìn)行例如是以1050°C的溫度加熱60分鐘的驅(qū)入步驟。P型體250的P型摻雜物是于襯 底208中向下擴(kuò)散，且多晶硅層246的壓力亦可于驅(qū)入步驟之后釋放。驅(qū)入步驟是半導(dǎo)體 工藝的常用步驟，此步驟亦改善了麥克風(fēng)的隔膜。以氫氟酸浸潤的方式移除于驅(qū)入步驟中產(chǎn)生的氧化層。之后，當(dāng)以圖案化的屏 蔽252覆蓋時(shí)，例如是砷的N型摻雜物被注入于襯底208及P型體250中。注入能量約為 60KeV，且注入劑量約為8X1015atomS/Cm2。依此而形成作為半導(dǎo)體的源極區(qū)域之用的高N 型摻雜區(qū)域260。N型摻雜物亦注入于部分的P型摻雜多晶硅層244，用以定義二極管。此 外，N型摻雜物被選擇性地注入于P型多晶硅層248或249中，用以調(diào)整電阻器。本實(shí)施例中，N型摻雜物被注入于多晶硅層248中，但未注入于多晶硅層249中。負(fù)載電阻器(Rd) 249 的薄膜電阻較偏壓電阻器(Rg) 248的薄膜電阻大。當(dāng)分別通過改變屏蔽252及注入而改變 電阻器及二極管的摻雜物濃度時(shí)，這兩個(gè)電阻器Rd及Rg的電阻與電極體的電阻是不同，使 得半導(dǎo)體單元及微機(jī)電系統(tǒng)對(duì)應(yīng)地符合。接著，移除圖案化的光刻膠層252，并進(jìn)行例如是以950°C的溫度加熱80分鐘的驅(qū) 入步驟。請(qǐng)參照?qǐng)D2M，層間介電層270(interlayer dielectric)是形成于襯底208上。當(dāng) 覆蓋圖案化的光刻膠271時(shí)，刻蝕層間介電層270，并同時(shí)刻蝕柵極氧化層230。許多接觸 孔270a是形成于層間介電層270上，用以暴露摻雜的多晶硅層242/264/246/248/249及P 型體250的表面，如圖2M所示。當(dāng)移除圖案化的光刻膠271之后，例如是二氟化硼的P型 摻雜物被注入于暴露的P型體250中，特別是介于高N型摻雜區(qū)域260間的區(qū)域。注入能 量約為50keV，且注入劑量較佳地約為1. 5X1015atoms/cm2o進(jìn)行例如是以1000°C的溫度加 熱30秒的快速退火(r apid thermal annealing，RTA)，用以活化摻雜物。之后，依序進(jìn)行 清洗及回焊的步驟，使得層間介電層270的角落變圓，進(jìn)而使得將金屬填入接觸孔270a的 步驟得以更容易地進(jìn)行。接著，以緩沖氧化刻蝕劑刻蝕由回焊的步驟產(chǎn)生的氧化層。之后，濺射鈦/氮化鈦 層(未繪示于圖中)，以作為勢(shì)壘層之用。鈦/氮化鈦層是沿著層間介電層270、摻雜的多晶 硅層242/264/246/248/249及P型體250的表面而形成。然后，進(jìn)行后金屬快速熱處理程 序(post-metal rapid thermalprocess)，例如是以600°C的溫度加熱30秒。請(qǐng)參照?qǐng)D2N， 濺射例如是鋁及銅的金屬層272，且接觸孔是以金屬層272填充且形成于層間介電層270的 表面上。金屬層272的厚度較佳地為3 μ m。如圖20所示，當(dāng)覆蓋圖案化的光刻膠273時(shí)刻 蝕金屬層272，以于單元中形成多個(gè)導(dǎo)線及連接。當(dāng)屏蔽273的圖案改變時(shí)，集成元件(如 圖2U中的標(biāo)號(hào)200)的布局將會(huì)不同，如本發(fā)明其它實(shí)施例所述。另一方面，金屬層272亦 可作為麥克風(fēng)的背板。由于其厚度的關(guān)系，金屬層272可提供麥克風(fēng)足夠的支撐。保護(hù)層274是形成于圖案化的金屬層270上，且以400至450°C的溫度加熱30分 鐘。此處的保護(hù)層274較佳地包括等離子體增強(qiáng)氧化物(plasma-enhanced oxide，PE0X)、 次大氣壓未摻雜硅玻璃(sub-atomphereundoped silicon glass, SAUSG)及等離子體增強(qiáng) 氮化硅(plasma enhancedsilicon nitride，PESIN)。當(dāng)以圖案化的光刻膠275遮蔽時(shí)對(duì) 保護(hù)層274進(jìn)行干法刻蝕，用以定義墊開口區(qū)(pad open region)。當(dāng)露出金屬層272時(shí) 即停止刻蝕的步驟。需注意的是，由于位于金屬層的暴露開口下的部分層間介電層270并 未被光刻膠層275或金屬層272所遮蔽，僅有部分的層間介電層270被刻蝕，如圖2Q所示。 之后，進(jìn)一步進(jìn)行濕法刻蝕以移除疊層于N型摻雜多晶硅層246上的層間介電層270，如圖 2R所示。N型摻雜多晶硅層246被作為麥克風(fēng)的隔膜。此步驟使得麥克風(fēng)的隔膜被部分地 釋放。進(jìn)行晶圓允收測試(wafer acceptance test,WAT)以檢查元件的電性特性。集成 半導(dǎo)體元件200的前側(cè)是被藍(lán)色膠帶277所覆蓋，如圖2S所示。拋光半導(dǎo)體元件200的背 面以移除部分的襯底208，并接著拋光半導(dǎo)體元件200的背面。之后，對(duì)拋光半導(dǎo)體元件200 的背面進(jìn)行濕法刻蝕并加以清洗，以釋放襯底208的壓力。然后，如圖2S所示，以圖案化光 刻膠層279覆蓋襯底208的背面，并通過感應(yīng)耦合等離子體(induced couple plasma, I CP) 刻蝕襯底208的背面?？涛g的襯底208具有開口 278，以暴露氧化層226。以反應(yīng)性離子刻蝕法(reactive ion etch，RIE)進(jìn)一步刻蝕暴露的氧化層226，直到露出多晶硅層246。如 圖2T所示，作為麥克風(fēng)的隔膜的多晶硅層246是于兩端固定但于中間釋放，使得多晶硅層 246得以振動(dòng)。需注意的是，氧化層226(請(qǐng)參照?qǐng)D2D)的凹槽229使得多晶硅層246具有 其形狀。因此，當(dāng)隔膜振動(dòng)時(shí)，隔膜能具有良好的穩(wěn)定性。由于氧化層的凹槽229能于形成 硅溝道228時(shí)同時(shí)形成，因而不需要另外進(jìn)行多晶硅層246的塑形的步驟。多晶硅層246 的塑形是半導(dǎo)體工藝的常用步驟。當(dāng)移除圖案化的光刻膠層279之后即完成集成半導(dǎo)體元件200，如圖2U所示。圖 3繪示依據(jù)本發(fā)明的第二實(shí)施例的集成半導(dǎo)體元件的電路。請(qǐng)參照?qǐng)D2U及圖3，半導(dǎo)體元 件，亦即金屬氧化半導(dǎo)體場效晶體管，是共同源極前置放大器。電容器(Cl) 246是并聯(lián)于麥 克風(fēng)的偏壓電阻器(Rg) 248。多個(gè)金屬氧化半導(dǎo)體場效晶體管是彼此并聯(lián)，其源極區(qū)域是電 性連接，且漏極區(qū)域亦電性連接，進(jìn)而增加通道寬度并改善放大效果。集成半導(dǎo)體元件的電路布局隨著金屬層272的圖案及金屬層272間的導(dǎo)線而不 同。當(dāng)金屬層272的圖案及零件間的電性連接改變時(shí)，元件的電路布局亦對(duì)應(yīng)地改變。因 此，以上所揭露的方法可應(yīng)用至不同的半導(dǎo)體元件。以下敘述至少三種集成半導(dǎo)體元件的 電路。請(qǐng)參照?qǐng)D4A及圖4B。圖4A繪示依照由本發(fā)明的第二實(shí)施例衍生出的第一種集成半 導(dǎo)體元件的剖面圖。圖4B繪示圖4A的集成半導(dǎo)體元件的電路。除了電容器(C2)與電阻 器(Rg)間的電性連接之外，集成半導(dǎo)體元件300具有與集成半導(dǎo)體元件200相似的結(jié)構(gòu)。 金屬氧化半導(dǎo)體場效晶體管亦為共同源極前置放大器，但電容器(C2)是與麥克風(fēng)的偏壓 電阻器(Rg)串聯(lián)。請(qǐng)參照?qǐng)D5A及圖5B。圖5A繪示依照由本發(fā)明的第二實(shí)施例衍生出的第二種 集成半導(dǎo)體元件的剖面圖。圖5B繪示圖5A的集成半導(dǎo)體元件的電路。除了金屬層272 的圖案及保護(hù)層274之外，集成半導(dǎo)體元件400具有與集成半導(dǎo)體元件200相似的結(jié) 構(gòu)。此例子中，金屬氧化半導(dǎo)體場效晶體管是源極隨耦器前置放大器(source follower pre-amplifier)0電容器(Cl)亦與麥克風(fēng)的偏壓電阻器(Rg)并聯(lián)。請(qǐng)參照?qǐng)D6A及圖6B。圖6A繪示依照由本發(fā)明的第二實(shí)施例衍生出的第三種集 成半導(dǎo)體元件的剖面圖。圖6B繪示圖6A的集成半導(dǎo)體元件的電路。除了電容器(C2)與 電阻器(Rg)間的電性連接之外，集成半導(dǎo)體元件500具有與集成半導(dǎo)體元件400相似的結(jié) 構(gòu)。金屬氧化半導(dǎo)體場效晶體管是共同源極前置放大器，但電容器(C2)亦與麥克風(fēng)的偏壓 電阻器(Rg)串聯(lián)。上述方法整合微機(jī)電系統(tǒng)工藝至半導(dǎo)體工藝中。部分步驟為半導(dǎo)體工藝的常用步 驟，且此些步驟是用以形成微機(jī)電系統(tǒng)單元或改善了微機(jī)電系統(tǒng)單元的功能。舉例來說，形 成硅溝道228是半導(dǎo)體工藝的常用步驟。此步驟使多晶硅層246 (請(qǐng)參照?qǐng)D2T的標(biāo)號(hào)246) 的凹槽229得以成形，且多晶硅層246是形成于凹槽上并作為麥克風(fēng)的隔膜。此形狀使得 隔膜于振動(dòng)時(shí)能維持穩(wěn)定。形成用以連接的金屬層272的步驟是半導(dǎo)體工藝的常用步驟。 此步驟亦用以形成微機(jī)電單元的背板。依此，半導(dǎo)體工藝及微機(jī)電系統(tǒng)工藝能依上述方式 而整合，且半導(dǎo)體單元及微機(jī)電系統(tǒng)單元可由同一工藝而形成于單一芯片之上。綜上所述，雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本 發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更 動(dòng)與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種集成半導(dǎo)體元件的制造方法，其特征在于，該方法包括提供具有一第一區(qū)域及一第二區(qū)域的一襯底；于該第一區(qū)域及該第二區(qū)域的間形成多個(gè)勢(shì)壘層；于該第一區(qū)域中形成一半導(dǎo)體單元，并于該第二區(qū)域中形成一微機(jī)電系統(tǒng)單元；以及以該多個(gè)勢(shì)壘層連接該第一區(qū)域中的該半導(dǎo)體單元與該第二區(qū)域中的該微機(jī)電系統(tǒng)單元。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，更包括一高壓工藝被整合至一微機(jī)電系 統(tǒng)工藝。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，該襯底的該第一區(qū)域具有一第一部分、 一第二部分以及一第三部分，該第三部分是鄰近于該第二區(qū)域，且提供該襯底的該步驟包 括提供一 P型摻雜硅層；注入多個(gè)P型摻雜物，以于該第二部分及該第三部分之間形成P型勢(shì)壘層，并于該第二 區(qū)域中形成多個(gè)分離的P型勢(shì)壘層；于該硅層上形成一 P型外延層；注入多個(gè)N型摻雜物于該外延層中，以于該第三部分中形成一高壓N型阱，且注入多個(gè) P型摻雜物于該外延層中，以于該第一區(qū)域中的P型勢(shì)壘層上形成一 P型阱。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，形成該半導(dǎo)體單元及該微機(jī)電系統(tǒng)單元 的該步驟包括于該第二區(qū)域中的該高壓N型阱及該外延層上分別形成至少兩個(gè)場氧化層。
5.根據(jù)權(quán)利要求3所述的方法，其特征在于，形成該半導(dǎo)體元件及該微機(jī)電系統(tǒng)元件 的該步驟更包括注入多個(gè)P型摻雜物于該外延層中，以于該P(yáng)型勢(shì)壘層上形成一第一 P型體，于該高壓 N型阱中形成一第二 P型體，并于該第二區(qū)域中的該P(yáng)型勢(shì)壘層上形成多個(gè)P型體。
6.根據(jù)權(quán)利要求4所述的方法，其特征在于，形成該半導(dǎo)體單元及該微機(jī)電單元的該 步驟更包括于該第二區(qū)域中的圖案化的該場氧化層及該外延層上形成一多晶硅層；形成一圖案化的光刻膠以暴露該襯底的該第二區(qū)域的背面；以刻蝕劑刻蝕該襯底，該刻蝕劑對(duì)于低濃度的P型摻雜物及高濃度的P型摻雜物具有 選擇性；以及刻蝕該場氧化層，使得該多晶硅層作為該微機(jī)電系統(tǒng)單元的一隔膜之用。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，該襯底包括一氧化層、一N型硅層及一 N 型外延層。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，形成該半導(dǎo)體單元及該微機(jī)電系統(tǒng)的該 步驟更包括于該襯底上形成一氧化層，該第一區(qū)域中的該氧化層是薄于該第二區(qū)域中的該氧化層；于該氧化層上形成一圖案化的光刻膠層，該圖案化的光刻膠層具有至少兩個(gè)開口，用 以分別暴露該第一區(qū)域及該第二區(qū)域中的該氧化層；根據(jù)該圖案化的光刻膠層刻蝕該氧化層，直到該第一區(qū)域中的該襯底暴露于殘留的該 氧化層之外；移除該圖案化的光刻膠層；刻蝕該襯底，用以于該第一區(qū)域中形成多個(gè)溝道，并于該第二區(qū)域中的該氧化層形成 一凹槽；于該溝道中形成一柵極電極；于該襯底及殘留的該氧化層上形成一多晶硅層；以及圖案化該多晶硅層，用以形成一半導(dǎo)體及一隔膜，且該半導(dǎo)體被電性連接至該柵極電 極，該隔膜是位于該氧化層的該凹槽上。
9.根據(jù)權(quán)利要求7所述的方法，其特征在于，形成該半導(dǎo)體元件及該微機(jī)電系統(tǒng)元件 的該步驟更包括注入該N型摻雜物于該襯底中，用以形成鄰近于該溝道的一 P型體；以及 于注入之后進(jìn)行退火的步驟。
10.根據(jù)權(quán)利要求7所述的方法，其特征在于，于該襯底上形成該半導(dǎo)體元件及該微機(jī) 電系統(tǒng)元件的該步驟更包括于該襯底上形成一層間介電層； 刻蝕該層間介電層以形成多個(gè)接觸孔； 于該層間介電層上形成一金屬層，并填入該接觸孔中；以及 圖案化該金屬層，以形成該微機(jī)電系統(tǒng)元件的多個(gè)導(dǎo)線及一背板。
全文摘要
本發(fā)明公開了一種集成半導(dǎo)體元件的制造方法及其結(jié)構(gòu)。一種集成半導(dǎo)體元件的制造方法。首先，提供具有第一區(qū)域及第二區(qū)域的襯底。然后，使用同一個(gè)工藝而于第一區(qū)域形成半導(dǎo)體單元，并于第二區(qū)域形成微機(jī)電系統(tǒng)單元。
文檔編號(hào)H04R31/00GK101987720SQ20101024379
公開日2011年3月23日 申請(qǐng)日期2010年7月30日 優(yōu)先權(quán)日2009年7月31日
發(fā)明者李明東, 杜碩倫, 黃學(xué)義 申請(qǐng)人:旺宏電子股份有限公司