專利名稱：延遲分集發(fā)射的方法和可編程邏輯器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到通信領(lǐng)域，特別涉及到一種延遲分集發(fā)射的方法和可編程邏輯器件。
背景技術(shù)：
無線通信網(wǎng)絡(luò)當今廣泛使用于數(shù)據(jù)和語音通信。然而無線通信網(wǎng)絡(luò)在傳輸過程中會遇到來自公知源的各種干擾和信號惡化問題。一個公共干擾源是由于瑞利(Rayleigh) 衰落造成的信號損失。瑞利衰落是由于多徑干擾而產(chǎn)生的反射或者重發(fā)的射頻(RF)信號破壞性地相互干擾，造成RF信號抵消以及信號的損失。多徑干擾起因于許多共同發(fā)現(xiàn)源， 例如墻壁、建筑物和其它反射體。此外，瑞利衰落或者多徑失真的可能性隨著無線網(wǎng)絡(luò)尺寸的增加以及接入點與使用無線通信網(wǎng)絡(luò)的移動終端之間距離的增加而增加。采用多天線的延遲分集技術(shù)能夠有效地對抗無線通信網(wǎng)絡(luò)中信號的衰落，為無線通信網(wǎng)絡(luò)提供可靠的信號傳輸。在延遲分集方案中，同一信號的副本的延遲從不同的天線發(fā)射出去，接收端使用均衡器或維特比譯碼即可獲得分集增益。延遲分集的實質(zhì)是人工制造了一種色散信道，將一個窄帶頻率非選擇性衰落信道變?yōu)轭l率選擇性衰落信道，從而實現(xiàn)了發(fā)射分集。對于接收端來說，接收主從分集的數(shù)據(jù)后，只需要使用均衡器就可以獲得額外的信號增益。通常來說，延遲分集技術(shù)能否實現(xiàn)依賴于基帶數(shù)據(jù)調(diào)制解調(diào)芯片是否支持。但使用基帶數(shù)據(jù)調(diào)制解調(diào)芯片有一個缺陷，即對于不同延遲值場景，基帶數(shù)據(jù)調(diào)制解調(diào)芯片的延遲值無法靈活設(shè)置，實用性不強。

發(fā)明內(nèi)容
本發(fā)明的主要目的為提供一種延遲分集發(fā)射的方法和可編程邏輯器件，可根據(jù)不同需要，對延遲分集發(fā)射的延遲值靈活設(shè)置，實用性強。本發(fā)明提出一種延遲分集發(fā)射的方法，包括可編程邏輯器件接收基帶數(shù)據(jù)調(diào)制解調(diào)芯片輸出的基帶信號；將所述基帶信號配置成M路基帶信號，所述M為基站的天線數(shù)量；按預(yù)設(shè)的延遲值將所述M路基帶信號進行相應(yīng)的延遲，并通過基站發(fā)送至接收端。優(yōu)選地，所述將基帶信號配置成M路基帶信號包括
接收CPU發(fā)送的M個配置參數(shù)；根據(jù)配置參數(shù)分別輸出對應(yīng)的基帶信號。優(yōu)選地，所述按預(yù)設(shè)的延遲值將M路基帶信號進行相應(yīng)的延遲包括接收CPU發(fā)送的M個延遲值；根據(jù)所述延遲值分別設(shè)置M路基帶信號的發(fā)送時間。優(yōu)選地，所述根據(jù)延遲值分別設(shè)置M路基帶信號的發(fā)送時間包括
按對應(yīng)的延遲值將基帶信號的輸出時間進行延遲。優(yōu)選地，在執(zhí)行所述將基帶信號配置成M路基帶信號之后，包括接收CPU發(fā)送的M個使能信號；分別判斷所述使能信號是否使能；當使能信號使能時，輸出配置后的基帶信號進行延遲，否則輸出預(yù)設(shè)的基帶信號進行延遲。本發(fā)明還提出一種可編程邏輯器件，包括接收模塊，用于接收基帶數(shù)據(jù)調(diào)制解調(diào)芯片輸出的基帶信號；配置模塊，用于將所述基帶信號配置成M路基帶信號，所述M為基站的天線數(shù)量；延遲模塊，用于按預(yù)設(shè)的延遲值將所述M路基帶信號進行相應(yīng)的延遲，并通過基站發(fā)送至接收端。優(yōu)選地，所述配置模塊具體用于接收CPU發(fā)送的M個配置參數(shù)；以及根據(jù)配置參數(shù)分別輸出對應(yīng)的基帶信號。優(yōu)選地，所述延遲模塊具體用于接收CPU發(fā)送的M個延遲值；以及根據(jù)所述延遲值分別設(shè)置M路基帶信號的發(fā)送時間。優(yōu)選地，所述延遲模塊具體用于按對應(yīng)的延遲值將基帶信號的輸出時間進行延遲。優(yōu)選地，所述可編程邏輯器件還包括使能模塊，用于接收CPU發(fā)送的M個使能信號；以及分別判斷所述使能信號是否使能，當使能信號使能時，輸出配置后的基帶信號進行延遲，否則輸出預(yù)設(shè)的基帶信號進行延遲。本發(fā)明的延遲分集發(fā)射的方法和可編程邏輯器件，將基帶數(shù)據(jù)調(diào)制解調(diào)芯片的延遲分集功能轉(zhuǎn)移到基站已有的可編程邏輯器件中，由于可編程邏輯器件的參數(shù)可設(shè)置，延遲分集模塊中的主從分集配置、延時值都可通過可編程邏輯器件根據(jù)實際需要預(yù)先設(shè)置， 從而提高了延遲分集技術(shù)的實用性。


圖1為本發(fā)明延遲分集發(fā)射的方法一實施例的流程示意圖；圖2為本發(fā)明延遲分集發(fā)射的方法一實施例中基帶信號配置的流程示意圖；圖3為本發(fā)明延遲分集發(fā)射的方法一實施例中延遲步驟的流程示意圖；圖4為本發(fā)明延遲分集發(fā)射的方法又一實施例的流程示意圖；圖5為本發(fā)明可編程邏輯器件一實施例的流程示意圖；圖6為本發(fā)明可編程邏輯器件適用的系統(tǒng)的流程示意圖；圖7為本發(fā)明可編程邏輯器件又一實施例的流程示意圖。本發(fā)明目的的實現(xiàn)、功能特點及優(yōu)點將結(jié)合實施例，參照附圖做進一步說明。
具體實施例方式本發(fā)明的延遲分集發(fā)射的方法和可編程邏輯器件，將基帶數(shù)據(jù)調(diào)制解調(diào)芯片的延遲分集功能轉(zhuǎn)移到基站已有的可編程邏輯器件中，由于可編程邏輯器件的參數(shù)可設(shè)置，延遲分集模塊中的主從分集配置、延時值都可通過可編程邏輯器件根據(jù)實際需要預(yù)先設(shè)置，改變了以往基帶數(shù)據(jù)調(diào)制解調(diào)芯片中延時值等參數(shù)無法靈活設(shè)置的情況。參照圖1，提出本發(fā)明延遲分集發(fā)射的方法一實施例，包括步驟S101，可編程邏輯器件接收基帶數(shù)據(jù)調(diào)制解調(diào)芯片輸出的基帶信號。基帶數(shù)據(jù)調(diào)制解調(diào)芯片將基帶信號經(jīng)過調(diào)制后輸出給可編程邏輯器件，基帶信號可以是一路或多路，但通常為多路，在本實施例中，設(shè)定可編程邏輯器件接收的基帶信號為 N路，N可為大于或等于1的任意值。步驟S102，將基帶信號配置成M路基帶信號，M為基站的天線數(shù)量。在可編程邏輯器件中，N路基帶信號被配置為M路基帶信號，通過基站的M路天線發(fā)送，M—般為大于或等于N的值。此時存在兩種情況一是輸入的N路基帶信號中的一路可能被配置成M路輸出基帶信號中的多路，則該路輸入基帶信號被復(fù)制成多路副本，則N路中必然存在某一路或幾路基帶信號未被輸出；二是N路輸入基帶信號與M路輸出基帶信號一一對應(yīng)，完全相同，則N路輸入基帶信號中沒有任何一路被復(fù)制。步驟S103，按預(yù)設(shè)的延遲值將M路基帶信號進行相應(yīng)的延遲，并通過基站發(fā)送至接收端。對M路輸出基帶信號再進行相應(yīng)的延遲，如N路基帶信號中存在一路被復(fù)制成多路副本，可對每路副本進行不同的延遲，即該多路副本作為延遲分集發(fā)射中的主從分集輸出。而每路副本的延遲值為預(yù)先設(shè)置的，根據(jù)不同應(yīng)用場景，選擇不同的延遲值，以適合實際應(yīng)用需要。本發(fā)明的延遲分集發(fā)射的方法，將基帶數(shù)據(jù)調(diào)制解調(diào)芯片的延遲分集功能轉(zhuǎn)移到基站已有的可編程邏輯器件中，由于可編程邏輯器件的參數(shù)可設(shè)置，延時值可通過可編程邏輯器件根據(jù)實際需要預(yù)先設(shè)置，從而提高了延遲分集技術(shù)的實用性。參照圖2，在一實施例中，步驟S102可具體包括步驟S1021，接收CPU發(fā)送的M個配置參數(shù)；步驟S1022，根據(jù)配置參數(shù)分別輸出對應(yīng)的基帶信號。 可編程邏輯器件接收CPU發(fā)送的M個配置參數(shù)，根據(jù)配置參數(shù)S_SeCt0r_Sel的值來輸出對應(yīng)的輸入基帶信號以進行延時。例如當M-I個S_sector_sel的值都為2時，則N 路輸入基帶信號中，輸出M-I路第二路輸入基帶信號，即第二路輸入基帶信號復(fù)制成M-I個副本，形成發(fā)射信號中的主從分集。需要注意的是，本發(fā)明不僅僅限于上述配置方法，本領(lǐng)域技術(shù)人員藉此可聯(lián)想到的其它能夠?qū)崿F(xiàn)輸入與輸出的對應(yīng)關(guān)系的配置都可適用于本發(fā)明。參照圖3，在一實施例中，步驟S103可具體包括步驟S1031，接收CPU發(fā)送的M個延遲值；步驟S1032，根據(jù)延遲值分別設(shè)置M路基帶信號的發(fā)送時間。在一實施例中，步驟S1032可具體包括按對應(yīng)的延遲值將基帶信號的輸出時間進行延遲。CPU對延遲分集發(fā)射的主從分集的延遲值進行設(shè)置，可利用減緩讀出數(shù)據(jù)的方式來實現(xiàn)。以CDMA制式為例，1個采樣點共有32bit串行數(shù)據(jù)，將M路輸出基帶信號的數(shù)據(jù)依次寫入可編程邏輯器件中一個32bit*256的RAM中，默認情況下延遲為0，讀出地址比寫入地址小2bit，每個時鐘周期讀寫地址均加1。當M路輸出基帶信號的延遲值被CPU配置為0 255中的某個數(shù)值時，該延遲值delay_Sel參與了寫地址的運算。寫地址在原地址基礎(chǔ)上加上了 32*delay_Sel，從而使得讀出的數(shù)據(jù)比未配置延遲值時慢了 32*delay_Sel個時鐘周期，滿足了延遲的需要。需要注意的是，本發(fā)明的RAM包括移位寄存器、先入先出寄存器和其它可實現(xiàn)此功能的寄存器。參照圖4，提出本發(fā)明延遲分集發(fā)射的方法又一實施例，在上述實施例中，在執(zhí)行步驟S102之后，包括步驟S1023，接收CPU發(fā)送的M個使能信號；分別判斷使能信號是否使能，當使能信號使能時，輸出配置后的基帶信號進行延遲，否則輸出預(yù)設(shè)的基帶信號進行延遲。CPU提供延遲分集發(fā)射使能信號diversity^!!，可編程邏輯器件判斷該使能信號當前是否使能，以決定輸出配置后的基帶信號進行延遲或輸出預(yù)設(shè)的基帶信號進行延遲， 預(yù)設(shè)的基帶信號可以是M路基帶信號中的任一路。本發(fā)明的延遲分集發(fā)射的方法，將基帶數(shù)據(jù)調(diào)制解調(diào)芯片的延遲分集功能轉(zhuǎn)移到基站已有的可編程邏輯器件中，由于可編程邏輯器件的參數(shù)可設(shè)置，延時值可通過可編程邏輯器件根據(jù)實際需要預(yù)先設(shè)置。進一步地，還可以選擇開啟或關(guān)閉主從分集的延遲。參照圖5、圖6，提出本發(fā)明可編程邏輯器件10 —實施例，包括接收模塊20，用于接收基帶數(shù)據(jù)調(diào)制解調(diào)芯片50輸出的基帶信號；配置模塊30，用于將基帶信號配置成M路基帶信號，M為基站80的天線數(shù)量；延遲模塊40，用于按預(yù)設(shè)的延遲值將M路基帶信號進行相應(yīng)的延遲，并通過基站 80發(fā)送至接收端60?？删幊踢壿嬈骷?0置于基站80內(nèi)部，基帶數(shù)據(jù)調(diào)制解調(diào)芯片50將基帶信號經(jīng)過調(diào)制后輸出給接收模塊20，基帶信號可以是一路或多路，但通常為多路，在本實施例中，設(shè)定接收模塊20接收的基帶信號為N路，N可為大于或等于1的任意值。配置模塊30將N路基帶信號配置為M路基帶信號，通過基站80的M路天線發(fā)送， M 一般為大于或等于N的值。此時存在兩種情況一是輸入的N路基帶信號中的一路可能被配置成M路輸出基帶信號中的多路，則該路輸入基帶信號被復(fù)制成多路副本，則N路中必然存在某一路或幾路基帶信號未被輸出；二是N路輸入基帶信號與M路輸出基帶信號一一對應(yīng)，完全相同，則N路輸入基帶信號中沒有任何一路被復(fù)制。延遲模塊40對M路輸出基帶信號再進行相應(yīng)的延遲，如N路輸入基帶信號中存在一路被復(fù)制成多路副本，可對每路副本進行不同的延遲，即該多路副本作為延遲分集發(fā)射中的主從分集輸出。而每路副本的延遲值為預(yù)先設(shè)置的，根據(jù)不同應(yīng)用場景，選擇不同的延遲值，以適合實際應(yīng)用需要。本發(fā)明的可編程邏輯器件10，將延遲分集發(fā)射功能從基帶數(shù)據(jù)調(diào)制解調(diào)芯片50 轉(zhuǎn)移到基站80已有的可編程邏輯器件10中，由于可編程邏輯器件10的參數(shù)可設(shè)置，延時值可通過可編程邏輯器件10根據(jù)實際需要預(yù)先設(shè)置，從而提高了延遲分集技術(shù)的實用性。在可編程邏輯器件10 —實施例中，配置模塊30可具體用于接收CPU90發(fā)送的M 個配置參數(shù)；以及根據(jù)配置參數(shù)分別輸出對應(yīng)的基帶信號。接收模塊20接收CPU90發(fā)送的M個配置參數(shù)，根據(jù)配置參數(shù)S_SeCtor_Sel的值來輸出對應(yīng)的輸入基帶信號以進行延時。例如當M-I個S_sector_sel的值都為2時，則N路輸入基帶信號中，輸出M-I路第二路輸入基帶信號，即第二路輸入基帶信號復(fù)制成M-I個副本，形成發(fā)射信號中的主從分集。需要注意的是，本發(fā)明可編程邏輯器件10不僅僅限于上述方法實現(xiàn)主從分集配置，本領(lǐng)域技術(shù)人員藉此可聯(lián)想到的其它能夠?qū)崿F(xiàn)輸入與輸出的對應(yīng)關(guān)系的配置都可適用于本發(fā)明。在可編程邏輯器件10 —實施例中，延遲模塊40可具體用于接收CPU90發(fā)送的M 個延遲值；以及根據(jù)延遲值分別設(shè)置M路基帶信號的發(fā)送時間。在可編程邏輯器件10 —實施例中，延遲模塊40還可具體用于按對應(yīng)的延遲值將基帶信號的輸出時間進行延遲。CPU90對延遲分集發(fā)射的主從分集的延遲值進行設(shè)置，可利用減緩讀出數(shù)據(jù)的方式來實現(xiàn)。以CDMA制式為例，1個采樣點共有32bit串行數(shù)據(jù)，將M路輸出基帶信號的數(shù)據(jù)依次寫入可編程邏輯器件10中一個討256的RAM中，默認情況下延遲為0，讀出地址比寫入地址小2bit，每個時鐘周期讀寫地址均加1。當M路輸出基帶信號的延遲值被CPU90 配置為0 255中的某個數(shù)值時，該延遲值delay_Sel參與了寫地址的運算。寫地址在原地址基礎(chǔ)上加上了 32*delay_Sel，從而使得讀出的數(shù)據(jù)比未配置延遲值時慢了 32*delay_ sel個時鐘周期，滿足了延遲的需要。需要注意的是，本發(fā)明的RAM包括移位寄存器、先入先出寄存器和其它可實現(xiàn)此功能的寄存器。參照圖6，提出本發(fā)明可編程邏輯器件10又一實施例，在上述實施例的可編程邏輯器件10中，還包括使能模塊70，用于接收CPU90發(fā)送的M個使能信號；以及分別判斷使能信號是否使能，當使能信號使能時，輸出配置后的基帶信號進行延遲，否則輸出預(yù)設(shè)的基帶信號進行延遲。CPU90提供延遲分集發(fā)射使能信號diversity^!!，使能模塊70判斷該使能信號當前是否使能，以決定輸出配置后的基帶信號進行延遲或輸出預(yù)設(shè)的基帶信號進行延遲，預(yù)設(shè)的基帶信號可以是M路基帶信號中的任一路。本發(fā)明的可編程邏輯器件10，將延遲分集發(fā)射功能從基帶數(shù)據(jù)調(diào)制解調(diào)芯片50 轉(zhuǎn)移到基站80已有的可編程邏輯器件10中，由于可編程邏輯器件10的參數(shù)可設(shè)置，延時值可通過可編程邏輯器件10根據(jù)實際需要預(yù)先設(shè)置，進一步地，還可以選擇開啟或關(guān)閉主從分集的延遲。以上所述僅為本發(fā)明的優(yōu)選實施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護范圍內(nèi)。
權(quán)利要求
1.一種延遲分集發(fā)射的方法，其特征在于，包括可編程邏輯器件接收基帶數(shù)據(jù)調(diào)制解調(diào)芯片輸出的基帶信號；將所述基帶信號配置成M路基帶信號，所述M為基站的天線數(shù)量；按預(yù)設(shè)的延遲值將所述M路基帶信號進行相應(yīng)的延遲，并通過基站發(fā)送至接收端。
2.如權(quán)利要求1所述的延遲分集發(fā)射的方法，其特征在于，所述將基帶信號配置成M路基帶信號包括接收CPU發(fā)送的M個配置參數(shù)； 根據(jù)配置參數(shù)分別輸出對應(yīng)的基帶信號。
3.如權(quán)利要求1或2所述的延遲分集發(fā)射的方法，其特征在于，所述按預(yù)設(shè)的延遲值將 M路基帶信號進行相應(yīng)的延遲包括接收CPU發(fā)送的M個延遲值；根據(jù)所述延遲值分別設(shè)置M路基帶信號的發(fā)送時間。
4.如權(quán)利要求3所述的延遲分集發(fā)射的方法，其特征在于，所述根據(jù)延遲值分別設(shè)置M 路基帶信號的發(fā)送時間包括按對應(yīng)的延遲值將基帶信號的輸出時間進行延遲。
5.如權(quán)利要求1或2所述的延遲分集發(fā)射的方法，其特征在于，在執(zhí)行所述將基帶信號配置成M路基帶信號之后，包括接收CPU發(fā)送的M個使能信號； 分別判斷所述使能信號是否使能；當使能信號使能時，輸出配置后的基帶信號進行延遲，否則輸出預(yù)設(shè)的基帶信號進行延遲。
6.一種可編程邏輯器件，其特征在于，包括接收模塊，用于接收基帶數(shù)據(jù)調(diào)制解調(diào)芯片輸出的基帶信號； 配置模塊，用于將所述基帶信號配置成M路基帶信號，所述M為基站的天線數(shù)量； 延遲模塊，用于按預(yù)設(shè)的延遲值將所述M路基帶信號進行相應(yīng)的延遲，并通過基站發(fā)送至接收端。
7.如權(quán)利要求6所述的可編程邏輯器件，其特征在于，所述配置模塊具體用于接收CPU 發(fā)送的M個配置參數(shù)；以及根據(jù)配置參數(shù)分別輸出對應(yīng)的基帶信號。
8.如權(quán)利要求6或7所述的可編程邏輯器件，其特征在于，所述延遲模塊具體用于接收 CPU發(fā)送的M個延遲值；以及根據(jù)所述延遲值分別設(shè)置M路基帶信號的發(fā)送時間。
9.如權(quán)利要求8所述的可編程邏輯器件，其特征在于，所述延遲模塊具體用于按對應(yīng)的延遲值將基帶信號的輸出時間進行延遲。
10.如權(quán)利要求9所述的可編程邏輯器件，其特征在于，還包括使能模塊，用于接收CPU 發(fā)送的M個使能信號；以及分別判斷所述使能信號是否使能，當使能信號使能時，輸出配置后的基帶信號進行延遲，否則輸出預(yù)設(shè)的基帶信號進行延遲。
全文摘要
本發(fā)明揭示了一種延遲分集發(fā)射的方法和可編程邏輯器件，該方法包括可編程邏輯器件接收基帶數(shù)據(jù)調(diào)制解調(diào)芯片輸出的基帶信號；將所述基帶信號配置成M路基帶信號，所述M為基站的天線數(shù)量；按預(yù)設(shè)的延遲值將所述M路基帶信號進行相應(yīng)的延遲，并通過基站發(fā)送至接收端。本發(fā)明的主要目的為提供一種延遲分集發(fā)射的方法和可編程邏輯器件，可根據(jù)不同需要，對延遲分集發(fā)射的延遲值進行設(shè)置，實用性強。
文檔編號H04B7/06GK102386952SQ20101026846
公開日2012年3月21日 申請日期2010年8月30日 優(yōu)先權(quán)日2010年8月30日
發(fā)明者徐毓斌 申請人:中興通訊股份有限公司