專利名稱：一種高速實時工業(yè)以太網(wǎng)的通信方法及裝置的制作方法
技術領域：
本發(fā)明涉及高速數(shù)據(jù)傳輸應用及機器人控制領域，尤其涉及一種高速實時總線的 通信方法及裝置。
背景技術：
國際先進的數(shù)控機床和工業(yè)機器人控制系統(tǒng)，采用現(xiàn)場總線連接數(shù)字伺服和IO 設備，構成了現(xiàn)場總線計算機控制系統(tǒng)。數(shù)控系統(tǒng)隊現(xiàn)場總線的性能要求總線傳輸?shù)膶崟r 性、命令執(zhí)行和狀態(tài)反饋的同步性、命令發(fā)送的周期性，這些特性現(xiàn)有的總線(如CAN總線、 以太網(wǎng)等)由于其實時性和通信帶寬等方面的原因，并不適合應用于數(shù)控系統(tǒng)。傳統(tǒng)的提供實時功能的以太網(wǎng)方案大多采用通過較高級的協(xié)議層禁止CSMA/CD 存取過程，并使用時間片或輪詢過程來取代它或者使用專用交換機，并家用精確的時間控 制方式分配以太網(wǎng)數(shù)據(jù)包。但這些方案帶寬的利用率很低，重新定向到輸出或驅(qū)動控制器， 以及讀取數(shù)據(jù)所需的時間主要取決于執(zhí)行方式，無法避免通信總線傳輸?shù)难舆t。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種高速實時工業(yè)以太網(wǎng)的通信方法及裝置，以解決數(shù)據(jù)傳 輸實時性等問題。本發(fā)明所述的一種高速實時工業(yè)以太網(wǎng)的通信方法，采用自定協(xié)議、精準的時鐘 同步方法、總幀傳輸?shù)姆绞?，將各從站的?shù)據(jù)填入幀中相應字段，其通信方法包括數(shù)據(jù)幀到來時，從站首先進行尋址，即在總幀中找到本站的數(shù)據(jù)段；地址匹配后，從站根據(jù)本站數(shù)據(jù)段中的命令，執(zhí)行相應的讀、寫等操作；從站在數(shù)據(jù)處理過程中，是邊接收，邊解析，邊轉(zhuǎn)發(fā)，每個時鐘節(jié)拍傳輸2bit。本發(fā)明所述的一種高速實時工業(yè)以太網(wǎng)的通信方法，通過修改普通以太網(wǎng)幀結(jié)構 達到通信協(xié)議的幀結(jié)構即能滿足自己的傳輸要求，又能夠通過普通以太網(wǎng)芯片進行傳輸； 此協(xié)議幀結(jié)構中普通以太網(wǎng)幀結(jié)構中的以太網(wǎng)類型字段保持不變、目的地址和源地址設為 保留字，將長度、控制、數(shù)據(jù)字段按照需要，進行自定義。具體字段主要包括保留字、以太網(wǎng) 類型(此字段可定義兩種不同以太網(wǎng)協(xié)議)、CASNET頭(此字段包括有各從站數(shù)據(jù)字段的 總長度及CASNET的類型，以此段結(jié)合以太網(wǎng)類型字段判斷數(shù)據(jù)幀是否為CASNET幀)、子報 文(為各從站的數(shù)據(jù)字段)、CRC冗余校驗。本發(fā)明所述的一種高速實時工業(yè)以太網(wǎng)的通信方法，各從站在數(shù)據(jù)幀到來時，首 先判斷數(shù)據(jù)幀是否為本系統(tǒng)要傳輸?shù)臄?shù)據(jù)包，判斷為是所需要的數(shù)據(jù)包就接收并做后續(xù)處 理，否則丟棄；此過程就需要除了要判定以太網(wǎng)類型外，在協(xié)議幀機構頭部的固定位加標 示，由此以太網(wǎng)類型和此標示共同決定是否本協(xié)議支持的數(shù)據(jù)包。本發(fā)明所述的一種高速實時工業(yè)以太網(wǎng)的通信方法，各從站在存取數(shù)據(jù)過程中， 首先需要有本地地址、操作命令、內(nèi)部寄存器偏移地址、要進行數(shù)據(jù)處理的長度等參數(shù)；尋址，在幀中找到各自從站的數(shù)據(jù)段；
取本站數(shù)據(jù)段的命令字、數(shù)據(jù)位長度、命令處理相應的地址偏移量，通過這些主要 字段在本站做相應的處理。本發(fā)明所述的一種高速實時工業(yè)以太網(wǎng)的通信方法，為達到實時性這一特征，本 系統(tǒng)選用實時(如UCOS II)操作系統(tǒng)，數(shù)據(jù)傳輸過程中，系統(tǒng)一直在一實時任務下運行，能 夠?qū)崿F(xiàn)數(shù)據(jù)傳輸?shù)膶崟r性。本發(fā)明所述的一種高速實時工業(yè)以太網(wǎng)的通信方法，在主站和從站利用不同時鐘 源時，需要一套完整的時鐘同步機制，以滿足系統(tǒng)的時鐘同步要求，其關鍵步驟線路延遲補償，主站讀取同一周期內(nèi)數(shù)據(jù)幀兩次經(jīng)過從站的時間戳，計算傳輸延 遲，并發(fā)送給各從站進行延遲補償。時鐘啟動偏差補償，系統(tǒng)初始化階段，主站算出各從站與基準從站的時鐘偏移，并 發(fā)給各從站進行偏移補償。漂移補償，通過FPGA內(nèi)部的加數(shù)寄存器、累加器、計數(shù)器使各站輸出時鐘計數(shù)器 穩(wěn)定在同一頻率。本方法是通過發(fā)送同步數(shù)據(jù)包，調(diào)整加數(shù)寄存器的值，每次累加器值溢出 時計數(shù)器加1，計數(shù)器的值即為本地時鐘的值。本發(fā)明所述的一種高速實時工業(yè)以太網(wǎng)的通信方法，所述漂移補償在數(shù)據(jù)通信過 程中要定期進行，即主站要在數(shù)據(jù)包傳輸過程中定時發(fā)送進行漂移補償?shù)耐桨?，通過發(fā) 送同步包，使FPGA調(diào)整加數(shù)寄存器中的值，來調(diào)節(jié)時鐘輸出頻率。本發(fā)明所述的一種高速實時工業(yè)以太網(wǎng)的通信裝置，硬件選用普通以太網(wǎng)物理芯 片，接口選用普通以太網(wǎng)口 RJ45，物理層傳輸為RMII協(xié)議，數(shù)據(jù)鏈路層是在FPGA中通過 verilog編程實現(xiàn)的；FPGA中模塊包括用于對數(shù)據(jù)幀的類型判斷、地址查詢及數(shù)據(jù)處理的接收模塊；用于將處理過的數(shù)據(jù)幀轉(zhuǎn)發(fā)到下一從站的發(fā)送模塊；數(shù)據(jù)幀到來時產(chǎn)生中斷、接收FIFO滿產(chǎn)生中斷、發(fā)送FIFO滿產(chǎn)生中斷的中斷控制模塊；用于完成系統(tǒng)時鐘同步的一系列操作的同步模塊單元；此外還有FIFO及μ C接口等單元。本發(fā)明所述的一種高速實時工業(yè)以太網(wǎng)的通信裝置，其特征在于，通過對應用層 接口的改變，可以應用于不同高速數(shù)據(jù)傳輸領域的一套獨立的總線系統(tǒng)，該系統(tǒng)主、從站都 是帶普通網(wǎng)卡芯片和FPGA的板卡。本發(fā)明主要通過改造設計普通以太網(wǎng)，充分利用以太網(wǎng)的傳輸速度，來提高現(xiàn)場 控制領域的數(shù)據(jù)傳輸速率。采用總幀方式，通過FPGA中的控制程序，達到無競爭機制的數(shù) 據(jù)傳輸，保證數(shù)據(jù)實時地達到目標設備，從而提供了較好的數(shù)據(jù)傳輸實時性能力。此外，本 發(fā)明采用軟硬結(jié)合的同步方式，為系統(tǒng)提供了一種精準的同步時鐘。


圖1是本發(fā)明的集總幀的幀結(jié)構示意圖。圖2是本發(fā)明的幀中各從站數(shù)據(jù)段結(jié)構示意圖。圖3是本發(fā)明系統(tǒng)采用集總幀方式，主從站數(shù)據(jù)交換的過程示意圖。圖4是本發(fā)明的系統(tǒng)初始化流程圖。
5
圖5是本發(fā)明的數(shù)據(jù)傳輸過程中定時進行同步包傳輸流程圖。圖6是本發(fā)明的從站FPGA內(nèi)部模塊框圖。圖7是本發(fā)明的硬件原理框圖。圖8是圖2的總幀中各個從站數(shù)據(jù)段的字段組成示意圖。
具體實施例方式本發(fā)明實施方式提供了一種高速實時總線的通信方法，該方法利用普通以太網(wǎng)的 傳輸物理層，達到大大提高現(xiàn)場總線傳輸速度的目的。傳統(tǒng)以太網(wǎng)采用CSMA/⑶方式進行數(shù)據(jù)傳輸，本發(fā)明通過改進普通以太網(wǎng)幀結(jié) 構，將各從站數(shù)據(jù)字段嵌入一個長幀內(nèi)，即采用總幀的方式，在數(shù)據(jù)傳輸過程中不會出現(xiàn)競 爭搶占等問題，在數(shù)據(jù)幀傳輸過程中，整個幀流經(jīng)從站時，從站通過地址匹配及命令判定， 對幀中相應字段進行讀寫等操作。當幀通過每一個設備時，本發(fā)明從站控制器讀取對應于 該設備的數(shù)據(jù)。同樣，設備反饋數(shù)據(jù)可以在報文通過時插入報文中。本系統(tǒng)的同步方式，主要采用軟硬件結(jié)合的方式，使系統(tǒng)同步精度達到Iys以 內(nèi)。數(shù)據(jù)幀在各站間傳輸過程中，主要是用硬件對數(shù)據(jù)包進行處理，并帶有CRC校驗過程， 這保證了數(shù)據(jù)在傳輸過程中誤碼率很低，充分保障了數(shù)據(jù)傳輸?shù)目煽啃?。為更好的說明該方法的實施方式，現(xiàn)結(jié)合附圖對該方法進行詳細說明。本發(fā)明具體實施方式
提供一種高速工業(yè)以太網(wǎng)實時總線的通信方法，通過自定義 傳輸協(xié)議，采用總幀方式，實現(xiàn)快速實時的現(xiàn)場總線系統(tǒng)。圖1為總幀的基本結(jié)構，圖1中 字段主要包括以太網(wǎng)類型，此字段可定義兩種不同以太網(wǎng)協(xié)議。CASNET頭，此字段包括有各從站數(shù)據(jù)段的總長度及CASNET的類型。以此段結(jié)合以 太網(wǎng)類型字段判斷數(shù)據(jù)幀是否為CASNET幀。子報文即為各從站的命令、數(shù)據(jù)字段。CRC冗余校驗。圖2中的總幀中各個從站數(shù)據(jù)段的字段組成參見圖8。主從站間通信，是通過總幀方式，每個周期都由主站發(fā)起，主站程序?qū)⑿枰l(fā)送的 命令和數(shù)據(jù)按照上述幀結(jié)構打包，通過普通以太網(wǎng)口發(fā)送出去，即主站的主要工作是把數(shù) 據(jù)打包和做相應的數(shù)據(jù)運算。數(shù)據(jù)長幀經(jīng)由各從站時，從站通過查詢本站找到長幀中本站 的數(shù)據(jù)字段，取字段中命令字、物理地址偏移、長度等，根據(jù)這些數(shù)據(jù)對本站數(shù)據(jù)段做相應 的處理。整個長幀在線性拓撲的處理流程如圖3所示。系統(tǒng)的拓撲結(jié)構如圖4所示，數(shù)據(jù)幀傳輸過程數(shù)據(jù)包由主站發(fā)出，沿線性拓撲依 次傳入到各從站，當?shù)竭_最后的從站時，數(shù)據(jù)幀沿原路返回，返回的數(shù)據(jù)幀經(jīng)各從站時不再 做任何處理，直接轉(zhuǎn)發(fā)直到數(shù)據(jù)幀返回主站。系統(tǒng)運行狀態(tài)主要有系統(tǒng)初始化狀態(tài)和數(shù)據(jù)通信狀態(tài)，此兩個狀態(tài)都是用同一數(shù) 據(jù)幀結(jié)構通過在相同字段填寫不同數(shù)據(jù)，來完成系統(tǒng)初始化過程及數(shù)據(jù)通信過程。系統(tǒng)初始化過程流程圖如圖5所示。系統(tǒng)的初始化過程，主要操作是發(fā)送位置讀 命令幀，統(tǒng)計線狀拓撲上從站數(shù)量；給各從站分配地址；選定第一從站時鐘為基準數(shù)時鐘， 計算、補償線路傳輸延遲；選定第一從站時鐘為基準數(shù)時鐘，計算補償時鐘偏移；多次發(fā)送同步數(shù)據(jù)包，進行初始化階段的頻率漂移補償。數(shù)據(jù)通信階段主要有數(shù)據(jù)通信包和同步包，數(shù)據(jù)通信包通信過程中要定期發(fā)送同 步包。其操作流程如圖6所示。為更好的描述本發(fā)明實施方式所述的方法，現(xiàn)結(jié)合具體數(shù)據(jù)幀處理實例對本發(fā)明 的具體實施方式
進行詳細說明實施例1 本發(fā)明的具體實施方式
提供的一種高速實時總線的通信方法，本實施 例的技術場景為，主站板卡，從站板卡，外加普通以太網(wǎng)物理接口及網(wǎng)線。我們以正常數(shù)據(jù) 通信周期為例，系統(tǒng)掛有5個從站。主站主要操作為由于此數(shù)據(jù)包為數(shù)據(jù)通信包，命令為FPRW讀寫命令，cmd字段為0x6，位置尋址 地址各從站依次為1、2、3、4、5，物理地址偏移都為0，取應用層要傳給各從站的數(shù)據(jù)寫入各 從站的相應數(shù)據(jù)段，并取各從站數(shù)據(jù)段長度及各個從站數(shù)據(jù)字段的總長度填入相應字段等 等，即按照協(xié)議中長幀結(jié)構打包，然后將打好的數(shù)據(jù)包寫入主站FPGA數(shù)據(jù)發(fā)送寄存器。將整個長幀的長度寫如發(fā)送長度寄存器中。完成以上操作，向發(fā)送命令寄存器中寫入ffff，數(shù)據(jù)幀即由主站網(wǎng)卡發(fā)送出去，按 照RMII協(xié)議，每個時鐘周期發(fā)送兩個bit。當有數(shù)據(jù)返回時，主站FPGA會產(chǎn)生一中斷，主站程序響應中斷，并在中斷處理函 數(shù)中將一信號量置位，信號量置位后即跳轉(zhuǎn)到接收數(shù)據(jù)幀過程，解析接收數(shù)據(jù)包提取有用 數(shù)據(jù)。進入下一周期。從站數(shù)據(jù)接收和轉(zhuǎn)發(fā)過程，主要靠FPGA實現(xiàn)，從站數(shù)據(jù)處理模塊框圖如圖7，從站 在接收數(shù)據(jù)幀過程中，需要很多狀態(tài)機，不同的數(shù)據(jù)段在不同的狀態(tài)機下進行相應的操作， 從站部分主要狀態(tài)機操作分為幾大步驟如下步驟1 :Idle狀態(tài)，當來自RMII協(xié)議的信號，i_Rx_DV為0時，系統(tǒng)會一直工作在 Idle狀態(tài)。R_PRE、R_HEADER等狀態(tài)機中，通過數(shù)據(jù)判斷并經(jīng)CRC校驗后，直接轉(zhuǎn)發(fā)出去。 如果type段判斷不為CASNET包或CRC校驗錯誤，即返回Idle、R_PRE狀態(tài)，直接丟棄該數(shù) 據(jù)包。步驟2 系統(tǒng)在進入R_CMD、R_ADDR、R_0FF、R_LEN等狀態(tài)機時，將本狀態(tài)接收的數(shù)
據(jù)存入相應寄存器。步驟3 系統(tǒng)在進入NOP狀態(tài)機時，判斷CMD是否在可匹配命令范圍內(nèi)，本例CMD的 值為6，為讀寫命令。步驟4 系統(tǒng)在進入R_DATA狀態(tài)機時，將接收到的數(shù)據(jù)存入寄存器。接收長度為 R_LEN狀態(tài)時接收到的本站data字段長度len。于此同時，由于傳輸過程中，是邊接收，邊 解析，邊轉(zhuǎn)發(fā)，此數(shù)據(jù)段中的命令為讀寫，在此過程中，F(xiàn)PGA會將CPU提前存入讀取寄存器 的值填寫到本站數(shù)據(jù)段并轉(zhuǎn)發(fā)出去。步驟5 當CRC校驗通過后，整個幀轉(zhuǎn)發(fā)完成，F(xiàn)PGA觸發(fā)中斷，告訴CPU此時有數(shù)據(jù) 接收，可以讀步驟4中所存數(shù)據(jù)。以上傳輸過程簡略了相關步驟，從站轉(zhuǎn)發(fā)數(shù)據(jù)幀依舊是以普通以太網(wǎng)的物理傳輸 介質(zhì)，采用RMII協(xié)議，每個時鐘周期傳輸兩個bit。FPGA提供的時鐘頻率為漂移補償調(diào)整后的時鐘，穩(wěn)定輸出為40M，由于采用接收后即轉(zhuǎn)發(fā)，即每兩個bit在兩個從站間除了物理 線路延遲外只有25ns。整個長幀的傳輸周期在Ims以內(nèi)。本發(fā)明的硬件結(jié)構參見圖7。在本發(fā)明技術實現(xiàn)中，接收以太網(wǎng)數(shù)據(jù)包，無需將其 解碼，再將過程數(shù)據(jù)復制到各個設備。系統(tǒng)采用主從式結(jié)構，物理層采用標準的100Base-TX 或100Base-FX及標準以太網(wǎng)卡，主站主要由軟件實現(xiàn)，從站采用專用芯片控制。主站控制 系統(tǒng)傳輸周期，主站發(fā)出下行數(shù)據(jù)幀，一個數(shù)據(jù)幀可包含若干個子報文。數(shù)據(jù)幀遍歷所有的 從站設備，每個從站設備在數(shù)據(jù)幀經(jīng)過時尋址到本機的報文，根據(jù)報文中的命令讀入數(shù)據(jù) 或?qū)懭霐?shù)據(jù)到報文中指定位置，并且從站硬件把報文的工作計數(shù)器加1，表示該數(shù)據(jù)子報文 被處理。整個過程會產(chǎn)生大約25NS的延遲。數(shù)據(jù)幀在訪問位于整個系統(tǒng)物理位置的最后一 個從站后，該從站把經(jīng)過處理的數(shù)據(jù)幀作為上行數(shù)據(jù)幀直接發(fā)送給主站。主站收到此上行 數(shù)據(jù)幀后，處理返回數(shù)據(jù)，一次通信結(jié)束。轉(zhuǎn)發(fā)過程是在從站控制器中通過硬件是實現(xiàn)的， 因此與協(xié)議試運行系統(tǒng)或處理器性能無關。主要設備有主、從站硬件板卡。主站裝置包括主要硬件模塊有發(fā)送單元將發(fā)送寄存器中的數(shù)據(jù)包發(fā)出去。接收單元在數(shù)據(jù)幀傳回時響應中斷，接收數(shù)據(jù)包。中斷單元在數(shù)據(jù)幀傳回時，中斷響應。從站裝置包括的只要模塊有接收模塊，用于對數(shù)據(jù)幀的類型確定、尋址及數(shù)據(jù)處理等。發(fā)送模塊，用于將處理過的數(shù)據(jù)幀轉(zhuǎn)發(fā)到下一從站。中斷模塊，數(shù)據(jù)幀到來時響應中斷，完成對本站數(shù)據(jù)段的讀寫。同步模塊單元，用于完成系統(tǒng)時鐘同步的一系列操作。此外還有FIFO及μ C接口等單元。由上述的所提供的技術方案可以看出，本發(fā)明主要通過改造設計普通以太網(wǎng)，充 分利用以太網(wǎng)的傳輸速度，來提高現(xiàn)場控制領域的數(shù)據(jù)傳輸速率。采用總幀傳輸方式，通過 FPGA中的控制程序，達到無競爭機制的數(shù)據(jù)傳輸，保證數(shù)據(jù)實時地到達目標設備，提供了較 好的數(shù)據(jù)傳輸實時性能力。此外，本發(fā)明采用軟硬結(jié)合的同步方式，為系統(tǒng)提供了一種精準 的同步時鐘。本領域技術人員可以理解附圖只是一個優(yōu)選實施例的示意圖。本領域普通技術人員可以理解實現(xiàn)上述實施例方法中的全部或部分步驟可以通 過程序來指令相關的硬件完成，所述的程序可以存儲于一種計算機可讀存儲介質(zhì)中，該程 序在執(zhí)行時，包括方法實施例的步驟之一或其組合。綜上所述，本發(fā)明具體實施方式
提供的技術方案，數(shù)據(jù)能快速達到目標端設備，以 提供較好的數(shù)據(jù)傳輸實時性的優(yōu)點。以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護范圍并不局限于此， 任何熟悉本技術領域的技術人員在本發(fā)明實施例揭露的技術范圍內(nèi)，可輕易想到的變化或 替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應該以權利要求的保護 范圍為準。
權利要求
一種高速實時工業(yè)以太網(wǎng)的通信方法，采用自定協(xié)議、精準的時鐘同步方法、總幀傳輸?shù)姆绞?，將各從站的?shù)據(jù)填入幀中相應字段，其通信方法包括數(shù)據(jù)幀到來時，從站首先進行尋址，即在總幀中找到本站的數(shù)據(jù)段；查詢到本站數(shù)據(jù)段后，從站根據(jù)本站數(shù)據(jù)段中的命令，執(zhí)行相應的讀、寫等操作；從站在數(shù)據(jù)處理過程中，是邊接收，邊解析，邊轉(zhuǎn)發(fā)，每個時鐘節(jié)拍傳輸2bit。
2.根據(jù)權利要求1所述的一種高速實時工業(yè)以太網(wǎng)的通信方法，通信協(xié)議的幀結(jié)構既 能滿足自己的傳輸要求，又能夠通過普通以太網(wǎng)芯片進行傳輸?shù)膶崿F(xiàn)方法是，通過修改普 通以太網(wǎng)幀結(jié)構達到；此協(xié)議幀結(jié)構中普通以太網(wǎng)幀結(jié)構中的以太網(wǎng)類型字段保持不變、 目的地址和源地址設為保留字，將長度、控制、數(shù)據(jù)字段按照需要，進行自定義；具體字段主 要包括保留字、以太網(wǎng)類型、CASNET頭、子報文、CRC冗余校驗。
3.根據(jù)權利要求1所述的一種高速實時工業(yè)以太網(wǎng)的通信方法，各從站在數(shù)據(jù)幀到來 時，首先判斷數(shù)據(jù)幀是否為本系統(tǒng)要傳輸?shù)臄?shù)據(jù)包，判斷為是所需要的數(shù)據(jù)包就接收并做 后續(xù)處理，否則丟棄；此過程就需要除了要判定以太網(wǎng)類型外，在協(xié)議幀結(jié)構頭部的固定位 加標示，由此以太網(wǎng)類型和此標示共同決定是否本協(xié)議支持的數(shù)據(jù)包。
4.根據(jù)權利要求1所述的一種高速實時工業(yè)以太網(wǎng)的通信方法，各從站在存取數(shù)據(jù)過 程中，首先需要有本地地址、操作命令、內(nèi)部寄存器偏移地址、要進行數(shù)據(jù)處理的長度等參 數(shù)；尋址，通過地址匹配在幀中找到各自從站的數(shù)據(jù)段；取本站數(shù)據(jù)段的命令字、數(shù)據(jù)位長度、命令處理相應的地址偏移量，通過這些主要字段 在本站做相應的處理。
5.根據(jù)權利要求1所述的一種高速實時工業(yè)以太網(wǎng)的通信方法，為達到實時性這一特 征，主站采用實時操作系統(tǒng)，數(shù)據(jù)傳輸在實時任務下運行，實現(xiàn)實時的數(shù)據(jù)傳輸。
6.根據(jù)權利要求1所述的一種高速實時工業(yè)以太網(wǎng)的通信方法，主站和各從站采用不 同時鐘源時，需要一套完整的時鐘同步機制，以滿足系統(tǒng)的時鐘同步要求，其關鍵步驟線路延遲補償，主站讀取同一周期內(nèi)數(shù)據(jù)幀兩次經(jīng)過從站的時間戳，計算傳輸延遲，并 發(fā)送給各從站進行延遲補償。時鐘啟動偏差補償，系統(tǒng)初始化階段，主站算出各從站與基準從站的時鐘偏移，并發(fā)給 各從站進行偏移補償。漂移補償，通過FPGA內(nèi)部的加數(shù)寄存器、累加器、計數(shù)器使各站輸出時鐘計數(shù)器穩(wěn)定 在同一頻率。本方法是通過發(fā)送同步數(shù)據(jù)包，調(diào)整加數(shù)寄存器的值，每次累加器值溢出時計 數(shù)器加1，計數(shù)器的值即為本地時鐘的值。
7.根據(jù)權利要求6所述的一種高速實時工業(yè)以太網(wǎng)的通信方法，所述漂移補償在數(shù)據(jù) 通信過程中定期進行，主站在數(shù)據(jù)包傳輸過程中定時發(fā)送進行漂移補償?shù)耐桨?，此?shù)據(jù) 包通過讀基準從站的輸出時鐘值，將此值寫給其它各從站，由FPGA根據(jù)此數(shù)值調(diào)整權利要 求6中的加數(shù)寄存器的值。
8.一種高速實時工業(yè)以太網(wǎng)的通信裝置，其特征在于，硬件選用普通以太網(wǎng)物理芯 片，接口選用普通以太網(wǎng)口 RJ45，物理層傳輸為RMII協(xié)議，數(shù)據(jù)鏈路層是在FPGA中通過 verilog編程實現(xiàn)的；FPGA中模塊包括用于對數(shù)據(jù)幀的類型判斷、數(shù)據(jù)解析的接收模塊；用于將處理過的數(shù)據(jù)幀轉(zhuǎn)發(fā)到下一從站的發(fā)送模塊； 用于數(shù)據(jù)幀到來時產(chǎn)生中斷、接收FIFO滿產(chǎn)生中斷、發(fā)送FIFO 滿產(chǎn)生中斷的中斷控制模塊；用于完成系統(tǒng)時鐘同步的一系列操作的同步模塊單元； 此外還有FIFO及μ C接口等單元。
9.根據(jù)權利要求8所述的一種高速實時工業(yè)以太網(wǎng)的通信裝置，其特征在于，通過對 應用層接口的改變，可以應用于不同高速數(shù)據(jù)傳輸領域的一套獨立的總線系統(tǒng)，該系統(tǒng)主、 從站都是帶普通網(wǎng)卡芯片和FPGA的板卡。
全文摘要
本發(fā)明公開了一種高速實時以太網(wǎng)總線的通信方法及裝置，該方法包括數(shù)據(jù)傳輸采用總幀方式，通過解析數(shù)據(jù)報文中各從站數(shù)據(jù)段的地址，地址匹配后各從站通過對幀中相應字段進行數(shù)據(jù)交換，達到無競爭數(shù)據(jù)傳輸?shù)哪康?，以滿足系統(tǒng)實時性。本發(fā)明具體實施是通過一般的網(wǎng)卡芯片及FPGA構成的高速實時總線的通信裝置，其中FPGA主要是按照傳輸協(xié)議完成數(shù)據(jù)包接收、解析、轉(zhuǎn)發(fā)的功能，所述方法及裝置具有數(shù)據(jù)幀能及時到達目標端設備，達到了數(shù)據(jù)傳輸?shù)膶崟r性要求；數(shù)據(jù)傳輸?shù)臋C制是邊接收、邊解析、邊轉(zhuǎn)發(fā)，沒有競爭和搶占，實現(xiàn)了實時性，以通用以太網(wǎng)芯片為物理層，相對于傳統(tǒng)工業(yè)總線提高了傳輸速度。
文檔編號H04L12/40GK101917316SQ20101027945
公開日2010年12月15日 申請日期2010年9月13日 優(yōu)先權日2010年9月13日
發(fā)明者杜瑞芳, 王田苗, 申廣濤, 陳友東, 魏洪興 申請人:北京航空航天大學;北京航天數(shù)控系統(tǒng)有限公司