專利名稱：多制式多通道數(shù)字射頻一體化模塊及其信號(hào)處理方法與應(yīng)用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無(wú)線通信領(lǐng)域中的多制式基帶拉遠(yuǎn)系統(tǒng)，特別是涉及多制式多通道數(shù) 字射頻一體化模塊及其信號(hào)處理方法。
背景技術(shù)：
隨著無(wú)線通信的發(fā)展，各個(gè)制式的移動(dòng)終端在社會(huì)中大量共存和使用，移動(dòng)運(yùn)營(yíng) 商為了滿足用戶使用的需要，必須同時(shí)提供各個(gè)制式的通信設(shè)備來(lái)進(jìn)行信號(hào)覆蓋。目前工 程上的這種信號(hào)覆蓋的方法大多數(shù)是由單制式的通信設(shè)備組合起來(lái)完成的，這樣做不僅成 本高，而且體積也大，實(shí)現(xiàn)起來(lái)也很復(fù)雜。為了進(jìn)一步滿足市場(chǎng)的強(qiáng)烈需要，新的多制式信 號(hào)覆蓋方式——多制式基帶拉遠(yuǎn)系統(tǒng)由此產(chǎn)生。現(xiàn)有技術(shù)上實(shí)現(xiàn)這種多制式基帶拉遠(yuǎn)系統(tǒng)，常用的一種結(jié)構(gòu)如圖1所示，在它的 任意一個(gè)業(yè)務(wù)通道中，均包括位于下行鏈路上，依次與數(shù)字基帶處理模塊相連接的變頻模 塊、PA(PoWer Amplifer)模塊、濾波器/雙工器；以及位于上行鏈路上，依次與濾波器/雙 工器相連接的LNA(Low Noise Amplifer)模塊、變頻模塊、數(shù)字基帶處理模塊。這種實(shí)現(xiàn)方 法與傳統(tǒng)的用幾個(gè)單制式的設(shè)備組合起來(lái)的解決方法相比，體積已經(jīng)大大減小，成本也已 大大降低。但即便如此，這種多制式基帶拉遠(yuǎn)系統(tǒng)里面各個(gè)模塊之間的接口仍然十分復(fù)雜， 可生產(chǎn)性和可靠性都不太高，設(shè)備的體積也還是有點(diǎn)偏大。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的缺點(diǎn)和不足，提供一種多制式多通道帶數(shù) 字射頻一體化模塊，該模塊集成度很高，可有效地減小各個(gè)模塊之間的接口復(fù)雜度，使得整 個(gè)設(shè)備的體積也隨之減小，同時(shí)提高了設(shè)備的可靠性和可產(chǎn)性。本發(fā)明的的另一個(gè)目的在于提供采用多制式多通道數(shù)字射頻一體化模塊所實(shí)現(xiàn) 的信號(hào)處理方法。本發(fā)明的第三個(gè)目的在于提供上述多制式多通道數(shù)字射頻一體化模塊的應(yīng)用。為達(dá)到上述目的，本發(fā)明采用以下的技術(shù)方案本多制式多通道數(shù)字射頻一體化模塊，具體包括下行鏈路、上行鏈路、反饋電路， 以及用于供電的電源子系統(tǒng)電路、為各個(gè)芯片提供工作時(shí)鐘的時(shí)鐘子系統(tǒng)電路、控制各部 分工作的MCU及MCU的接口擴(kuò)展芯片CPLD。為更好地實(shí)現(xiàn)本發(fā)明，作為優(yōu)選的具體方案之一，所述的多制式多通道數(shù)字射頻 一體化模塊中，所述上行鏈路由與外端基站相連的光電轉(zhuǎn)換模塊接口、第二 FPGA芯片、第 一 FPGA芯片、A/D轉(zhuǎn)換器、上行中頻濾波器、上行放大器、上行混頻器、上行可調(diào)衰減器及 上行濾波器依次連接構(gòu)成；所述下行鏈路由與外端基站相連的光電轉(zhuǎn)換模塊接口、第二 FPGA芯片、第一 FPGA芯片、D/A轉(zhuǎn)換器、下行差分濾波器、下行調(diào)制器、下行可調(diào)衰減器、 下行放大器及下行濾波器依次連接構(gòu)成；所述反饋電路由選擇開關(guān)、反饋混頻器、反饋放大器、反饋濾波器、A/D轉(zhuǎn)換器及第二 FPGA芯片依次連接構(gòu)成；其中，所述第一 FPGA芯片 用于進(jìn)行數(shù)字信號(hào)的編解碼處理，所述第二芯片用于數(shù)字信號(hào)的串并轉(zhuǎn)換及DPD (Digital Pre-Distortion數(shù)字預(yù)失真)處理。采用上述多制式多通道數(shù)字射頻一體化模塊實(shí)現(xiàn)信號(hào)的處理方法，具體步驟如 下當(dāng)處理任一個(gè)制式的上行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的上行信號(hào)輸入到上行濾波 器，經(jīng)過(guò)濾波把干擾信號(hào)濾除后，進(jìn)入到上行可調(diào)衰減器，根據(jù)信號(hào)的大小可以設(shè)置或者不 操作，經(jīng)過(guò)幅度調(diào)整后的信號(hào)進(jìn)入上行混頻器，把射頻信號(hào)下混頻成中頻信號(hào)，中頻信號(hào)經(jīng) 過(guò)上行放大器放大后被送入到上行中頻濾波器，把本振和信號(hào)諧波等無(wú)用信號(hào)濾除后進(jìn)入 A/D轉(zhuǎn)換器，把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)后送進(jìn)第一 FPGA芯片進(jìn)行編碼處理，再送到第二 FPGA芯片進(jìn)行串并轉(zhuǎn)換，最后經(jīng)過(guò)光電轉(zhuǎn)換接口處的外接光電轉(zhuǎn)換模塊，把電信號(hào)轉(zhuǎn)換成 光信號(hào)后通過(guò)光纖發(fā)射出去；當(dāng)處理任一個(gè)制式的下行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的下行信號(hào)經(jīng)過(guò)光電轉(zhuǎn)換模 塊接口處的外接光電轉(zhuǎn)換模塊把光信號(hào)轉(zhuǎn)換為電信號(hào)，送到第二 FPGA芯片進(jìn)行串并轉(zhuǎn)換 后，再送到第一 FPGA芯片進(jìn)行解碼處理，處理后信號(hào)進(jìn)入到D/A轉(zhuǎn)換器，把數(shù)字信號(hào)轉(zhuǎn)換成 模擬信號(hào)，經(jīng)過(guò)下行差分濾波器的濾波把無(wú)用信號(hào)濾除后送入到下行調(diào)制器，下行調(diào)制器 把中頻信號(hào)上混頻成射頻信號(hào)，送入到下行可調(diào)衰減器，在此可以根據(jù)需要對(duì)射頻信號(hào)的 幅度進(jìn)行適當(dāng)?shù)乃p或者不操作，調(diào)整后的信號(hào)送進(jìn)下行放大器進(jìn)行放大，放大完成后進(jìn) 入到下行濾波器進(jìn)行濾波，把本振和信號(hào)的諧波等無(wú)用信號(hào)濾除后送到下一級(jí)發(fā)射裝置；在反饋方向上，從任一個(gè)制式的下行通道耦合出來(lái)的下行信號(hào)經(jīng)過(guò)選擇開關(guān)的選 擇后送入到反饋混頻器，把射頻信號(hào)下變頻成中頻信號(hào)，再經(jīng)過(guò)反饋放大器的放大后，送進(jìn) 反饋濾波器進(jìn)行濾波處理，把無(wú)用的信號(hào)濾除后進(jìn)入A/D轉(zhuǎn)換器，把模擬信號(hào)轉(zhuǎn)換成數(shù)字 信號(hào)后送進(jìn)第二 FPGA芯片進(jìn)行DPD處理，處理完成后把預(yù)失真信號(hào)疊加到第一 FPGA芯片 解碼出來(lái)的下行信號(hào)中進(jìn)行預(yù)失真。作為優(yōu)選的具體方案之二，所述的多制式多通道數(shù)字射頻一體化模塊中，所述上 行鏈路由與外端基站相連的光電轉(zhuǎn)換模塊接口、第一 FPGA芯片、A/D轉(zhuǎn)換器、上行中頻濾波 器、上行放大器、上行混頻器、上行可調(diào)衰減器及上行濾波器依次連接構(gòu)成；所述下行鏈路 由與外端基站相連的光電轉(zhuǎn)換模塊接口、第一 FPGA芯片、D/A轉(zhuǎn)換器、下行差分濾波器、下 行調(diào)制器、下行可調(diào)衰減器、下行放大器及下行濾波器依次連接構(gòu)成；所述反饋電路由選擇 開關(guān)、反饋混頻器、反饋放大器、反饋濾波器、A/D轉(zhuǎn)換器及第二 FPGA芯片依次連接構(gòu)成；其 中，所述第一 FPGA芯片用于進(jìn)行數(shù)字信號(hào)的編解碼處理和串并轉(zhuǎn)換，所述第二 FPGA芯片用 于進(jìn)行DPD處理。采用上述多制式多通道數(shù)字射頻一體化模塊實(shí)現(xiàn)信號(hào)的處理方法，具體步驟如 下當(dāng)處理任一個(gè)制式的上行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的上行信號(hào)輸入到上行濾波 器，經(jīng)過(guò)濾波把干擾信號(hào)濾除后，進(jìn)入到上行可調(diào)衰減器，根據(jù)信號(hào)的大小可以設(shè)置或者不 操作，經(jīng)過(guò)幅度調(diào)整后的信號(hào)進(jìn)入上行混頻器，把射頻信號(hào)下混頻成中頻信號(hào)，中頻信號(hào)經(jīng) 過(guò)上行放大器放大后被送入到上行中頻濾波器，把本振和信號(hào)諧波等無(wú)用信號(hào)濾除后進(jìn)入 A/D轉(zhuǎn)換器，把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)后送進(jìn)第一 FPGA芯片進(jìn)行編碼處理和串并轉(zhuǎn)換，最后經(jīng)過(guò)光電轉(zhuǎn)換接口處的外接光電轉(zhuǎn)換模塊，把電信號(hào)轉(zhuǎn)換成光信號(hào)后通過(guò)光纖發(fā)射出 去；當(dāng)處理任一個(gè)制式的下行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的下行信號(hào)經(jīng)過(guò)光電轉(zhuǎn)換模 塊接口處的外接光電轉(zhuǎn)換模塊把光信號(hào)轉(zhuǎn)換為電信號(hào)，送到第一 FPGA芯片進(jìn)行串并轉(zhuǎn)換 和解碼處理，處理后信號(hào)進(jìn)入到D/A轉(zhuǎn)換器，把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，經(jīng)過(guò)下行差分濾 波器的濾波把無(wú)用信號(hào)濾除后送入到下行調(diào)制器，下行調(diào)制器把中頻信號(hào)上混頻成射頻信 號(hào)，送入到下行可調(diào)衰減器，在此可以根據(jù)需要對(duì)射頻信號(hào)的幅度進(jìn)行適當(dāng)?shù)乃p或者不 操作，調(diào)整后的信號(hào)送進(jìn)下行放大器進(jìn)行放大，放大完成后進(jìn)入到下行濾波器進(jìn)行濾波，把 本振和信號(hào)的諧波等無(wú)用信號(hào)濾除后送到下一級(jí)發(fā)射裝置；在反饋方向上，從任一個(gè)制式的下行通道耦合出來(lái)的下行信號(hào)經(jīng)過(guò)選擇開關(guān)的選 擇后送入到反饋混頻器，把射頻信號(hào)下變頻成中頻信號(hào)，再經(jīng)過(guò)反饋放大器的放大后，送進(jìn) 反饋濾波器進(jìn)行濾波處理，把無(wú)用的信號(hào)濾除后進(jìn)入A/D轉(zhuǎn)換器，把模擬信號(hào)轉(zhuǎn)換成數(shù)字 信號(hào)后送進(jìn)第二 FPGA芯片進(jìn)行DPD處理，處理完成后把預(yù)失真信號(hào)疊加到第一 FPGA芯片 解碼出來(lái)的下行信號(hào)中進(jìn)行預(yù)失真。作為優(yōu)選的具體方案之三，所述的多制式多通道數(shù)字射頻一體化模塊中，所述上 行鏈路由與外端基站相連的光電轉(zhuǎn)換模塊接口、FPGA芯片、A/D轉(zhuǎn)換器、上行中頻濾波器、 上行放大器、上行混頻器、上行可調(diào)衰減器及上行濾波器依次連接構(gòu)成；所述下行鏈路由與 外端基站相連的光電轉(zhuǎn)換模塊接口、FPGA芯片、D/A轉(zhuǎn)換器、下行差分濾波器、下行調(diào)制器、 下行可調(diào)衰減器、下行放大器及下行濾波器依次連接構(gòu)成；所述反饋鏈路由選擇開關(guān)、反饋 混頻器、反饋放大器、反饋濾波器、A/D轉(zhuǎn)換器及DSP芯片依次連接構(gòu)成；其中，所述FPGA芯 片用于進(jìn)行數(shù)字信號(hào)的編解碼處理和串并轉(zhuǎn)換，所述DSP芯片用于進(jìn)行DPD處理。采用上述多制式多通道數(shù)字射頻一體化模塊實(shí)現(xiàn)信號(hào)的處理方法，具體步驟如 下當(dāng)處理任一個(gè)制式的上行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的上行信號(hào)輸入到上行濾波 器，經(jīng)過(guò)濾波把干擾信號(hào)濾除后，進(jìn)入到上行可調(diào)衰減器，根據(jù)信號(hào)的大小可以設(shè)置或者不 操作，經(jīng)過(guò)幅度調(diào)整后的信號(hào)進(jìn)入上行混頻器，把射頻信號(hào)下混頻成中頻信號(hào)，中頻信號(hào)經(jīng) 過(guò)上行放大器放大后被送入到上行中頻濾波器，把本振和信號(hào)諧波等無(wú)用信號(hào)濾除后進(jìn)入 A/D轉(zhuǎn)換器，把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)后送進(jìn)FPGA芯片進(jìn)行編碼處理和串并轉(zhuǎn)換，最后 經(jīng)過(guò)光電轉(zhuǎn)換接口處的外接光電轉(zhuǎn)換模塊，把電信號(hào)轉(zhuǎn)換成光信號(hào)后通過(guò)光纖發(fā)射出去；當(dāng)處理任一個(gè)制式的下行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的下行信號(hào)經(jīng)過(guò)光電轉(zhuǎn)換模 塊接口處的外接光電轉(zhuǎn)換模塊把光信號(hào)轉(zhuǎn)換為電信號(hào)，送到FPGA芯片進(jìn)行串并轉(zhuǎn)換和解 碼處理，處理后信號(hào)進(jìn)入到D/A轉(zhuǎn)換器，把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，經(jīng)過(guò)下行差分濾波器 的濾波把無(wú)用信號(hào)濾除后送入到下行調(diào)制器，下行調(diào)制器把中頻信號(hào)上混頻成射頻信號(hào)， 送入到下行可調(diào)衰減器，在此可以根據(jù)需要對(duì)射頻信號(hào)的幅度進(jìn)行適當(dāng)?shù)乃p或者不操 作，調(diào)整后的信號(hào)送進(jìn)下行放大器進(jìn)行放大，放大完成后進(jìn)入到下行濾波器進(jìn)行濾波，把本 振和信號(hào)的諧波等無(wú)用信號(hào)濾除后送到下一級(jí)發(fā)射裝置；在反饋方向上，從任一制式的下行通道耦合出來(lái)的下行信號(hào)經(jīng)過(guò)選擇開關(guān)的選擇 后送入到反饋混頻器，把射頻信號(hào)下變頻成中頻信號(hào)，再經(jīng)過(guò)反饋放大器的放大后，送進(jìn)反 饋濾波器進(jìn)行濾波處理，把無(wú)用的信號(hào)濾除后進(jìn)入A/D轉(zhuǎn)換器，把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)后送進(jìn)DPD芯片進(jìn)行DPD處理，處理完成后把預(yù)失真信號(hào)疊加到FPGA芯片解碼出來(lái)的下 行信號(hào)中進(jìn)行預(yù)失真。所述多制式多通道數(shù)字射頻一體化模塊，該模塊可以應(yīng)用于多制式基帶拉遠(yuǎn)系統(tǒng) 中，該系統(tǒng)包括位于下行鏈路上，依次與多制式多通道數(shù)字射頻一體化模塊、PA模塊、濾波 器/雙工器；以及位于上行鏈路上，依次與濾波器/雙工器相連接的LNA模塊、多制式多通 道數(shù)字射頻一體化模塊。本發(fā)明與現(xiàn)有技術(shù)相比，具有如下優(yōu)點(diǎn)和有益效果多制式多通道數(shù)字射頻一體 化模塊，有效地減小了各個(gè)模塊之間的接口復(fù)雜度，這樣整個(gè)設(shè)備的體積也隨之減小，使得 多制式基帶拉遠(yuǎn)系統(tǒng)的小型化成為了可能，這樣做也會(huì)提高設(shè)備的可靠性，降低設(shè)備的成 本。本發(fā)明中還引入DPD技術(shù)，通過(guò)這項(xiàng)技術(shù)，把末級(jí)功率放大器的效率提高，使熱耗減小， 從而保證設(shè)備不至于過(guò)熱而不能正常工作。


圖1是現(xiàn)有技術(shù)中多個(gè)模塊實(shí)現(xiàn)的多制式基帶拉遠(yuǎn)系統(tǒng)的結(jié)構(gòu)示意圖；圖2是利用本發(fā)明多制式多通道數(shù)字射頻一體化模塊實(shí)現(xiàn)的多制式基帶拉遠(yuǎn)系 統(tǒng)的結(jié)構(gòu)示意圖；圖3是本發(fā)明多制式多通道數(shù)字射頻一體化模塊實(shí)施例一的結(jié)構(gòu)示意圖；圖4是本發(fā)明多制式多通道數(shù)字射頻一體化模塊實(shí)施例二的結(jié)構(gòu)示意圖；圖5是本發(fā)明多制式多通道數(shù)字射頻一體化模塊實(shí)施例三的結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合實(shí)施例及附圖，對(duì)本發(fā)明作進(jìn)一步地詳細(xì)說(shuō)明，但本發(fā)明的實(shí)施方式不 限于此。圖2是在圖1基礎(chǔ)上做了改進(jìn)的多制式多通道數(shù)字射頻一體化模塊實(shí)現(xiàn)的多制式 基帶拉遠(yuǎn)系統(tǒng)的結(jié)構(gòu)示意圖，其中，把多個(gè)制式多個(gè)通道的數(shù)字基帶處理部分與射頻處理 部分的電路集成到一個(gè)模塊上實(shí)施例一如圖3所示，是本發(fā)明中的多制式多通道數(shù)字射頻一體化模塊的結(jié)構(gòu)示意圖。它 工作在兩個(gè)或者兩個(gè)以上的通信制式，主要包括與外端基站交換數(shù)據(jù)用的光電轉(zhuǎn)換模塊 接口，以及依次與光電轉(zhuǎn)換模塊接口相連的第二 FPGA芯片、第一 FPGA芯片，任一制式的D/ A轉(zhuǎn)換器、下行差分濾波器、下行調(diào)制器、下行可調(diào)衰減器、下行放大器、下行濾波器、上行濾 波器、上行可調(diào)衰減器、上行混頻器、上行放大器、上行中頻濾波器及A/D轉(zhuǎn)換器。除上述器 件外，還包括為整個(gè)電路板供電的電源子系統(tǒng)電路、為各個(gè)芯片提供工作時(shí)鐘的時(shí)鐘子系 統(tǒng)電路、控制各部分工作的MCU及其接口擴(kuò)展芯片CPLD的電路及反饋電路。其中由與外端 基站相連的光電轉(zhuǎn)換模塊接口、第二 FPGA芯片、第一 FPGA芯片、D/A轉(zhuǎn)換器、下行差分濾波 器、下行調(diào)制器、下行可調(diào)衰減器、下行放大器及下行濾波器依次連接構(gòu)成下行鏈路；由與 外端基站相連的光電轉(zhuǎn)換模塊接口、第二 FPGA芯片、第一 FPGA芯片、A/D轉(zhuǎn)換器、上行中頻 濾波器、上行放大器、上行混頻器、上行可調(diào)衰減器及上行濾波器依次連接構(gòu)成上行鏈路； 由選擇開關(guān)、反饋混頻器、反饋放大器、反饋濾波器、A/D轉(zhuǎn)換器及第二 FPGA芯片依次連接 構(gòu)成反饋鏈路。
根據(jù)本實(shí)施例中的多制式多通道數(shù)字射頻一體化模塊，在處理任一制式的正常業(yè) 務(wù)操作時(shí)當(dāng)處理上行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的上行信號(hào)輸入到上行濾波器，經(jīng)過(guò)濾波 把干擾信號(hào)濾除后，進(jìn)入到上行可調(diào)衰減器，根據(jù)信號(hào)的大小可以設(shè)置或者不操作，經(jīng)過(guò)幅 度調(diào)整后的信號(hào)進(jìn)入上行混頻器，把射頻信號(hào)下混頻成中頻信號(hào)，中頻信號(hào)經(jīng)過(guò)上行放大 器放大后被送入到上行中頻濾波器，把本振和信號(hào)諧波等無(wú)用信號(hào)濾除后進(jìn)入A/D轉(zhuǎn)換 器，把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)后送進(jìn)第一 FPGA芯片進(jìn)行編碼處理，再送到第二 FPGA芯片 進(jìn)行串并轉(zhuǎn)換，最后經(jīng)過(guò)光電轉(zhuǎn)換接口處的光電轉(zhuǎn)換模塊(圖中未畫出)，把電信號(hào)轉(zhuǎn)換成 光信號(hào)后通過(guò)光纖發(fā)射出去。當(dāng)處理下行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的下行信號(hào)經(jīng)過(guò)光電轉(zhuǎn)換模塊接口處的光 電轉(zhuǎn)換模塊把光信號(hào)轉(zhuǎn)換為電信號(hào)，送到第二 FPGA芯片進(jìn)行串并轉(zhuǎn)換后，再送到第一 FPGA 芯片進(jìn)行解碼處理，處理后信號(hào)進(jìn)入到D/A轉(zhuǎn)換器，把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，經(jīng)過(guò)下行 差分濾波器的濾波把無(wú)用信號(hào)濾除后送入到下行調(diào)制器，下行調(diào)制器把中頻信號(hào)上混頻成 射頻信號(hào)，送入到下行可調(diào)衰減器，在此可以根據(jù)需要對(duì)射頻信號(hào)的幅度進(jìn)行適當(dāng)?shù)乃p 或者不操作，調(diào)整后的信號(hào)送進(jìn)下行放大器進(jìn)行放大，放大完成后進(jìn)入到下行濾波器進(jìn)行 濾波，把本振和信號(hào)的諧波等無(wú)用信號(hào)濾除后送到下一級(jí)發(fā)射裝置(圖中未畫出)。在反饋方向上，從任一個(gè)制式的下行通道耦合出來(lái)的下行信號(hào)經(jīng)過(guò)選擇開關(guān)的選 擇后送入到反饋混頻器，把射頻信號(hào)下變頻成中頻信號(hào)，再經(jīng)過(guò)反饋放大器的放大后，送進(jìn) 反饋濾波器進(jìn)行濾波處理，把無(wú)用的信號(hào)濾除后進(jìn)入A/D轉(zhuǎn)換器，把模擬信號(hào)轉(zhuǎn)換成數(shù)字 信號(hào)后送進(jìn)第二 FPGA芯片進(jìn)行DPD處理，處理完成后把預(yù)失真信號(hào)疊加到第一 FPGA芯片 解碼出來(lái)的下行信號(hào)中進(jìn)行預(yù)失真。從上述業(yè)務(wù)操作過(guò)程可以看出，本發(fā)明中的數(shù)字射頻一體化模塊集成了下行數(shù)字 處理電路、下行的變頻電路、上行的變頻電路、上行的數(shù)字處理電路、反饋通道的變頻電路 和DPD預(yù)失真處理的電路，當(dāng)然也集成了為整個(gè)電路板供電的電源子系統(tǒng)電路、為各個(gè)芯 片提供工作時(shí)鐘的時(shí)鐘子系統(tǒng)電路、控制各部分工作的MCU及其接口擴(kuò)展芯片CPLD的電 路。根據(jù)上述結(jié)構(gòu)，使電路的實(shí)現(xiàn)更加簡(jiǎn)單、更加緊湊，當(dāng)然整個(gè)設(shè)備的體積就可以降下來(lái)。實(shí)施例二 如圖4所示，是本發(fā)明中的多制式多通道數(shù)字射頻一體化模塊實(shí)施例二的結(jié)構(gòu)示 意圖。它與實(shí)施例一不同的是第一 FPGA和第二 FPGA的功能重新進(jìn)行了分配。在實(shí)施例一 中，第一 FPGA只承擔(dān)了處理各個(gè)制式的業(yè)務(wù)通道的上行數(shù)據(jù)與下行數(shù)據(jù)的工作；第二 FPGA 承擔(dān)了上行數(shù)據(jù)與下行數(shù)據(jù)的串并轉(zhuǎn)換工作和反饋信號(hào)的預(yù)失真處理工作。而在本實(shí)施例 中，第一 FPGA承擔(dān)了處理各個(gè)制式的業(yè)務(wù)通道的上行數(shù)據(jù)和下行數(shù)據(jù)的工作，除此之外， 還承擔(dān)了上行數(shù)據(jù)與下行數(shù)據(jù)的串并轉(zhuǎn)換工作；第二 FPGA只承擔(dān)了反饋信號(hào)的預(yù)失真處 理工作。在此需要強(qiáng)調(diào)的是，由于第一 FPGA和第二 FPGA所承擔(dān)的工作的不同，使得電路也 有所不同。其中由與外端基站相連的光電轉(zhuǎn)換模塊接口、第一 FPGA芯片、D/A轉(zhuǎn)換器、下行 差分濾波器、下行調(diào)制器、下行可調(diào)衰減器、下行放大器及下行濾波器依次連接構(gòu)成下行鏈 路；由與外端基站相連的光電轉(zhuǎn)換模塊接口、第一 FPGA芯片、A/D轉(zhuǎn)換器、上行中頻濾波器、 上行放大器、上行混頻器、上行可調(diào)衰減器及上行濾波器依次連接構(gòu)成上行鏈路；反饋鏈路 與實(shí)施例一相同，在此就不再一一贅述。
根據(jù)本實(shí)施例中的多制式多通道數(shù)字射頻一體化模塊，在處理任一制式的正常業(yè) 務(wù)操作時(shí)當(dāng)處理上行業(yè)務(wù)時(shí)，在信號(hào)進(jìn)入第一 FPGA芯片之前其處理流程與實(shí)施例一相同， 在此就不再贅述。當(dāng)信號(hào)送進(jìn)第一 FPGA芯片之后，第一 FPGA芯片對(duì)上行信號(hào)進(jìn)行編碼處 理和串并轉(zhuǎn)換，最后經(jīng)過(guò)光電轉(zhuǎn)換接口處的光電轉(zhuǎn)換模塊(圖中未畫出)，把電信號(hào)轉(zhuǎn)換成 光信號(hào)后通過(guò)光纖發(fā)射出去。當(dāng)處理下行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的下行信號(hào)經(jīng)過(guò)光電轉(zhuǎn)換模塊接口處的光 電轉(zhuǎn)換模塊把光信號(hào)轉(zhuǎn)換為電信號(hào)，送到第一 FPGA芯片進(jìn)行串并轉(zhuǎn)換和解碼處理，在第一 FPGA芯片之后其信號(hào)處理流程與實(shí)施例一相同，在此就不再贅述。反饋信號(hào)的處理流程與實(shí)施例一相同，在此就不再一一贅述。本實(shí)施例中的多制式多通道數(shù)字射頻一體化模塊，其集成的電路的功能與實(shí)施例 一相同，在此就不再一一贅述。實(shí)施例三如圖5所示，是本發(fā)明中的多制式多通道數(shù)字射頻一體化模塊實(shí)施例三的結(jié)構(gòu)示 意圖。它與實(shí)施例二不同的是，在反饋通道上，不再用FPGA芯片來(lái)實(shí)現(xiàn)反饋信號(hào)的預(yù)失真 處理工作，而是用DSP芯片來(lái)實(shí)現(xiàn)。在這個(gè)新的結(jié)構(gòu)中，其上行鏈路和下行鏈路的構(gòu)成與實(shí) 施例二相同，在此就不再贅述。不同的是反饋鏈路由選擇開關(guān)、反饋混頻器、反饋放大器、反 饋濾波器、A/D轉(zhuǎn)換器及DSP芯片依次連接構(gòu)成。在處理任一制式的正常業(yè)務(wù)操作時(shí)，處理上行業(yè)務(wù)和下行業(yè)務(wù)的流程與實(shí)施例二 相同，在此不再贅述。不同的是在反饋方向上，從任一制式的下行通道耦合出來(lái)的下行信號(hào)經(jīng)過(guò)選擇開 關(guān)的選擇后送入到反饋混頻器，把射頻信號(hào)下變頻成中頻信號(hào)，再經(jīng)過(guò)反饋放大器的放大 后，送進(jìn)反饋濾波器進(jìn)行濾波處理，把無(wú)用的信號(hào)濾除后進(jìn)入A/D轉(zhuǎn)換器，把模擬信號(hào)轉(zhuǎn)換 成數(shù)字信號(hào)后送進(jìn)DSP芯片進(jìn)行DPD處理，處理完成后把預(yù)失真信號(hào)疊加到FPGA芯片解碼 出來(lái)的下行信號(hào)中進(jìn)行預(yù)失真。以上所述的本發(fā)明的實(shí)施方式，并不構(gòu)成對(duì)本發(fā)明保護(hù)范圍的限定，任何在本發(fā) 明的精神和原則之內(nèi)所作的修改、等同替換和改進(jìn)等，均應(yīng)包括在本發(fā)明的權(quán)利要求保護(hù) 范圍之內(nèi)。
10
權(quán)利要求
多制式多通道數(shù)字射頻一體化模塊，其特征在于，所述多制式多通道數(shù)字射頻一體化模塊具體包括下行鏈路、上行鏈路、反饋電路，以及用于供電的電源子系統(tǒng)電路、為各個(gè)芯片提供工作時(shí)鐘的時(shí)鐘子系統(tǒng)電路、控制各部分工作的MCU及MCU的接口擴(kuò)展芯片CPLD。
2.根據(jù)權(quán)利要求1所述的多制式多通道數(shù)字射頻一體化模塊，其特征在于，所述上行 鏈路由與外端基站相連的光電轉(zhuǎn)換模塊接口、第二 FPGA芯片、第一 FPGA芯片、A/D轉(zhuǎn)換器、 上行中頻濾波器、上行放大器、上行混頻器、上行可調(diào)衰減器及上行濾波器依次連接構(gòu)成；所述下行鏈路由與外端基站相連的光電轉(zhuǎn)換模塊接口、第二 FPGA芯片、第一 FPGA芯 片、D/A轉(zhuǎn)換器、下行差分濾波器、下行調(diào)制器、下行可調(diào)衰減器、下行放大器及下行濾波器 依次連接構(gòu)成；所述反饋電路由選擇開關(guān)、反饋混頻器、反饋放大器、反饋濾波器、A/D轉(zhuǎn)換器及第二 FPGA芯片依次連接構(gòu)成；其中，所述第一 FPGA芯片用于進(jìn)行數(shù)字信號(hào)的編解碼處理，所述第二芯片用于編碼處 理后信號(hào)的串并轉(zhuǎn)換及DPD處理。
3.根據(jù)權(quán)利要求1所述的多制式多通道數(shù)字射頻一體化模塊，其特征在于，所述上行 鏈路由與外端基站相連的光電轉(zhuǎn)換模塊接口、第一 FPGA芯片、A/D轉(zhuǎn)換器、上行中頻濾波 器、上行放大器、上行混頻器、上行可調(diào)衰減器及上行濾波器依次連接構(gòu)成；所述下行鏈路由與外端基站相連的光電轉(zhuǎn)換模塊接口、第一 FPGA芯片、D/A轉(zhuǎn)換器、下 行差分濾波器、下行調(diào)制器、下行可調(diào)衰減器、下行放大器及下行濾波器依次連接構(gòu)成；所述反饋電路由選擇開關(guān)、反饋混頻器、反饋放大器、反饋濾波器、A/D轉(zhuǎn)換器及第二 FPGA芯片依次連接構(gòu)成；其中，所述第一 FPGA芯片用于進(jìn)行數(shù)字信號(hào)的編解碼處理和串并轉(zhuǎn)換，所述第二 FPGA 芯片用于進(jìn)行DPD處理。
4.根據(jù)權(quán)利要求1所述的多制式多通道數(shù)字射頻一體化模塊，其特征在于，所述上行 鏈路由與外端基站相連的光電轉(zhuǎn)換模塊接口、FPGA芯片、A/D轉(zhuǎn)換器、上行中頻濾波器、上 行放大器、上行混頻器、上行可調(diào)衰減器及上行濾波器依次連接構(gòu)成；所述下行鏈路由與外端基站相連的光電轉(zhuǎn)換模塊接口、FPGA芯片、D/A轉(zhuǎn)換器、下行差 分濾波器、下行調(diào)制器、下行可調(diào)衰減器、下行放大器及下行濾波器依次連接構(gòu)成；所述反饋鏈路由選擇開關(guān)、反饋混頻器、反饋放大器、反饋濾波器、A/D轉(zhuǎn)換器及DSP芯 片依次連接構(gòu)成；其中，所述FPGA芯片用于進(jìn)行數(shù)字信號(hào)的編解碼處理和串并轉(zhuǎn)換，所述DSP芯片用于 進(jìn)行DPD處理。
5.采用權(quán)利要求2所述的多制式多通道數(shù)字射頻一體化模塊的信號(hào)處理方法，其特征 在于，具體步驟如下當(dāng)處理任一個(gè)制式的上行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的上行信號(hào)輸入到上行濾波器， 經(jīng)過(guò)濾波把干擾信號(hào)濾除后，進(jìn)入到上行可調(diào)衰減器，根據(jù)信號(hào)的大小設(shè)置或者不操作，經(jīng) 過(guò)幅度調(diào)整后的信號(hào)進(jìn)入上行混頻器，把射頻信號(hào)下混頻成中頻信號(hào)，中頻信號(hào)經(jīng)過(guò)上行 放大器放大后被送入到上行中頻濾波器，把無(wú)用信號(hào)濾除后進(jìn)入A/D轉(zhuǎn)換器，把模擬信號(hào) 轉(zhuǎn)換成數(shù)字信號(hào)后送進(jìn)第一 FPGA芯片進(jìn)行編碼處理，再送到第二 FPGA芯片進(jìn)行串并轉(zhuǎn)換， 最后經(jīng)過(guò)光電轉(zhuǎn)換接口處的外接光電轉(zhuǎn)換模塊，把電信號(hào)轉(zhuǎn)換成光信號(hào)后通過(guò)光纖發(fā)射出去；當(dāng)處理任一個(gè)制式的下行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的下行信號(hào)經(jīng)過(guò)光電轉(zhuǎn)換模塊接 口處的外接光電轉(zhuǎn)換模塊把光信號(hào)轉(zhuǎn)換為電信號(hào)，送到第二 FPGA芯片進(jìn)行串并轉(zhuǎn)換后，再 送到第一 FPGA芯片進(jìn)行解碼處理，處理后信號(hào)進(jìn)入到D/A轉(zhuǎn)換器，把數(shù)字信號(hào)轉(zhuǎn)換成模擬 信號(hào)，經(jīng)過(guò)下行差分濾波器的濾波把無(wú)用信號(hào)濾除后送入到下行調(diào)制器，下行調(diào)制器把中 頻信號(hào)上混頻成射頻信號(hào)，送入到下行可調(diào)衰減器，在此根據(jù)需要對(duì)射頻信號(hào)的幅度進(jìn)行 適當(dāng)?shù)乃p或者不操作，調(diào)整后的信號(hào)送進(jìn)下行放大器進(jìn)行放大，放大完成后進(jìn)入到下行 濾波器進(jìn)行濾波，把無(wú)用信號(hào)濾除后送到下一級(jí)發(fā)射裝置；在反饋方向上，從任一個(gè)制式的下行通道耦合出來(lái)的下行信號(hào)經(jīng)過(guò)選擇開關(guān)的選擇后 送入到反饋混頻器，把射頻信號(hào)下變頻成中頻信號(hào)，再經(jīng)過(guò)反饋放大器的放大后，送進(jìn)反饋 濾波器進(jìn)行濾波處理，把無(wú)用的信號(hào)濾除后進(jìn)入A/D轉(zhuǎn)換器，把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào) 后送進(jìn)第二 FPGA芯片進(jìn)行DPD處理，處理完成后把預(yù)失真信號(hào)疊加到第一 FPGA芯片解碼 出來(lái)的下行信號(hào)中進(jìn)行預(yù)失真。
6.采用權(quán)利要求3所述的多制式多通道數(shù)字射頻一體化模塊的信號(hào)處理方法，其特征 在于，具體步驟如下當(dāng)處理任一個(gè)制式的上行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的上行信號(hào)輸入到上行濾波器， 經(jīng)過(guò)濾波把干擾信號(hào)濾除后，進(jìn)入到上行可調(diào)衰減器，根據(jù)信號(hào)的大小設(shè)置或者不操作，經(jīng) 過(guò)幅度調(diào)整后的信號(hào)進(jìn)入上行混頻器，把射頻信號(hào)下混頻成中頻信號(hào)，中頻信號(hào)經(jīng)過(guò)上行 放大器放大后被送入到上行中頻濾波器，把無(wú)用信號(hào)濾除后進(jìn)入A/D轉(zhuǎn)換器，把模擬信號(hào) 轉(zhuǎn)換成數(shù)字信號(hào)后送進(jìn)第一 FPGA芯片進(jìn)行編碼處理和串并轉(zhuǎn)換，最后經(jīng)過(guò)光電轉(zhuǎn)換接口 處的外接光電轉(zhuǎn)換模塊，把電信號(hào)轉(zhuǎn)換成光信號(hào)后通過(guò)光纖發(fā)射出去；當(dāng)處理任一個(gè)制式的下行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的下行信號(hào)經(jīng)過(guò)光電轉(zhuǎn)換模塊接 口處的外接光電轉(zhuǎn)換模塊把光信號(hào)轉(zhuǎn)換為電信號(hào)，送到第一 FPGA芯片進(jìn)行串并轉(zhuǎn)換和解 碼處理，處理后信號(hào)進(jìn)入到D/A轉(zhuǎn)換器，把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，經(jīng)過(guò)下行差分濾波器 的濾波把無(wú)用信號(hào)濾除后送入到下行調(diào)制器，下行調(diào)制器把中頻信號(hào)上混頻成射頻信號(hào)， 送入到下行可調(diào)衰減器，在此根據(jù)需要對(duì)射頻信號(hào)的幅度進(jìn)行適當(dāng)?shù)乃p或者不操作，調(diào) 整后的信號(hào)送進(jìn)下行放大器進(jìn)行放大，放大完成后進(jìn)入到下行濾波器進(jìn)行濾波，把無(wú)用信 號(hào)濾除后送到下一級(jí)發(fā)射裝置；在反饋方向上，從任一個(gè)制式的下行通道耦合出來(lái)的下行信號(hào)經(jīng)過(guò)選擇開關(guān)的選擇后 送入到反饋混頻器，把射頻信號(hào)下變頻成中頻信號(hào)，再經(jīng)過(guò)反饋放大器的放大后，送進(jìn)反饋 濾波器進(jìn)行濾波處理，把無(wú)用的信號(hào)濾除后進(jìn)入A/D轉(zhuǎn)換器，把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào) 后送進(jìn)第二 FPGA芯片進(jìn)行DPD處理，處理完成后把預(yù)失真信號(hào)疊加到第一 FPGA芯片解碼 出來(lái)的下行信號(hào)中進(jìn)行預(yù)失真。
7.采用權(quán)利要求4所述的多制式多通道數(shù)字射頻一體化模塊的信號(hào)處理方法，其特征 在于，具體步驟如下當(dāng)處理任一個(gè)制式的上行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的上行信號(hào)輸入到上行濾波器， 經(jīng)過(guò)濾波把干擾信號(hào)濾除后，進(jìn)入到上行可調(diào)衰減器，根據(jù)信號(hào)的大小設(shè)置或者不操作，經(jīng) 過(guò)幅度調(diào)整后的信號(hào)進(jìn)入上行混頻器，把射頻信號(hào)下混頻成中頻信號(hào)，中頻信號(hào)經(jīng)過(guò)上行 放大器放大后被送入到上行中頻濾波器，把無(wú)用信號(hào)濾除后進(jìn)入A/D轉(zhuǎn)換器，把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)后送進(jìn)FPGA芯片進(jìn)行編碼處理和串并轉(zhuǎn)換，最后經(jīng)過(guò)光電轉(zhuǎn)換接口處的 外接光電轉(zhuǎn)換模塊，把電信號(hào)轉(zhuǎn)換成光信號(hào)后通過(guò)光纖發(fā)射出去；當(dāng)處理任一個(gè)制式的下行業(yè)務(wù)時(shí)，業(yè)務(wù)通道上所接收的下行信號(hào)經(jīng)過(guò)光電轉(zhuǎn)換模塊接 口處的外接光電轉(zhuǎn)換模塊把光信號(hào)轉(zhuǎn)換為電信號(hào)，送到FPGA芯片進(jìn)行串并轉(zhuǎn)換和解碼處 理，處理后信號(hào)進(jìn)入到D/A轉(zhuǎn)換器，把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，經(jīng)過(guò)下行差分濾波器的濾 波把無(wú)用信號(hào)濾除后送入到下行調(diào)制器，下行調(diào)制器把中頻信號(hào)上混頻成射頻信號(hào)，送入 到下行可調(diào)衰減器，在此根據(jù)需要對(duì)射頻信號(hào)的幅度進(jìn)行適當(dāng)?shù)乃p或者不操作，調(diào)整后 的信號(hào)送進(jìn)下行放大器進(jìn)行放大，放大完成后進(jìn)入到下行濾波器進(jìn)行濾波，把無(wú)用信號(hào)濾 除后送到下一級(jí)發(fā)射裝置；在反饋方向上，從任一制式的下行通道耦合出來(lái)的下行信號(hào)經(jīng)過(guò)選擇開關(guān)的選擇后送 入到反饋混頻器，把射頻信號(hào)下變頻成中頻信號(hào)，再經(jīng)過(guò)反饋放大器的放大后，送進(jìn)反饋濾 波器進(jìn)行濾波處理，把無(wú)用的信號(hào)濾除后進(jìn)入A/D轉(zhuǎn)換器，把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)后 送進(jìn)DPD芯片進(jìn)行DPD處理，處理完成后把預(yù)失真信號(hào)疊加到FPGA芯片解碼出來(lái)的下行信 號(hào)中進(jìn)行預(yù)失真。
8.根據(jù)權(quán)利要求1所述的多制式多通道數(shù)字射頻一體化模塊，其特征在于，所述模塊 應(yīng)用于多制式基帶拉遠(yuǎn)系統(tǒng)中，該系統(tǒng)包括位于下行鏈路上，依次與多制式多通道數(shù)字射 頻一體化模塊、PA模塊、濾波器/雙工器；以及位于上行鏈路上，依次與濾波器/雙工器相 連接的LNA模塊、多制式多通道數(shù)字射頻一體化模塊。全文摘要
本發(fā)明提供一種多制式多通道數(shù)字射頻一體化模塊，具體包括下行鏈路、上行鏈路、反饋電路，以及用于供電的電源子系統(tǒng)電路、為各個(gè)芯片提供工作時(shí)鐘的時(shí)鐘子系統(tǒng)電路、控制各部分工作的MCU及其接口擴(kuò)展芯片CPLD的電路。本發(fā)明還提供了采用多制式多通道數(shù)字射頻一體化模塊實(shí)現(xiàn)信號(hào)的處理方法。本發(fā)明能有效地減小多制式基帶拉遠(yuǎn)系統(tǒng)里面各個(gè)模塊之間的接口復(fù)雜度，使整個(gè)設(shè)備的體積減小，降低成本，提高穩(wěn)定性，本發(fā)明中還引入DPD技術(shù)，把末級(jí)功率放大器的效率提高，使熱耗減小，從而保證設(shè)備不至于過(guò)熱而不能正常工作。本發(fā)明還提供了多制式多通道數(shù)字射頻一體化模塊應(yīng)用于多制式基帶拉遠(yuǎn)系統(tǒng)中。
文檔編號(hào)H04B7/155GK101969415SQ20101029382
公開日2011年2月9日 申請(qǐng)日期2010年9月26日 優(yōu)先權(quán)日2010年9月26日
發(fā)明者付敏, 廖清華, 龔賀 申請(qǐng)人:京信通信系統(tǒng)(中國(guó))有限公司