專利名稱：Mpeg-4的解碼系統(tǒng)硬件電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種Vw2010芯片，尤其涉及一種MPEG-4的解碼系統(tǒng)硬件電路。
背景技術(shù)：
MPEG-4是一種面向多媒體應(yīng)用的視頻壓縮標準，采用了基于對象的壓縮編碼技術(shù)，在編碼前首先對視頻序列進行分析，從原始圖像中分割出各個視頻對象，然后對各個視頻對象的形狀信息、運動信息、紋理信息單獨編碼，并通過比MPEG-2更加優(yōu)秀的運動預(yù)測和運動補償去除連續(xù)幀之間的時間冗余。其核心是基于內(nèi)容尺度可變性。內(nèi)容尺度可變性意味著可以給圖像中的各個對象分配不同的優(yōu)先級。其中，比較重要的對象用較高的空間和(或)時間分辨力表示。對于比較低的比特率應(yīng)用系統(tǒng)提供了自適應(yīng)可用資源的能力。 MPEG-4提出對象的概念。通過對不同的音視頻對象做不同的處理，可以實現(xiàn)對不同對象共用不同算法的壓縮；對不同對象分配不同TS流，以及用戶交互式的音視頻對象操作等功能。MPEG-4支持空間、時間及信噪比的可分級性。用戶可根據(jù)自己的帶寬、處理能力等對相應(yīng)的TS流進行處理。優(yōu)質(zhì)的圖像效果和較低的碼率日益成為對圖像處理和壓縮的要求?，F(xiàn)代的視頻監(jiān)控系統(tǒng)廣泛地應(yīng)用的現(xiàn)代生活的各個方面，比如道路監(jiān)控、樓道監(jiān)控和軍事圖像信息的監(jiān)控等。多媒體和網(wǎng)絡(luò)技術(shù)的飛速發(fā)展，使人們對視頻圖像處理提出了更加高的要求。傳統(tǒng)的監(jiān)控設(shè)備采用的磁盤記錄的方式有很多方面的缺點，比如畫面質(zhì)量較差、存儲設(shè)備要求比較多，現(xiàn)代的數(shù)字壓縮編碼技術(shù)，比如MPEG-1，可以克服部分缺點， 但是也存在著數(shù)據(jù)量比較大、圖像比較差的缺點。MPEG-4是為了提高數(shù)字壓縮的性能而提出，并且于2000年初正式成為國際標準。MPEG-4具有更加優(yōu)秀的壓縮技術(shù)，獲得比MPEG-I 等壓縮標準更加優(yōu)秀的畫面質(zhì)量，因而日益成為人們對數(shù)字視頻壓縮的標準。現(xiàn)在壓縮和解壓MPEG-4的硬件和軟件方案都比較成熟。軟件方案對DSP等處理器要求比較高，硬件的實現(xiàn)方面則沒有這個要求，所以硬件的方案日益成為人們的選擇。

發(fā)明內(nèi)容
本發(fā)明就是針對上述問題，提供一種監(jiān)控效果好，音視頻效果好的MPEG-4的解碼系統(tǒng)硬件電路。為達到以上目的，本發(fā)明采用如下技術(shù)方案，本發(fā)明利用DSP作為主機和FPGA仿時序，完成Vw2010初始化和控制、MPEG-4播放的功能，其結(jié)構(gòu)要點在于所有的微代碼都通過HIU下載Vw2010通過HIU與外部主機通信，設(shè)置芯片rOm_dataW:0]引腳為0000011， 即 rom_data[2]-rom_data[6]引腳接下拉電阻 IOk 置低位，rom_data
, rom_data[l]引腳懸空置高位。發(fā)明的有益效果可以成功地完成對Vw2010芯片的初始化配置和進行解碼。系統(tǒng)設(shè)計的MPEG-4解碼通過采用Vw2010，F(xiàn)PGA和DSP三款核心芯片來構(gòu)造，融合3者各自應(yīng)用特點，具有高效的圖像處理能力、交互性能強、靈活的應(yīng)用性和穩(wěn)定性高、可擴展性強等特點，具有較廣闊的應(yīng)用前景。其可以廣泛地應(yīng)用到現(xiàn)代社會的視頻監(jiān)控方面。DSP作為主要控制設(shè)備，在系統(tǒng)中起到核心作用，而FPGA利用其可編程性完成時序任務(wù)，Vw2010作為系統(tǒng)的核心，完成的是解碼的任務(wù)。利用文中的方案，可以使用硬盤等作為MPEG-4碼流的存儲設(shè)備，可以獨立的進行MPEG-4的解碼。其可以廣泛的應(yīng)用安全監(jiān)控、網(wǎng)絡(luò)視頻會議、軍事監(jiān)控等方面。具有廣闊的市場和發(fā)展的空間。


圖1是系統(tǒng)設(shè)計框圖。
具體實施例方式本發(fā)明利用DSP作為主機和FPGA仿時序，完成Vw2010初始化和控制、MPEG-4播放的功能，其結(jié)構(gòu)要點在于所有的微代碼都通過HIU下載Vw2010通過HIU與外部主機通信， 設(shè)置芯片 rom_data [6 0]引腳為 0000011，即 rom_data [2] -rom_data [6]接下拉電阻 IOk 置低位，rom_data
，rom_data[l]引腳懸空置高位。Vw2010是完成音視頻編解碼的主要芯片，Vw2010是實時MPEG-I，MPEG-2和MPEG-4 音視頻系統(tǒng)編解碼芯片，視頻編碼部分接收未壓縮的ITU-R. BT. 656數(shù)字視頻信號，壓縮后為網(wǎng)絡(luò)應(yīng)用提供TS(MPEG)傳輸流，視頻解碼部分接收符合標準的MPEG或其他數(shù)據(jù)TS流， 輸出ITU-R. BT. 656數(shù)字視頻；音頻編碼部分接收未壓縮的I2S數(shù)字音頻信號，壓縮到MPEG 中；音頻解碼部分接收MPEG數(shù)據(jù)，分離出音頻信號并輸出I2S數(shù)字音頻信號，Vw2010支持3 種啟動碼導(dǎo)入模式R0M導(dǎo)入，I2C導(dǎo)入和主機導(dǎo)入；所有3種模式向主RISC處理器、編解碼器CPU導(dǎo)入的微碼都是先置于解碼器的SDRAM中；采用主機導(dǎo)入模式，外部主機通過主機接口能夠訪問Vw2010芯片內(nèi)部硬件寄存器和編解碼器SDRAM ；主機接口內(nèi)部擁有中斷控制器用于管理來自芯片內(nèi)部各個獨立工作模塊的中斷信號，片內(nèi)A/V緩存器和各個FIFO，以及允許外部主機來確定中斷源；主機接口還允許外部主機重置芯片內(nèi)部編解碼器和主RISC 處理器等各個獨立模塊；主機接口能夠靈活響應(yīng)DMA請求，主機接口內(nèi)部包含一系列內(nèi)部寄存器，這些內(nèi)部寄存器保存著用于A/V捕獲和編碼處理的相關(guān)參數(shù)，用于啟動和停止編解碼器操作。主機接口具有讀寫芯片內(nèi)部硬件寄存器的I/O通道。主機通過發(fā)送寄存器讀寫命令獲得訪問權(quán)限；訪問寄存器命令由2部份構(gòu)成，HIU命令碼和寄存器地址碼；微碼下載 主機接口提供了往芯片內(nèi)編解碼器的CPU和主RISC處理器下載微碼的通道；微碼的下載類似于寄存器訪問和SDRAM訪問，他需要HIU的命令，HIU提供的帶寬必須能區(qū)分出寫入帶寬和內(nèi)部寄存器帶寬間指令長度存在的差異。
權(quán)利要求
1.MPEG-4的解碼系統(tǒng)硬件電路，利用DSP作為主機和FPGA仿時序，完成Vw2010初始化和控制、MPEG-4播放的功能，其特征在于所有的微代碼都通過HIU下載Vw2010通過HIU與外部主機通信，設(shè)置芯片rom_dataW:0]引腳為0000011，即rom_data[2]-rom_data[6]引腳接下拉電阻IOk置低位，rom_data
，rom_data[l]引腳懸空置高位。
2.根據(jù)權(quán)利要求1所述MPEG-4的解碼系統(tǒng)硬件電路，其特征在于Vw2010是完成音視頻編解碼的主要芯片，Vw2010是實時MPEG-I，MPEG-2和MPEG-4音視頻系統(tǒng)編解碼芯片，視頻編碼部分接收未壓縮的ITU-R. BT. 656數(shù)字視頻信號，壓縮后為網(wǎng)絡(luò)應(yīng)用提供TS(MPEG) 傳輸流，視頻解碼部分接收符合標準的MPEG或其他數(shù)據(jù)TS流，輸出ITU-R. BT. 656數(shù)字視頻；音頻編碼部分接收未壓縮的I2S數(shù)字音頻信號，壓縮到MPEG中；音頻解碼部分接收 MPEG數(shù)據(jù)，分離出音頻信號并輸出I2S數(shù)字音頻信號，Vw2010支持3種啟動碼導(dǎo)入模式 ROM導(dǎo)入，I2C導(dǎo)入和主機導(dǎo)入；所有3種模式向主RISC處理器、編解碼器CPU導(dǎo)入的微碼都是先置于解碼器的SDRAM中；采用主機導(dǎo)入模式，外部主機通過主機接口能夠訪問Vw2010 芯片內(nèi)部硬件寄存器和編解碼器SDRAM ；主機接口內(nèi)部擁有中斷控制器用于管理來自芯片內(nèi)部各個獨立工作模塊的中斷信號，片內(nèi)A/V緩存器和各個FIFO，以及允許外部主機來確定中斷源；主機接口還允許外部主機重置芯片內(nèi)部編解碼器和主RISC處理器等各個獨立模塊；主機接口能夠靈活響應(yīng)DMA請求，主機接口內(nèi)部包含一系列內(nèi)部寄存器，這些內(nèi)部寄存器保存著用于A/V捕獲和編碼處理的相關(guān)參數(shù)，用于啟動和停止編解碼器操作。
3.根據(jù)權(quán)利要求1所述MPEG-4的解碼系統(tǒng)硬件電路，其特征在于主機接口具有讀寫芯片內(nèi)部硬件寄存器的I/O通道，主機通過發(fā)送寄存器讀寫命令獲得訪問權(quán)限；訪問寄存器命令由2部份構(gòu)成，HIU命令碼和寄存器地址碼；微碼下載主機接口提供了往芯片內(nèi)編解碼器的CPU和主RISC處理器下載微碼的通道；微碼的下載類似于寄存器訪問和SDRAM訪問，他需要HIU的命令，HIU提供的帶寬必須能區(qū)分出寫入帶寬和內(nèi)部寄存器帶寬間指令長度存在的差異。
全文摘要
MPEG-4的解碼系統(tǒng)硬件電路，本發(fā)明涉及一種Vw2010芯片，本發(fā)明提供一種監(jiān)控效果好，音視頻效果好的MPEG-4的解碼系統(tǒng)硬件電路。本發(fā)明利用DSP作為主機和FPGA仿時序，完成Vw2010初始化和控制、MPEG-4播放的功能，其結(jié)構(gòu)要點在于所有的微代碼都通過HIU下載Vw2010通過HIU與外部主機通信，設(shè)置芯片rom_data[6:0]引腳為0000011，即rom_data[2]-rom_data[6]引腳接下拉電阻10k置低位，rom_data
，rom_data[1]引腳懸空置高位。
文檔編號H04N7/26GK102457719SQ20101051569
公開日2012年5月16日 申請日期2010年10月22日 優(yōu)先權(quán)日2010年10月22日
發(fā)明者岳彬 申請人:岳彬