專利名稱：：數(shù)字電視傳輸流的分類檢測裝置的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明是一種針對MPEG-2標準的數(shù)字電視傳輸流檢測裝置。
背景技術(shù)：
：數(shù)字電視系統(tǒng)是一項龐大、復(fù)雜的工程，從制作、播出到傳輸，無論哪個環(huán)節(jié)出了差錯，都將導(dǎo)致整個系統(tǒng)的癱瘓。為了迅速有效的找出故障，解決問題，需要在多個環(huán)節(jié)對碼流進行檢測，因此碼流檢測裝置成為數(shù)字電視系統(tǒng)開發(fā)和運行中不可缺少的調(diào)試工具和檢測儀器。本發(fā)明設(shè)計了一種應(yīng)用于數(shù)字電視系統(tǒng)的高效實時的檢測裝置，可對數(shù)字電視廣播網(wǎng)絡(luò)的各個環(huán)節(jié)進行檢測，也可與相關(guān)設(shè)備如解碼器，解調(diào)調(diào)制器等聯(lián)合使用，實現(xiàn)對數(shù)字電視傳輸網(wǎng)絡(luò)的各個部分進行多點測試。
發(fā)明內(nèi)容本發(fā)明的目的是提供一種基于FPGA軟硬架構(gòu)的數(shù)字電視傳輸流檢測裝置。旨在不影響網(wǎng)絡(luò)運行的情況下，對系統(tǒng)的主要節(jié)點進行檢測，以便進行系統(tǒng)檢視和故障定位。為了達到上述目的，本發(fā)明按以下方案實現(xiàn)一種數(shù)字電視傳輸流的分類檢測裝置，其特征在于包括ASI差分輸入接口模塊、FPGA模塊、輸出接口模塊、嵌入式微處理器模塊、液晶顯示模塊；所述輸入接口模塊輸出連接到FPGA模塊的輸入，F(xiàn)PGA模塊的輸出連接到輸出接口模塊，嵌入式微處理器模塊與FPGA模塊的數(shù)據(jù)端、控制端相連接，嵌入式微處理器模塊的輸出端與液晶顯示模塊相連接。本發(fā)明實施例子中1、嵌入式處理器，對輸入碼流測試結(jié)果的顯示進行設(shè)定。2、信號輸入模塊，用于對所輸入的信號進行格式轉(zhuǎn)換；3、現(xiàn)場可變成邏輯門陣列(FPGA)模塊，該FPGA模塊內(nèi)包括(1)輸入有效數(shù)據(jù)過濾模塊，與輸入模塊相連，從輸入的傳輸流中過濾出有效的字節(jié)數(shù)據(jù)。(2)同步與包頭相關(guān)參數(shù)檢測模塊，實現(xiàn)自適應(yīng)188/204字節(jié)TS包的同步檢測。(3)輸入數(shù)據(jù)包緩存模塊，與同步模塊相連，將同步后的數(shù)據(jù)經(jīng)FIFO緩存，轉(zhuǎn)換為188連續(xù)包格式。(4)PSI信息檢測模塊，主要具有兩方面的功能一是對TS包中傳輸?shù)墓?jié)目信息及PID值的檢測，對包頭加擾控制位，連續(xù)計數(shù)值，表頭Tablejd信息檢測和分段末端CRC檢測，此部分采用了可實時更新的模板比對法，只需開機存儲一次模板信息，以后只需提取相關(guān)信息即可，避免重復(fù)計算；二是PSI包出現(xiàn)頻率的檢測，此部分采用了基于時間窗的檢測方法，針對不同類型的TS包，設(shè)定不同的時間窗函數(shù)，構(gòu)造了通用的時間窗檢測模板。(5)SI信息檢測模塊，采取與PSI信息類似的方案。針對一個SI表可能對應(yīng)多個table_id的問題，采用了上電后分別建立模板的方法，通過RAM存儲模板信息，預(yù)先設(shè)定各個SI表對應(yīng)的RAM地址，來提取所需檢測的參數(shù)，與模板進行比對。(6)視音頻包與PCR檢測模塊，該模塊完成兩個任務(wù)一是對視音頻包頭連續(xù)計數(shù)值的檢測，二是對PCR重復(fù)出現(xiàn)頻率和出現(xiàn)間隔的檢測。(7)嵌入式微處理器接口模塊，與嵌入式微處理器模塊相連，處理嵌入式微處理器與FPGA的總線接口信號，包括從微處理器獲取待測參數(shù)設(shè)定命令以及液晶顯示命令，和傳送供液晶顯示的測試結(jié)果。4、液晶顯示器，用于顯示測試結(jié)果。分別指示同步字節(jié)錯誤和失步，PAT、PMT和CAT錯誤，SI錯誤以及PCR錯誤。5、信號輸出模塊，對目標傳輸流進行最終的編碼和輸出。本發(fā)明的特點在于在實時檢測的前提下，可對待檢參數(shù)進行分類，將具有相同特征的待測參數(shù)分為四類，即同步與包頭相關(guān)參數(shù)檢測、PSI信息檢測、SI信息檢測以及視音頻包與PCR檢測，在占用較少資源的前提下保證了檢測的實時性和準確性。此外，采用基于FPGA的數(shù)字邏輯硬件電路來實現(xiàn)，具有實時、高效、低成本等特點。圖1是本發(fā)明的系統(tǒng)結(jié)構(gòu)框圖。圖2是同步檢測流程圖。圖3嵌入式處理器框架圖。圖4是液晶顯示流程圖。具體實施例方式下面結(jié)合附圖詳述本發(fā)明的技術(shù)方案圖1是本發(fā)明的系統(tǒng)結(jié)構(gòu)框圖。在本實施例中，包含一路傳輸流異步串行輸入口ASI輸入口1，來自輸入接口1的數(shù)據(jù)輸入本裝置。經(jīng)本裝置后，對輸入碼流進行檢測，并通過ASI輸出接口2進行輸出。如圖1所示，本發(fā)明的硬件部分包括:ASI差分輸入接口模塊11、FPGA模塊12，輸出接口模塊13，嵌入式微處理器模塊14和液晶顯示器15。其中一、ASI差分輸入接口模塊11，主要功能是完成輸入信號的格式轉(zhuǎn)換，包含一個輸入耦合整形模塊111和一個線路解碼模塊112，將來自于輸入接口的ASI信號進行格式轉(zhuǎn)換。輸入耦合整形模塊111采用型號型號為PE65508的脈沖變壓器芯片，線路解碼模塊112采用型號為CY7B933的芯片。二、現(xiàn)場可編程門陣列(FPGA)模塊12。本例采用了altera公司的EP3C120F780C7N芯片(也可選用內(nèi)部資源相近的其它廠商或其它型號的FPGA芯片)。內(nèi)部包含輸入處理模塊121，PSI信息檢測模塊122，SI信息檢測模塊123，視音頻包與PCR檢測模塊124和嵌入式微處理器接口模塊125.下面依次對子模塊做進一步說明輸入處理模塊121，用于對輸入的傳輸流進行緩存和同步檢測，并將同步后的碼流分為兩路。輸入有效字節(jié)過濾模塊1211，從輸入信號中過濾出有效數(shù)據(jù)，由數(shù)據(jù)選擇電路構(gòu)成。同步字節(jié)比較及計數(shù)模塊1212，檢測流程如圖2所示。根據(jù)DVB標準對同步搜索和失步搜索的建議，在同步字節(jié)比較及計數(shù)模塊1212中設(shè)定同步搜索過程中，當連續(xù)5次間隔一個TS包幀長度都檢測到同步頭0x47時，就認為已經(jīng)完成對TS流的同步，否則認為碼流未4同步；碼流同步后，當連續(xù)3次間隔一個TS包幀長度都沒檢測到幀頭0x47，則認為TS流失步，必須重新搜索同步。在失步搜索期間只要檢測到一個TS包幀頭是0x47時，則認為碼流還是處于同步狀態(tài)。同步后，F(xiàn)IFO模塊1213為TS包提供一個先進先出存儲器和控制電路。分路模塊1214，主要是通過一個寄存器，將輸入的一路信號分別輸出兩路。檢測流程描述如圖2所示，搜索碼流中的有效數(shù)據(jù)，判斷是否為幀頭0x47，確定幀頭后，未同步則繼續(xù)搜索幀頭，并確定幀長度。判斷是否連續(xù)5次間隔幀長度的字節(jié)檢測到幀頭0x47，判定是否鎖定同步。鎖定同步后，繼續(xù)檢測幀頭，幀頭不是0x47判定出現(xiàn)同步字節(jié)錯誤。連續(xù)3次檢測到同步字節(jié)錯誤，則判定失步，重新搜索同步。PSI信息檢測模塊122，與分路模塊相連，對輸入TS流的節(jié)目信息及相應(yīng)的PID值進行檢測。PAT分析模塊1221，由PAT固定標志比較電路構(gòu)成。先搜索TS流中的PAT包，并提取攜帶的節(jié)目信息，將之存儲于信息寄存器1222。PSI識別模塊1223，提取輸入TS包的PID值，與信息寄存器1222中的PID值比對，判斷是否為PSI包。PSI過濾與分析模塊1224與PSI識別模塊1223相連，并根據(jù)1223模塊輸出的PSI標志，過濾PSI包，根據(jù)MPEG-2傳輸流系統(tǒng)層語法規(guī)范解析PSI表，提取PSI的待測數(shù)據(jù)。PSI信息寄存器1225將待測信息寫入對應(yīng)的地址。RAM1226用于存儲PSI的模板信息。比較分析錯誤模塊1227與模板比對分析待測信息，給出錯誤標志，并進行錯誤歸類與統(tǒng)計。并將錯誤信息存于錯誤信息寄存器模塊1228。SI信息檢測模塊123，SI待測參數(shù)包括SI重復(fù)間隔測試，SI信息表ID錯誤，當前流間隔錯誤，其他流間隔錯誤，連續(xù)計數(shù)值和CRC錯誤等。SI表與PSI表主要區(qū)別在于SI信息分為當前流和其他流，每個SI表對應(yīng)固定的一個PID和幾個table_id。分析SI表要區(qū)分不同的table_id，分別提取信息。SI過濾模塊1231根據(jù)SI的PID從碼流中識別SI信息，并區(qū)分不同table_id，給出當前SI對應(yīng)的存儲地址。SI分析模塊1232根據(jù)MPEG-2傳輸流系統(tǒng)層語法規(guī)范解析SI表，將待測信息存于SI信息寄存器1233，并寫入對應(yīng)地址的RAM模塊1234或者與對應(yīng)地址中的信息比對。比較并分析錯誤模塊1235，將寄存器1233信息與RAM模塊1234比對待測信息，給出錯誤標志，并進行錯誤歸類與統(tǒng)計。然后將錯誤信息存于寄存器1236。視音頻包及PCR檢測模塊124，根據(jù)MPEG-2傳輸流系統(tǒng)層語法規(guī)范，PCR包過濾模塊1241過濾攜帶PCR的TS包，給出PCR標志。PCR提取分析模塊1242以接收到的每個PCR標志作為定時(兩個定時40ms和100ms)起點，啟動/停止本地計數(shù)器1243，并將啟動/停止時刻的數(shù)值存于寄存器1244中，比較分析模塊1245，由2個加法器12451和比較器12452組成。計算PCR抖動，比較其是否在允許范圍內(nèi)，分析PCR錯誤。并將錯誤信息存于錯誤信息寄存器模塊1246。嵌入式微處理器接口模塊125，包含存儲從微處理器接收的信息的接收RAM模塊1251、分析模塊1252和存儲傳送給微處理器的信息的發(fā)送RAM模塊1253。分析模塊1252，主要由數(shù)據(jù)選擇電路和讀寫控制電路構(gòu)成。它讀取接收RAM模塊1251的信息，選擇需要顯示的參數(shù)類型，分別從錯誤信息存儲寄存器模塊1228或1236或1246中讀取相應(yīng)的數(shù)據(jù)，并將這些數(shù)據(jù)寫入發(fā)送RAM模塊1253。三、輸出接口模塊13，接收從分路模塊1214的一路數(shù)據(jù)并完成輸出信號的格式轉(zhuǎn)換；這里采用型號為CY7B923的線路編碼器141完成數(shù)據(jù)流數(shù)據(jù)到ASI信號的編碼，輸出270Mbps的串行信號，然后通過PE65508脈沖變壓器芯片142完成ASI信號的驅(qū)動及耦合輸出ο四、嵌入式微處理器模塊14，如圖3所示，圖3是本裝置的嵌入式微處理器的連接示意圖。它接收來自外部的按鍵信號，通過控制按鈕和液晶顯示器實現(xiàn)簡單的人機交互。在本裝置中，F(xiàn)PGA和按鍵KEY通過PIO接口掛接在CPU的總線上，其他組件則直接與各自的CPU的接口總線相連。下面結(jié)合圖4詳細敘述CPU程序的工作過程。如圖4所示，程序的具體工作步驟如下410程序開始；411初始化軟、硬件參數(shù)；412檢控外部按鍵中斷；413判斷按鍵的位置，并將代表按鍵位置的值做相應(yīng)的改變；414等待確認鍵；415分析需要顯示的參數(shù)類型；416發(fā)送顯示命令，寫入FPGA的接收RAM；417等待FPGA將顯示數(shù)據(jù)準備好；418從FPGA發(fā)送RAM里讀取供顯示的數(shù)據(jù)，驅(qū)動液晶顯示；419結(jié)束。五、液晶顯示器15液晶顯示器采用中文字庫液晶顯示模塊，通過PIO口掛接在CPU存儲器總線上。通過NIOS控制液晶的顯示。權(quán)利要求一種數(shù)字電視傳輸流的分類檢測裝置，其特征在于包括ASI差分輸入接口模塊(11)、FPGA模塊(12)、輸出接口模塊(13)、嵌入式微處理器模塊(14)、液晶顯示模塊(15)；所述輸入接口模塊(11)輸出連接到FPGA模塊(12)的輸入，F(xiàn)PGA模塊(12)的輸出連接到輸出接口模塊(13)，嵌入式微處理器模塊(14)與FPGA模塊(12)的數(shù)據(jù)端、控制端相連接，嵌入式微處理器模塊(14)的輸出端與液晶顯示模塊(15)相連接。2.根據(jù)權(quán)利要求1所述的數(shù)字電視傳輸流的分類檢測裝置，其特征在于所述的FPGA模塊(12)是由輸入處理模塊(121)、PSI信息檢測模塊(122)、SI信息檢測模塊(123)、音視頻包及PCR檢測模塊(124)和微處理器接口模塊(125)組成；所述的輸入處理模塊(121)用于對輸入接口模塊(11)輸入的傳輸流進行緩存和同步檢測，并將同步后的碼流分為兩路；所述的PSI信息檢測模塊(122)負責對TS包中節(jié)目傳輸信息及PID值進行檢測；所述SI信息檢測模塊(123)對傳輸流中的用戶信息檢測，針對一個SI表可能對應(yīng)多個table_id的問題，采用上電后分別建立模板的方法，通過RAM存儲模板信息，預(yù)先設(shè)定各個SI表對應(yīng)的RAM地址，來提取所需檢測的參數(shù)，與模板進行比對；所述的音視頻包及PCR檢測模塊(124)負責對視音頻包頭連續(xù)計數(shù)值的檢測和對PCR重復(fù)出現(xiàn)頻率和出現(xiàn)間隔的檢測；所述的微處理器接口模塊(125)用于處理嵌入式微處理器與FPGA總線接口信號。3.根據(jù)權(quán)利要求2所述的數(shù)字電視傳輸流的分類檢測裝置，其特征在于所述的同步檢測流程包括1)、搜索碼流中的有效數(shù)據(jù)，判斷是否為幀頭0x47，確定幀頭后，未同步則繼續(xù)搜索幀頭，并確定幀長度；2)、判斷是否連續(xù)5次間隔幀長度的字節(jié)檢測到幀頭0x47，判定是否鎖定同步；3)、鎖定同步后，繼續(xù)檢測幀頭，幀頭不是0x47判定出現(xiàn)同步字節(jié)錯誤；4)、連續(xù)3次檢測到同步字節(jié)錯誤，則判定失步，重新搜索同步。4.根據(jù)權(quán)利要求1所述的數(shù)字電視傳輸流的分類檢測裝置，其特征在于所述的輸入接口模塊(11)是由輸入整形電路(111)和CY7B923線路解碼(112)組成。5.根據(jù)權(quán)利要求1所述的數(shù)字電視傳輸流的分類檢測裝置，其特征在于所述的輸出接口模塊(13)是由CY7B923線路解碼(141)和輸入耦合整形(142)組成。全文摘要本發(fā)明是一種針對MPEG-2標準的數(shù)字電視傳輸流檢測裝置，可完成國際測量標準(DVBETR290)中所規(guī)定的各種參數(shù)的檢測。本發(fā)明的特點在于在實時檢測的前提下，可對待檢參數(shù)進行分類，將具有相同特征的待測參數(shù)分為四類，即同步與包頭相關(guān)參數(shù)檢測、PSI信息檢測、SI信息檢測以及視音頻包與PCR檢測，在占用較少資源的前提下保證了檢測的實時性和準確性。本裝置采用基于FPGA的數(shù)字邏輯硬件電路來實現(xiàn)，具有實時、高效、低成本等特點。文檔編號H04N17/00GK101982981SQ201010541968公開日2011年3月2日申請日期2010年11月12日優(yōu)先權(quán)日2010年11月12日發(fā)明者云桂桂,吳林煌,楊秀芝,蘇凱雄申請人:福州大學