專利名稱：實(shí)時(shí)無線音頻傳輸系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無線技術(shù)領(lǐng)域，尤其涉及一種實(shí)時(shí)無線音頻傳輸系統(tǒng)。
背景技術(shù)：
在傳統(tǒng)的錄音棚及舞臺(tái)表演中，技術(shù)人員往往使用大量的連接電纜來連接設(shè)備， 設(shè)備之間的連接關(guān)系復(fù)雜混亂，容易出錯(cuò)，使用很不方便。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種實(shí)時(shí)無線音頻傳輸系統(tǒng)，它利用Wi-Fi技術(shù)，代替?zhèn)鹘y(tǒng)的電纜，在保證音質(zhì)的同時(shí)，也保證了音頻傳輸?shù)膶?shí)時(shí)性。為了解決背景技術(shù)所存在的問題，本發(fā)明是采用以下技術(shù)方案它包含基站和多個(gè)終端，基站通過無線與多個(gè)終端連接。所述的基站包含2. 4GHzffi-Fi模塊、5GHzWi_Fi模塊網(wǎng)絡(luò)處理器、第一基站數(shù)據(jù)存儲(chǔ)器、基站程序存儲(chǔ)器、基站FPGA模塊、第二基站數(shù)據(jù)存儲(chǔ)器和多個(gè)S/PDIF接口， 2. 4GHzffi-Fi模塊和5GHzWi-Fi模塊均通過PCI接口與網(wǎng)絡(luò)處理器相連，第一基站數(shù)據(jù)存儲(chǔ)器和基站程序存儲(chǔ)器均與網(wǎng)絡(luò)處理器相連，網(wǎng)絡(luò)處理器通過GMII接口與基站FPGA模塊相連，基站FPGA模塊與第二基站數(shù)據(jù)存儲(chǔ)器和多個(gè)S/PDIF接口相連。所述的多個(gè)終端包含多個(gè)音頻輸入模塊、電平轉(zhuǎn)化裝置、終端FPGA模塊、Wi-Fi模塊、終端數(shù)據(jù)存儲(chǔ)器、終端程序存儲(chǔ)器、調(diào)試接口和電源裝置，多個(gè)音頻輸入模塊與電平轉(zhuǎn)化裝置相連，電平轉(zhuǎn)化裝置與終端FPGA模塊相連，終端FPGA模塊通過SDIO接口與Wi-Fi模塊相連，終端數(shù)據(jù)存儲(chǔ)器、終端程序存儲(chǔ)器、調(diào)試接口和電源裝置均與終端FPGA模塊相連。本發(fā)明中終端FPGA模塊是終端系統(tǒng)的核心，完成重要的信號(hào)處理功能，運(yùn)行著系統(tǒng)的應(yīng)用程序，管理著各個(gè)硬件設(shè)備。Wi-Fi模塊支持IEEE 802. llb/g協(xié)議，可以提供 54Mbps的無線接入帶寬，可以保證音頻數(shù)據(jù)有效可靠的傳輸至基站。音頻輸入模塊具有S/ PDIF四個(gè)數(shù)字音頻接口，支持IEC 60958協(xié)議，輸入至系統(tǒng)的音頻數(shù)據(jù)經(jīng)過FPGA的電頻轉(zhuǎn)換與編碼之后，被送至Wi-Fi模塊。本發(fā)明中2. 4GHz Wi-Fi模塊用于接收來自終端的無線數(shù)據(jù)，通過PCI接口送至網(wǎng)絡(luò)處理器，終端FPGA模塊2-3與網(wǎng)絡(luò)處理器之間采用GMII接口，同時(shí)終端FPGA模塊2_3 內(nèi)部完成UDP到S/PDIF的所有信號(hào)處理過程。5GHz Wi-Fi模塊用于與標(biāo)準(zhǔn)的Wi-Fi設(shè)備進(jìn)行通信，也是系統(tǒng)的可選配件。網(wǎng)絡(luò)處理器選用性能強(qiáng)勁的PowerPC架構(gòu)的MPC8378，其具備 MII，SGMII，，RGMII，RMII，RTBI 接口，具備雙通道 PCI 與 PCI-Express 接口，主頻達(dá)到 667MHz，具備極強(qiáng)的處理能力。Wi-Fi部分使用IEEE 802. lla/b/g/n模塊，最高可以提供 600Mbps數(shù)據(jù)帶寬，可以保證無線終端數(shù)據(jù)傳輸?shù)目煽康竭_(dá)。本發(fā)明為了保證無線音頻數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性，使用特殊的Wi-FiMAC模式，以保證每個(gè)終端合理公平的使用無線信道。無線基站對(duì)每個(gè)終端采取輪詢的方式與其進(jìn)行數(shù)據(jù)傳輸?；九c終端交互過程基站與各終端工作于同一信道，基站可對(duì)每個(gè)終端發(fā)出命令并進(jìn)行簡(jiǎn)單的配置。終端發(fā)送的數(shù)據(jù)包括音頻數(shù)據(jù)，時(shí)鐘，CRC校驗(yàn)碼，時(shí)間戳，通道編碼和終端標(biāo)識(shí)碼。本發(fā)明利用Wi-Fi技術(shù)，代替?zhèn)鹘y(tǒng)的電纜，在保證音質(zhì)的同時(shí)，也保證了音頻傳輸?shù)膶?shí)時(shí)性。


圖1為本發(fā)明的結(jié)構(gòu)示意圖；圖2為本發(fā)明中基站1的結(jié)構(gòu)示意圖；圖3為本發(fā)明中多個(gè)終端2的結(jié)構(gòu)示意圖。
具體實(shí)施例方式參照?qǐng)D1-3，本具體實(shí)施方式
采用以下技術(shù)方案它包含基站1和多個(gè)終端2，基站 1通過無線與多個(gè)終端2連接。所述的基站1包含2. 4GHzffi-Fi模塊l-l、5GHzWi_Fi模塊1-2、網(wǎng)絡(luò)處理器1_3、 第一基站數(shù)據(jù)存儲(chǔ)器1-4、基站程序存儲(chǔ)器1-5、基站FPGA模塊1-6、第二基站數(shù)據(jù)存儲(chǔ)器 1-7 和多個(gè) S/PDIF 接口 1-8，2. 4GHzWi_Fi 模塊 1-1 和 5GHzWi_Fi 模塊 1-2 均通過 PCI 接口 與網(wǎng)絡(luò)處理器1-3相連，第一基站數(shù)據(jù)存儲(chǔ)器1-4和基站程序存儲(chǔ)器1-5均與網(wǎng)絡(luò)處理器
1-3相連，網(wǎng)絡(luò)處理器1-3通過GMII接口與基站FPGA模塊1_6相連，基站FPGA模塊1_6與第二基站數(shù)據(jù)存儲(chǔ)器1-7和多個(gè)S/PDIF接口 1-8相連。所述的多個(gè)終端2包含多個(gè)音頻輸入模塊2-1、電平轉(zhuǎn)化裝置2-2、終端FPGA模塊
2-3、Wi-Fi模塊2-4、終端數(shù)據(jù)存儲(chǔ)器2-5、終端程序存儲(chǔ)器2_6、調(diào)試接口2_7和電源裝置 2-8，多個(gè)音頻輸入模塊2-1與電平轉(zhuǎn)化裝置2-2相連，電平轉(zhuǎn)化裝置2-2與終端FPGA模塊 2-3相連，終端FPGA模塊2-3通過SDIO接口與Wi-Fi模塊2_4相連，終端數(shù)據(jù)存儲(chǔ)器2_5、 終端程序存儲(chǔ)器2-6、調(diào)試接口 2-7和電源裝置2-8均與終端FPGA模塊2_3相連。本具體實(shí)施方式
中終端FPGA模塊2-3是終端系統(tǒng)的核心，完成重要的信號(hào)處理功能，運(yùn)行著系統(tǒng)的應(yīng)用程序，管理著各個(gè)硬件設(shè)備。Wi-Fi模塊支持IEEE 802. llb/g協(xié)議， 可以提供54Mbps的無線接入帶寬，可以保證音頻數(shù)據(jù)有效可靠的傳輸至基站。音頻輸入模塊具有S/PDIF四個(gè)數(shù)字音頻接口，支持IEC 60958協(xié)議，輸入至系統(tǒng)的音頻數(shù)據(jù)經(jīng)過FPGA 的電頻轉(zhuǎn)換與編碼之后，被送至Wi-Fi模塊。本具體實(shí)施方式
中2. 4GHz Wi-Fi模塊1_1用于接收來自終端的無線數(shù)據(jù)，通過 PCI接口送至網(wǎng)絡(luò)處理器1-3，終端FPGA模塊2-3與網(wǎng)絡(luò)處理器1_3之間采用GMII接口，同時(shí)終端FPGA模塊2-3內(nèi)部完成UDP到S/PDIF的所有信號(hào)處理過程。5GHz Wi-Fi模塊1_2 用于與標(biāo)準(zhǔn)的Wi-Fi設(shè)備進(jìn)行通信，也是系統(tǒng)的可選配件。網(wǎng)絡(luò)處理器1-3選用性能強(qiáng)勁的 PowerPC 架構(gòu)的 MPC8378，其具備 MII，SGMII,, RGMII，RMII，RTBI 接口，具備雙通道 PCI 與 PCI-Express接口，主頻達(dá)到667MHz，具備極強(qiáng)的處理能力。Wi-Fi部分使用IEEE802. Ila/ b/g/n模塊，最高可以提供600Mbps數(shù)據(jù)帶寬，可以保證無線終端數(shù)據(jù)傳輸?shù)目煽康竭_(dá)。本具體實(shí)施方式
為了保證無線音頻數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性，使用特殊的Wi-Fi MAC模式，以保證每個(gè)終端合理公平的使用無線信道。無線基站對(duì)每個(gè)終端采取輪詢的方式與其進(jìn)行數(shù)據(jù)傳輸?；九c終端交互過程基站與各終端工作于同一信道，基站可對(duì)每個(gè)終端發(fā)出命令并進(jìn)行簡(jiǎn)單的配置。終端發(fā)送的數(shù)據(jù)包括音頻數(shù)據(jù)，時(shí)鐘，CRC校驗(yàn)碼，時(shí)間戳，通道編碼和終端標(biāo)識(shí)碼。 本具體實(shí)施方式
利用Wi-Fi技術(shù)，代替?zhèn)鹘y(tǒng)的電纜，在保證音質(zhì)的同時(shí)，也保證了音頻傳輸?shù)膶?shí)時(shí)性。
權(quán)利要求
1.實(shí)時(shí)無線音頻傳輸系統(tǒng)，它包含基站(1)和多個(gè)終端O)，基站(1)通過無線與多個(gè)終端( 連接；其特征在于所述的基站(1)包含2. 4GHzffi-Fi模塊(1-1)、5GHzWi_Fi模塊 (1-2)、網(wǎng)絡(luò)處理器(1- 、第一基站數(shù)據(jù)存儲(chǔ)器(1-4)、基站程序存儲(chǔ)器(1- 、基站FPGA模塊(1-6)、第二基站數(shù)據(jù)存儲(chǔ)器(1-7)和多個(gè)S/PDIF接口 (l-8)，2.4GHzWi-Fi模塊(1-1) 和5GHzWi-Fi模塊(1-2)均通過PCI接口與網(wǎng)絡(luò)處理器(1_3)相連，第一基站數(shù)據(jù)存儲(chǔ)器 (1-4)和基站程序存儲(chǔ)器(1- 均與網(wǎng)絡(luò)處理器(1- 相連，網(wǎng)絡(luò)處理器(1- 通過GMII 接口與基站FPGA模塊(1-6)相連，基站FPGA模塊(1_6)與第二基站數(shù)據(jù)存儲(chǔ)器(1_7)和多個(gè)S/PDIF接口 (1-8)相連。
2.根據(jù)權(quán)利要求1所述的實(shí)時(shí)無線音頻傳輸系統(tǒng)，其特征在于所述的多個(gè)終端(2)包含多個(gè)音頻輸入模塊0-1)、電平轉(zhuǎn)化裝置0-2)、終端FPGA模塊0-3)、Wi-Fi模塊0-4)、 終端數(shù)據(jù)存儲(chǔ)器0-5)、終端程序存儲(chǔ)器0-6)、調(diào)試接口(2-7)和電源裝置0-8)，多個(gè)音頻輸入模塊與電平轉(zhuǎn)化裝置(2- 相連，電平轉(zhuǎn)化裝置(2- 與終端FPGA模塊 (2-3)相連，終端FPGA模塊(2- 通過SDIO接口與Wi-Fi模塊(2_4)相連，終端數(shù)據(jù)存儲(chǔ)器0-5)、終端程序存儲(chǔ)器0-6)、調(diào)試接口(2-7)和電源裝置(2-8)均與終端FPGA模塊 (2-3)相連。
全文摘要
實(shí)時(shí)無線音頻傳輸系統(tǒng)，它涉及無線技術(shù)領(lǐng)域。它包含基站和多個(gè)終端，基站通過無線與多個(gè)終端連接；所述的基站包含2.4GHzWi-Fi模塊、5GHzWi-Fi模塊網(wǎng)絡(luò)處理器、第一基站數(shù)據(jù)存儲(chǔ)器、基站程序存儲(chǔ)器、基站FPGA模塊、第二基站數(shù)據(jù)存儲(chǔ)器和多個(gè)S/PDIF接口，2.4GHzWi-Fi模塊和5GHzWi-Fi模塊均通過PCI接口與網(wǎng)絡(luò)處理器相連，第一基站數(shù)據(jù)存儲(chǔ)器和基站程序存儲(chǔ)器均與網(wǎng)絡(luò)處理器相連，網(wǎng)絡(luò)處理器通過GMII接口與基站FPGA模塊相連，基站FPGA模塊與第二基站數(shù)據(jù)存儲(chǔ)器和多個(gè)S/PDIF接口相連。它利用Wi-Fi技術(shù)，代替?zhèn)鹘y(tǒng)的電纜，在保證音質(zhì)的同時(shí)，也保證了音頻傳輸?shù)膶?shí)時(shí)性。
文檔編號(hào)H04W84/12GK102480801SQ20101056623
公開日2012年5月30日 申請(qǐng)日期2010年11月29日 優(yōu)先權(quán)日2010年11月29日
發(fā)明者李春生 申請(qǐng)人:上海生花通信科技有限公司