專利名稱：：碼流復用器構成裝置的制作方法
技術領域：
：本發(fā)明涉及一種軟硬件結合的新的數字電視碼流系統(tǒng)級復用器的構成方法及其實現(xiàn)裝置，采用最少的器件資源來實現(xiàn)高性能的碼流復用器。
背景技術：
：當前全球正處在模擬電視向數字電視轉換的過渡階段，數字電視相關標準的制定和相關設備的開發(fā)已成為當前極其重要的研究開發(fā)領域。隨著人們對電視節(jié)目視聽效果和節(jié)目數量的更多關注，作為數字電視前端關鍵設備之一的復用器，已成為人們研究開發(fā)的^^點ο國際上的數字電視廣播標準主要有歐洲的DVB，美國的ATSC，日本的ISDB。但這三種標準的系統(tǒng)層復用均采用統(tǒng)一的MPEG-2標準。MPEG-2是是國際上最為通用的音視頻標準。盡管經過十年多演變，音視頻編碼技術本身和產業(yè)應用背景都發(fā)生了明顯變化，后起之秀輩出，出現(xiàn)了以MPEG-4、H.264和AVS等為代表的第二代音視頻標準，但系統(tǒng)層仍然采用與MPEG-2標準兼容的方案。系統(tǒng)層標準的兼容性使數字電視復用器沿用性很強，應用范圍相當廣闊。從未來發(fā)展的趨勢看，數字電視復用器在“三網融合”的背景下有可能被賦予更多的功能和更為廣闊的應用范圍。目前常用的復用器結構主要有軟件型、硬件型和軟硬件結合型等三種類型。軟件型復用器受速度瓶頸影響較大，硬件型復用器功能性和靈活性所受限制較大，因此軟硬件結合型復用器構成方案相對而言，可以綜合前二者的優(yōu)點，更具競爭優(yōu)勢。對于軟硬件結合型復用器構成方案而言，目前常用主要分為兩大類，一類主要由專門的數字信號處理芯片與FPGA組成，另一類主要由通用的微處理器系統(tǒng)和FPGA組成。這些方案功能雖然可以做得很強，但硬件由兩套系統(tǒng)組成，結構比較復雜，無法形成單一芯片解決方案。本發(fā)明采用帶有內嵌微處理器的FPGA芯片，配合相應的后臺控制軟件，具有體積小、實時性好、可靠性高、功能可裁剪、升級方便等優(yōu)點。
發(fā)明內容本發(fā)明的目的是提供一種基于FPGA軟硬件架構和PC控制軟件的數字電視傳輸流系統(tǒng)級碼流復用器構成裝置。旨在采用最少的器件資源來實現(xiàn)高性能的碼流復用器。本發(fā)明的碼流復用器構成裝置，包括復用器主機，后臺控制軟件，其特征在于復用器主機包括ASI輸入接口、ASI輸出接口、27M晶振源、系統(tǒng)存儲器、以太網接口、FPGA主芯片；所述的FPGA主芯片內部包括ASI接收處理模塊、輸入碼率計算模塊、多路PSI輪詢檢測模塊、SI串并結合檢測模塊、PID替換模塊、復用調度模塊、PCR校正模塊、信息傳遞模塊、輸出碼率控制模塊、ASI發(fā)送模塊組成；后臺控制軟件包括登陸界面與配置界面，可配置的選項有IP及端口配置、輸入碼率檢測、PSI/SI刷新、復用信息配置。上述復用器主機和后臺控制軟件間的信息傳遞通過內嵌微處理器模塊和后臺控制軟件收發(fā)機制來完成。其中內嵌微處理器的核心組件為CPU，用于移植帶有TCP/IP協(xié)議3棧的UCOSII實時操作系統(tǒng)；除標準接口外，還定制與FPGA硬件邏輯交互的自定義接口，作為FPGA內部軟硬件之間的通信接口；復用器主機的ASI數據接收由ASI輸入接口和ASI接收處理模塊兩個部分組成，ASI數據發(fā)送由ASI發(fā)送模塊和ASI輸出接口兩個部分組成。其中，ASI接收處理模塊包括字節(jié)對齊、包同步和緩沖器三個子模塊，ASI發(fā)送模塊包括SblOb編碼、同步插入和成串三個子模塊，數據的串并轉換由FPGA芯片內部邏輯單元完成，使外圍所用的接口芯片最省。復用器主機的輸入碼率計算模塊歸結為定時器、計數器、移位器三個子模塊構成，實現(xiàn)結構簡單。上述多路PSI檢測子模塊重復利用單路PSI檢測子模塊，分時輪詢各路碼流的PSI信息，以節(jié)約資源；多路SI檢測子模塊采用串并結合的檢測方式(假設有N=ML路輸入碼流)，需消耗M個單路SI檢測子模塊，分別進行L次的串行工作，以達到消耗資源和刷新速率之間的最佳權衡。上述信息解析模塊，是復用器主機核心控制模塊，接收來自后臺控制軟件的命令或數據，定制6種自定義命令格式，以通知相關模塊進行特定操作；輸出碼率及模式控制模塊可實現(xiàn)碼率、包長可控功能，由輸出信息寄存器、字節(jié)計數器、數據緩沖器及字節(jié)展寬器構成；后臺控制軟件的工作流程依次為軟件登陸，網絡連接，發(fā)送命令，獲取數據，分析顯示，用戶交互，重構信息，回傳數據，結束。其中重構信息從四個方面配置選擇節(jié)目、配置PSI/SI信息表；選擇手動或自動方式修改PID；設置輸出碼率及傳輸模式；配置PSI和SI各表的發(fā)送周期。上述碼流復用器主機支持單路及多路刷新，具有PSI/SI信息可配置、輸出碼率可控和TS包發(fā)送格式可選等功能。上述后臺控制軟件獲取各路輸入碼流的PSI/SI及碼率等信息，并將用戶重構好的系統(tǒng)信息回傳給復用器主機。本發(fā)明復用器主機部分主要包括以下6大部分UASI輸入接口，用于接收輸入的串行碼流。2,ASI輸出接口，用于發(fā)送復用后的輸出串行碼流。3、27M晶振源，作為系統(tǒng)的工作時鐘。4、系統(tǒng)存儲器，至少包括一個FLASH和一個SDRAM，作為FPGA軟件程序的存儲和運行空間。5、以太網接口，用于連接復用器主機與PC機。6、FPGA主芯片，用于完成包括ASI接收處理、PSI/SI信息檢測、PID替換、復用調度、PCR校正、信息傳遞及ASI發(fā)送等在內的碼流復用處理過程。其內部主要包括下列功能模塊(1)ASI接收處理模塊，每對輸入信號需配備一個，用于完成碼流串并轉換、同步檢測和碼流緩沖；(2)輸入碼率計算模塊，用于采集輸入碼流的相關數據，計算出輸入碼流速率；(3)多路PSI輪詢檢測模塊，用于輪流檢測輸入碼流中的PSI信息；(4)SI串并結合檢測模塊，如果輸入碼流的路數為N=ML，則它由M個并行檢測模塊組成，每個并行模塊還需進行L次的串行檢測；(5)PID替換模塊，用于對所選的待復用的基本流數據包進行PID修改；(6)復用調度模塊，根據不同任務的優(yōu)先級進行數據包復用調度；(7)PCR校正模塊，修正調整字段中攜帶的時間信息，保證解碼器正常解碼；(8)信息傳遞模塊，用于傳遞復用器主機與后臺軟件的交互信息；(9)輸出碼率控制模塊，通過將輸出碼率換算為包間隔來控制輸出碼流的速率；(10)ASI發(fā)送模塊，每對輸出端需配備一個，用于進行輸出的并串轉換。本發(fā)明后臺復用控制軟件部分主要包括兩個界面1、登陸界面，啟動控制軟件時的用戶登陸界面，只允許授權用戶進入。2、配置界面，主要實現(xiàn)與復用器主機的人機交互控制，包括以下四個子項目(1)IP及端口配置；(2)輸入碼率檢測；(3)PSI/SI刷新；(4)復用信息配置。本發(fā)明的效益在于用一塊FPGA芯片及其外圍電路來構成復用器主機，整體架構緊湊簡潔，具有使用器件少、體積小、資源利用率高、性價比高等優(yōu)點。同時充分利用后臺控制軟件的靈活性優(yōu)勢，完成碼流PSI/SI信息的分析和顯示、人機交互控制及信息重組等功能，具有功能強大、使用靈活，升級方便等優(yōu)點。四。圖1復用器主機的硬件結構框圖。圖2后臺控制軟件流程圖。圖3FPGA內部組成框圖。圖4ASI接收處理結構框圖。圖5多路PSI檢測結構框圖。圖6單路SI檢測示意圖。圖7多路SI檢測結構框圖。圖8命令解析示意圖。圖9輸出碼率及模式控制結構圖。圖10PCR校正結構圖。圖11內嵌微處理器架構圖。五具體實施方式。下面結合附圖以一個具體實施例子闡述本發(fā)明的技術方案。本發(fā)明包括復用器主機和后臺控制軟件兩個部分，復用器主機基于FPGA平臺，硬件架構如圖1所示；后臺控制軟件基于PC機平臺，軟件設計總體流程如圖2所示。1復用器主機圖1為本發(fā)明復用器主機的硬件系統(tǒng)框圖。在本實例中，N=ML路輸入碼流通過11ASI輸入接口轉換為差分對，并與12FPGA芯片相連。12FPGA芯片內部又劃分為121FPGA硬件邏輯和122內嵌微處理器兩個部分。121FPGA硬件邏輯包括數據采集、檢測提取、PID替換、復用調度、PCR修正等模塊；122內嵌微處理器是FPGA硬件電路與后臺控制軟件通信的轉發(fā)器，17以太網接口則是架起二者通信的橋梁。由FPGA硬件電路整合的復用碼流通過16ASI輸出接口轉換為標準ASI串行碼流信號。1327M晶振為2FPGA芯片提供工作時鐘，14SDRAM作為內嵌CPU的軟件程序運行空間，15FLASH為FPGA的軟硬件程序提供存儲空間和復位地址。11ASI輸入接口，其主要功能是將串行ASI單端信號變?yōu)椴罘中盘?。每組輸入端需要一個耦合匹配電路。本實例采用型號為PE65508脈沖耦合芯片。12FPGA芯片。芯片內部大多數功能可通過編程實現(xiàn)，并嵌入了微處理器內核，部分功能調用宏功能模塊(如RAM、FIFO)或IP核。如圖3所示的FPGA芯片內部組成框圖，以下按照信號處理順序，介紹FPGA內部的功能模塊。1210ASI接收處理模塊，主要功能對輸入數據進行預處理，以便為后續(xù)模塊提供按字節(jié)和包對齊的并行數據。其內部包括12100字節(jié)對齊、12101包同步和12102緩沖器三個子模塊如圖4所示，12100字節(jié)對齊子模塊包含移位寄存器，匹配比較器，SblOb解碼器三個子部件。移位寄存器的位寬10位，匹配字符是K28.5。12101包同步子模塊包含同步比較器、字節(jié)計數器和包數計數器三個子部件。同步比較器的比較字節(jié)是0x47，字節(jié)計數計數器的模值是188或204，。12102包緩沖器子模塊用于緩存包同步后的并行數據，每存滿一包數據就發(fā)送出去，以方便后續(xù)模塊處理。1211輸入碼率計算模塊，用于計算輸入的實際碼率，由12110定時器、12111計數器、12112移位器三個子模塊構成。12110定時器啟動1秒定時，12111計數器對有效數據所占的系統(tǒng)時鐘周期計數。12112移位器將計數值左移3位，得到輸入碼率值。1212PSI檢測模塊，用于檢測單路或多路輸入傳輸流的PSI信息，故分為12121單路PSI檢測和12122多路PSI檢測兩個子模塊12121單路PSI檢測子模塊針對指定通道的輸入數據，根據特定的PID進行PAT、PMT及CAT的提取，并將檢測到相應的PAT、PMT及CAT表，送往原始PSI暫存器。12122多路PSI檢測子模塊重復利用12121單路PSI檢測子模塊，分時輪詢各路碼流的PSI信息。如圖5所示，根據121220定時控制部件傳來的定時檢測信號，121221通道選擇部件每次選擇一路并行數據送往12121單路PSI檢測子模塊，分別提取PAT、PMT及CAT表，再由121222PSI轉存控制部件依次將提取到PSI表轉存到原始PSI暫存器。1213SI檢測模塊，用于檢測單路或多路輸入傳輸流的SI信息，故分為12131單路SI檢測和12132多路SI檢測兩個子模塊12131單路SI檢測子模塊針對指定通道的輸入數據進行NIT、SDT及BAT的提取，根據特定的PID和table_id來區(qū)分不同的SI表，可分別采用NIT、SDT及BAT標識比較器實現(xiàn)各SI表的提取。圖6展示了NIT、SDT及BAT的分類提取示意，首先根據特定PID區(qū)分出NIT和SDT/BAT表，然后再根據不同的table_id分別提取出現(xiàn)行NIT、其他NIT、現(xiàn)行SDT、其他SDT、以及BAT表。12132多路SI檢測子模塊采用串并結合的檢測方式(假設有N=ML路輸入碼流)，需消耗M個12131單路SI檢測子模塊。多路SI檢測子模塊的正常運行還需要121320定時控制、121321通道選擇和121322SI轉存控制等部件的控制和配合。如圖7所示，控制流程與多路PSI輪詢檢測很類似，只是此處將M個單路SI檢測子模塊看成一個單元部件121324。1214信息解析模塊，是復用器主機核心控制模塊，接收來自后臺控制軟件的命令或數據，通知相關模塊進行特定操作，如圖8所示。該模塊接收下述6種命令并啟動對應的模塊S1:啟動單路刷新；S2:啟動多路刷新；S3:接收重構的PSI及SI數據包；S4:設置重構表的發(fā)送間隔；S5:設置輸出碼率；S6:設置輸出TS包格式為188字節(jié)或204字節(jié)/包。1215PID替換模塊，用于對所選的待復用的基本流數據包進行PID修改，送往1216復用調度模塊。其中，12150PID映射表用于記錄新舊PID值，12151PID比較器將輸入TS包的PID與12150PID映射表上的舊PID進行比較，若匹配成功則12152PID修改子模塊從12150PID映射表中讀取新PID值替換舊PID，若匹配失敗則12153包過濾子模塊將該TS包濾除。1216復用調度模塊，用于將重構好的PSI/SI包，待復用的音視頻及其他數據包進行復用調度。多種類型的數據包分別進入各自的FIFO，復用調度模塊按照不同優(yōu)先級選擇FIFO的數據輸出，其中PSI/SI的優(yōu)先級最高，各路的音視頻及數據信息的優(yōu)先級根據FIFO存儲量而定。1217輸出碼率及模式控制模塊，由12170輸出信息寄存器、12171字節(jié)計數器、12172數據緩沖器及12173字節(jié)展寬器構成。如圖9所示，12170輸出信息寄存器存儲輸出格式控制信息，12171字節(jié)計數器對輸出TS包進行字節(jié)計數，12172數據緩沖器用于緩存TS包，以便12173字節(jié)展寬器控制TS按字節(jié)延展后輸出。1218PCR修正模塊，用于矯正由于TS包調度和插入引起的PCR抖動。如圖10所示，包含12180輸入PCR檢測、12181輸出PCR檢測、12182PCR計數及標記、12183PCR補償校正四個子模塊。其工作過程如下當12180輸入PCR檢測子模塊檢測到某一輸入的PCR時，就啟動一個PCR計數及標記子模塊12182，在該TS包輸出時停止計數，S卩12181輸出PCR檢測子模塊檢測到該包時獲取PCR差值，12183PCR補償校正子模塊將其與PCR平均差值對比計算得到PCR的修正值插入TS流中，以完成PCR校正。1219ASI發(fā)送模塊，主要功能是完成輸出數據的并串轉換，其內部包括121908bl0b編碼、12191同步插入和12192成串三個子模塊。其中，121908bl0b編碼子模塊將8位寬數據轉換為10位寬，當輸入端無有效數據時12191同步插入子模塊向碼流中插入特殊字符(以8.5)，12192成串子模塊由移位寄存器實現(xiàn)，將10位位寬的并行數據轉換成串行輸出格式。122內嵌微處理器模塊，用于傳遞復用器主機與后臺控制軟件的交互信息。內嵌微處理器移植帶有TCP/IP協(xié)議棧的UCOSII實時操作系統(tǒng)，能接受來自后臺控制軟件的各種命令和數據，轉發(fā)給復用器主機的信息解析模塊，還能將復用器主機的檢測信息轉發(fā)給后臺軟件。內嵌微處理器架構如圖11所示。構成該模塊的標準組件包括CPU、PIO、SyStemID、Timer、三態(tài)橋、SDRAM、Flash、EPCS控制器等，還有與FPGA硬件邏輯交互的自定義接口、網絡接口、SRAM控制器等用戶自定制邏輯。1327M晶振源，為FPGA芯片提供基準工作時鐘，還可利用FPGA內部PLL產生子模塊所需的工作時鐘。14SDRAM，可采用HY57V641620ELTP為內嵌微處理器提供編程空間。15FLASH，可選用S^GL128N或EPCS64，為FPGA提供掉電保護存儲空間。16ASI輸出接口，其功能是將差分信號變?yōu)榇蠥SI單端信號。輸出端仍需構造一個耦合匹配電路，本實例采用型號為PE65508脈沖耦合芯片。還可增加驅動芯片以提高輸出驅動能力。17以太網接口，用于連接FPGA芯片與PC機，本實例采用LAN91C111芯片，根據實際需要還可選用其它網絡芯片。2后臺控制軟件。圖2為本發(fā)明的后臺控制軟件的工作流程圖。成功登陸該控制軟件后，進行IP及端口設置，并連接復用器主機設備，然后發(fā)送命令以獲取相關碼流信息，解析復用器主機反饋回的數據，并顯示在軟件子界面上。用戶根據輸入碼流信息，選擇感興趣的節(jié)目，還可更改PSI、Si、PID、碼率等系統(tǒng)信息，再由復用軟件重構好復用信息，并回傳給復用器主機，令其按用戶要求復用節(jié)目。用戶根據復用軟件檢測的系統(tǒng)層信息，可從以下四個方面配置復用信息選擇節(jié)目、配置PSI/SI信息表；選擇手動或自動方式修改PID；設置輸出碼率及傳輸模式；配置PSI和SI各表的發(fā)送周期。綜合以上兩部分的硬件和軟件描述，本發(fā)明的實現(xiàn)裝置在應用中，首先將本裝置的以太網口與計算機之間用網線連接，并在ASI輸入接口接入串行碼流，上電后，由計算機上的后臺軟件控制復用器主機檢測輸入流，并配置復用信息，復用流從ASI輸出接口輸出。本發(fā)明最終產品為一臺復用器主機加后臺控制軟件套件，可實現(xiàn)標準數字電視復用器的所有功能，可支持輸入和輸出的碼流速率上限可達到傳輸流的最大碼率，實時性好。在硬件設計方面僅需一塊FPGA芯片，以及必要的外部存儲器件及精簡的接口電路，使復用器硬件電路十分簡潔，體積小，性價比高。加之FPGA芯片的可編程性和后臺控制軟件的易修改性，也為后續(xù)軟硬件版本的升級裁剪提供了通用架構，極具實際應用價值。以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。8權利要求1.一種碼流復用器構成裝置，包括復用器主機，后臺控制軟件，其特征在于復用器主機包括ASI輸入接口、ASI輸出接口、27M晶振源、系統(tǒng)存儲器、以太網接口、FPGA主芯片；所述的FPGA主芯片內部由ASI接收處理模塊、輸入碼率計算模塊、多路PSI輪詢檢測模塊、SI串并結合檢測模塊、PID替換模塊、復用調度模塊、PCR校正模塊、信息傳遞模塊、輸出碼率控制模塊、ASI發(fā)送模塊組成；后臺控制軟件包括登陸界面與配置界面，可配置的選項有IP及端口配置、輸入碼率檢測、PSI/SI刷新、復用信息配置。2.根據權利要求1所述的一種碼流復用器構成裝置，其特征在于復用器主機和后臺控制軟件間的信息傳遞通過內嵌微處理器模塊和后臺控制軟件收發(fā)機制來完成。其中內嵌微處理器的核心組件為CPU，用于移植帶有TCP/IP協(xié)議棧的UCOSII實時操作系統(tǒng)；除標準接口外，還定制與FPGA硬件邏輯交互的自定義接口，作為FPGA內部軟硬件之間的通信接□。3.根據權利要求1所述的一種碼流復用器構成裝置，其特征在于復用器主機的ASI數據接收由ASI輸入接口和ASI接收處理模塊兩個部分組成，ASI數據發(fā)送由ASI發(fā)送模塊和ASI輸出接口兩個部分組成。其中，ASI接收處理模塊包括字節(jié)對齊、包同步和緩沖器三個子模塊，ASI發(fā)送模塊包括SblOb編碼、同步插入和成串三個子模塊，數據的串并轉換由FPGA芯片內部邏輯單元完成，使外圍所用的接口芯片最省。4.根據權利要求1所述的一種碼流復用器構成裝置，其特征在于復用器主機的輸入碼率計算模塊歸結為定時器、計數器、移位器三個子模塊構成，實現(xiàn)結構簡單。5.根據權利要求1所述的一種碼流復用器構成裝置，其特征在于多路PSI檢測子模塊重復利用單路PSI檢測子模塊，分時輪詢各路碼流的PSI信息，以節(jié)約資源。6.根據權利要求1所述的一種碼流復用器構成裝置，其特征在于多路SI檢測子模塊采用串并結合的檢測方式(假設有N=ML路輸入碼流)，需消耗M個單路SI檢測子模塊，分別進行L次的串行工作，以達到消耗資源和刷新速率之間的最佳權衡。7.根據權利要求1所述的一種碼流復用器構成裝置，其特征在于信息解析模塊，是復用器主機核心控制模塊，接收來自后臺控制軟件的命令或數據，定制6種自定義命令格式，以通知相關模塊進行特定操作。8.根據權利要求1所述的一種碼流復用器構成裝置，其特征在于輸出碼率及模式控制模塊可實現(xiàn)碼率、包長可控功能，由輸出信息寄存器、字節(jié)計數器、數據緩沖器及字節(jié)展寬器構成。9.根據權利要求1所述的一種碼流復用器構成裝置，其特征在于后臺控制軟件的工作流程依次為軟件登陸，網絡連接，發(fā)送命令，獲取數據，分析顯示，用戶交互，重構信息，回傳數據，結束。其中重構信息從四個方面配置選擇節(jié)目、配置PSI/SI信息表；選擇手動或自動方式修改PID；設置輸出碼率及傳輸模式；配置PSI和SI各表的發(fā)送周期。全文摘要本發(fā)明涉及一種碼流復用器構成裝置，包括復用器主機，后臺控制軟件，其特征在于復用器主機包括ASI輸入接口、ASI輸出接口、27M晶振源、系統(tǒng)存儲器、以太網接口、FPGA主芯片；所述的FPGA主芯片內部由ASI接收處理模塊、輸入碼率計算模塊、多路PSI輪詢檢測模塊、SI串并結合檢測模塊、PID替換模塊、復用調度模塊、PCR校正模塊、信息傳遞模塊、輸出碼率控制模塊、ASI發(fā)送模塊組成；后臺控制軟件包括登陸界面與配置界面，可配置的選項有IP及端口配置、輸入碼率檢測、PSI/SI刷新、復用信息配置。整體架構緊湊簡潔，使用器件少、體積小、資源利用率高、性價比高等優(yōu)點。同時充分利用后臺控制軟件的靈活性優(yōu)勢，完成碼流PSI/SI信息的分析和顯示、人機交互控制及信息重組等功能，具有功能強大、使用靈活，升級方便等優(yōu)點。文檔編號H04N21/236GK102098541SQ201010583108公開日2011年6月15日申請日期2010年12月11日優(yōu)先權日2010年12月11日發(fā)明者楊秀芝,林榮華,蘇凱雄,陳建申請人:福州大學