專利名稱：基于vc-tcxo陣列和頻率綜合芯片的寬帶射頻發(fā)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于VC-TCXO陣列和頻率綜合芯片的寬帶射頻發(fā)生電路的設(shè)計(jì)與實(shí)現(xiàn)。
背景技術(shù)：
在現(xiàn)代通訊系統(tǒng)中，對通信設(shè)備的頻率穩(wěn)定度和準(zhǔn)確度都有很高的要求。射頻信號發(fā)生器是系統(tǒng)設(shè)計(jì)與調(diào)試過程中不可或缺的關(guān)鍵儀器。最初的射頻信號發(fā)生器是利用一個或者多個高穩(wěn)定度的晶體振蕩器，經(jīng)過倍頻、 分頻和混頻等操作，產(chǎn)生一系列離散的輸出信號。該方案信號穩(wěn)定度高，頻率變換速度快， 但調(diào)試?yán)щy，雜散不易控制，輸出分辨率低。隨著鎖相環(huán)技術(shù)的不斷發(fā)展，新一代的射頻信號發(fā)生器被廣泛使用。該方案使用負(fù)反饋原理，在單一確定參考源的作用下，產(chǎn)生所需的各種頻率分量，大大降低了設(shè)計(jì)難度，并提高了輸出信號的頻率范圍。然而，目前采用鎖相環(huán)方案的射頻信號發(fā)生器其輸出頻率分辨率仍然受到限制。直接數(shù)字頻率合成技術(shù)的出現(xiàn)，使高分辨率的信號發(fā)生電路的設(shè)計(jì)成為可能。但其輸出雜散比較嚴(yán)重，且輸出頻率較低，目前尚未用于載波信號的生成。

發(fā)明內(nèi)容
本發(fā)明目的在于提供一種高輸出頻率分辨率、寬帶的基于VC-TQCO陣列和頻率綜合芯片的射頻發(fā)生電路。為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是其基于VC-TCXO陣列和頻率綜合芯片的寬帶射頻發(fā)生電路包括VC-TQCO陣列、頻率綜合芯片、調(diào)制器、直接數(shù)字頻率合成器、 功率控制器和數(shù)字處理器；所述數(shù)字處理器與所述VC-TCXO陣列的控制端、頻率綜合芯片的控制端、功率控制器的控制端和直接數(shù)字頻率合成器的輸入端分別連接，所述VC-TCXO 陣列的輸出端與頻率綜合芯片的參考輸入端連接，頻率綜合芯片的輸出端與調(diào)制器的載波輸入端連接，直接數(shù)字頻率合成器的I/Q基帶輸出端與調(diào)制器的I/Q基帶輸入端連接，調(diào)制器的輸出端與功率控制器的信號輸入端連接。進(jìn)一步地，本發(fā)明所述調(diào)制器采用正交調(diào)制架構(gòu)。進(jìn)一步地，本發(fā)明所述功率控制器采用自動功率控制架構(gòu)。與現(xiàn)有技術(shù)相比，本發(fā)明具有的有益效果是該電路具有輸出頻率范圍寬，頻率分辨率高，噪聲系數(shù)低和雜散性能良好等優(yōu)點(diǎn)。


圖1是本發(fā)明的結(jié)構(gòu)示意框圖； 圖2是頻率綜合芯片的原理框圖。圖3是直接數(shù)字頻率合成器的原理框圖。
3
圖4是調(diào)制器的原理框圖。圖5是功率控制器的原理框圖。
具體實(shí)施例方式以下結(jié)合附圖和具體實(shí)施方式
進(jìn)一步闡述本發(fā)明。圖1所示為本發(fā)明的結(jié)構(gòu)示意框圖，該基于VC-TQCO陣列和頻率綜合芯片的寬帶射頻發(fā)生電路主要包括=VC-TCXO陣列、頻率綜合芯片、調(diào)制器、直接數(shù)字頻率合成器、功率控制器和數(shù)字處理器。其中，數(shù)字處理器與VC-TCXO陣列的控制端、頻率綜合芯片的控制端和功率控制器的控制端以及直接數(shù)字頻率合成器的輸入端分別連接，VC-TCXO陣列的輸出端與頻率綜合芯片的參考輸入端連接，頻率綜合芯片的輸出端與調(diào)制器的載波輸入端連接，直接數(shù)字頻率合成器的I/Q基帶輸出端與調(diào)制器的I/Q基帶輸入端連接，調(diào)制器的輸出端與功率控制器的信號輸入端連接。本發(fā)明中，VC-TCXO陣列可選用DSB321SDA或DSA221SDA系列的溫度補(bǔ)償晶體振蕩器。頻率綜合芯片可使用商用鎖相環(huán)芯片搭建，其原理框圖如圖2所示。頻率綜合芯片可選用商用鎖相環(huán)芯片，例如Analog Device公司的ADF4350，該芯片為集成壓控振蕩器的寬帶頻率合成器芯片，其輸出頻率范圍為137. 5MHz到4400MHz。直接數(shù)字頻率合成器原理框圖如圖3所示，可使用FPGA和存儲器實(shí)現(xiàn)，或者使用商用直接數(shù)字頻率合成芯片，如Analog Device公司生產(chǎn)的AD9834。功率控制器一般采用自動功率控制架構(gòu)，其原理框圖如圖5所示。數(shù)字處理器可使用基于微處理器、DSP或FPGA的嵌入式處理系統(tǒng)實(shí)現(xiàn)。如圖2所示，頻率綜合芯片采用鎖相環(huán)架構(gòu)，其數(shù)字輸入端接數(shù)字處理器，其參考輸入端接VC-TCXO陣列，載波輸出端接調(diào)制器的載波輸入端。分頻器對壓控振蕩器的輸出進(jìn)行N分頻操作；鑒相器對分頻后的信號和參考輸入進(jìn)行比較，其比較結(jié)果經(jīng)過環(huán)路濾波器后，又作用于壓控振蕩器。在負(fù)反饋機(jī)制的作用下，載波信號最終鎖定到參考輸入頻率的 N倍上。當(dāng)頻率綜合芯片的輸出分辨率達(dá)到輸出要求時，數(shù)字處理器通過修改其頻率寄存器里的內(nèi)容，修改分頻器的分頻比N，達(dá)到改變輸出頻率的目的；在頻率綜合芯片本身的輸出分辨率無法達(dá)到輸出要求時，則通過修改其參考輸入來達(dá)到改變輸出頻率的目的。如圖3所示，直接數(shù)字頻率合成器的數(shù)字輸入接數(shù)字處理器，I/Q基帶輸出接調(diào)制器的I/Q基帶輸入。在參考源提供的時鐘作用下，相位累加器不斷地根據(jù)頻率寄存器內(nèi)的數(shù)值更新輸出；之后以其輸出作為地址來訪問正弦查找表和余弦查找表，并將該地址內(nèi)的數(shù)據(jù)送往數(shù)模轉(zhuǎn)換器；數(shù)模轉(zhuǎn)化器則根據(jù)其輸入生成所需的I/Q基帶信號。數(shù)字處理器通過修改其頻率寄存器，來控制直接數(shù)字頻率合成的輸出頻率。如圖4所示，調(diào)制器采用正交調(diào)制架構(gòu)，其載波輸入接頻率綜合芯片的載波輸出， I/Q基帶輸入接直接數(shù)字頻率合成器的I/Q基帶輸出。輸入的載波按功率等分成兩路；其中一路經(jīng)過90度相移后，與I路基帶輸入進(jìn)行混頻操作；另外一路直接與Q路基帶輸入進(jìn)行混頻操作；混頻后的結(jié)果又被合成為一路，作為調(diào)制輸出。如圖5所示，功率控制器采用自動功率控制架構(gòu)，其數(shù)字輸入接數(shù)字處理器，信號輸入接調(diào)制器的調(diào)制輸出。功率調(diào)節(jié)先將輸入信號調(diào)節(jié)為標(biāo)準(zhǔn)最大輸出功率附近；功率檢測用于對功率調(diào)節(jié)的輸出進(jìn)行采樣；該采樣結(jié)果經(jīng)過驅(qū)動器放大后，與標(biāo)準(zhǔn)的最大輸出功率進(jìn)行比較；功率調(diào)節(jié)再根據(jù)比較結(jié)果，不斷的微調(diào)其輸出功率，直到該功率與標(biāo)準(zhǔn)的最大輸出功率相等為止；數(shù)字處理器通過控制輸出衰減器，調(diào)節(jié)輸出信號的功率。
本發(fā)明寬帶射頻信號發(fā)生電路的工作原理如下
在數(shù)字處理器的控制下，VC-TCXO陣列給頻率綜合芯片提供IOMHz參考信號。數(shù)字處理器通過寫入頻率綜合芯片的頻率寄存器，來控制輸出載波信號的頻率。當(dāng)頻率綜合芯片的輸出頻率分辨率達(dá)到輸出要求時，通過修改頻率綜合芯片的頻率寄存器，來修改載波頻率。當(dāng)頻率綜合芯片的輸出頻率分辨率無法達(dá)到輸出要求時，數(shù)字處理器通過微調(diào)VC-TCXO 陣列輸出的方式，來修改載波頻率，這使得本發(fā)明寬帶射頻發(fā)生電路的輸出頻率的分辨率得到提高。同時由于本發(fā)明寬帶射頻發(fā)生電路中的頻率綜合芯片采用鎖相環(huán)架構(gòu)，使得本發(fā)明所輸出的頻率具有噪聲系數(shù)低和雜散性能好的優(yōu)點(diǎn)。當(dāng)需要對輸出信號進(jìn)行調(diào)制操作時，數(shù)字處理器控制直接數(shù)字頻率合成芯片輸出所需的基帶信號，調(diào)制器完成基帶信號對載波信號的調(diào)制操作。在數(shù)字處理器的控制下，功率控制器來調(diào)節(jié)輸出信號的功率。
權(quán)利要求
1.一種基于VC-TQCO陣列和頻率綜合芯片的寬帶射頻發(fā)生電路，其特征在于包括 VC-TCXO陣列、頻率綜合芯片、調(diào)制器、直接數(shù)字頻率合成器、功率控制器和數(shù)字處理器；所述數(shù)字處理器與所述VC-TQCO陣列的控制端、頻率綜合芯片的控制端、功率控制器的控制端和直接數(shù)字頻率合成器的輸入端分別連接，所述VC-TQCO陣列的輸出端與頻率綜合芯片的參考輸入端連接，頻率綜合芯片的輸出端與調(diào)制器的載波輸入端連接，直接數(shù)字頻率合成器的I/Q基帶輸出端與調(diào)制器的I/Q基帶輸入端連接，調(diào)制器的輸出端與功率控制器的信號輸入端連接。
2.根據(jù)權(quán)利要求1所述的一種基于VC-TCXO陣列和頻率綜合芯片的寬帶射頻發(fā)生電路，其特征在于所述調(diào)制器采用正交調(diào)制架構(gòu)。
3.根據(jù)權(quán)利要求1或2所述的一種基于VC-TCXO陣列和頻率綜合芯片的寬帶射頻發(fā)生電路，其特征在于所述功率控制器采用自動功率控制架構(gòu)。
全文摘要
本發(fā)明公開了一種基于VC-TCXO陣列和頻率綜合芯片的寬帶射頻發(fā)生電路，包括VC-TCXO陣列、頻率綜合芯片、調(diào)制器、直接數(shù)字頻率合成器、功率控制器和數(shù)字處理器；所述數(shù)字處理器與所述VC-TCXO陣列的控制端、頻率綜合芯片的控制端、功率控制器的控制端和直接數(shù)字頻率合成器的輸入端分別連接，所述VC-TCXO陣列的輸出端與頻率綜合芯片的參考輸入端連接，頻率綜合芯片的輸出端與調(diào)制器的載波輸入端連接，直接數(shù)字頻率合成器的I/Q基帶輸出端與調(diào)制器的I/Q基帶輸入端連接，調(diào)制器的輸出端與功率控制器的信號輸入端連接。本發(fā)明電路具有輸出頻率范圍寬，頻率分辨率高，噪聲系數(shù)低和雜散性能良好等優(yōu)點(diǎn)。
文檔編號H04L27/36GK102158239SQ20101059842
公開日2011年8月17日 申請日期2010年12月21日 優(yōu)先權(quán)日2010年12月21日
發(fā)明者冉立新, 牟文秋, 王靜雨, 皇甫江濤 申請人:浙江大學(xué)