專利名稱：多路自適應(yīng)泛速率碼速調(diào)整裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及軟件無線電(SDR)技術(shù)領(lǐng)域，具體涉及一種多路自適應(yīng)泛速率碼速調(diào)整裝置和方法。
背景技術(shù)：
軟件無線電(SDR)是基于通用硬件平臺(tái)，通過軟件提供多服務(wù)、多標(biāo)準(zhǔn)、多模式、 可重構(gòu)的無線電通信。核心思想是最大限度的用易于重構(gòu)的數(shù)字電路代替模擬電路來構(gòu)建 通信系統(tǒng)以適應(yīng)其智能化的發(fā)展趨勢。SDR有多種具體應(yīng)用，從功能上可以細(xì)分為單用戶 型、多用戶型等類型。多用戶型SDR是指一套SDR系統(tǒng)可以實(shí)現(xiàn)對(duì)多個(gè)用戶的數(shù)據(jù)進(jìn)行合 成后用一個(gè)信道進(jìn)行傳輸，傳輸容量、效率、信道利用率可以有效提高。其首要問題是解決 各用戶數(shù)據(jù)碼流的綜合與分解。對(duì)于高速數(shù)據(jù)碼流的綜合與分解已經(jīng)有了相當(dāng)成熟的數(shù)字 復(fù)、分接技術(shù)與理論，但對(duì)零次群數(shù)據(jù)碼流的研究較少。在SDR內(nèi)部有大量的低速信息需要 傳輸，多支路信息在同一信道進(jìn)行有效傳輸就必須對(duì)數(shù)據(jù)進(jìn)行打包(綜合)處理。要實(shí)現(xiàn) 傳輸設(shè)備和數(shù)據(jù)終端間的速率和容量的匹配，解決現(xiàn)有部分傳輸設(shè)備和終端設(shè)備之間不兼 容的問題，就要做到設(shè)備的輸入端支持多種速率的數(shù)據(jù)輸入。數(shù)據(jù)綜合系統(tǒng)在SDR中的功能是完成數(shù)據(jù)的綜合與分解，以達(dá)到將多路低速數(shù)據(jù) 無損合成，實(shí)現(xiàn)高效率傳送的目的。在發(fā)送端，主要是對(duì)多個(gè)用戶的低速數(shù)據(jù)進(jìn)行合成后， 形成一路高速碼流發(fā)送出去；在接收端，對(duì)經(jīng)過解調(diào)后的數(shù)字信號(hào)進(jìn)行分解，分別送達(dá)相應(yīng) 用戶終端，完成多用戶通信。支路數(shù)據(jù)的時(shí)鐘提取是數(shù)據(jù)綜合系統(tǒng)自適應(yīng)性實(shí)現(xiàn)的前提，只 有提取到精確時(shí)鐘才能對(duì)待傳輸數(shù)據(jù)進(jìn)行碼速調(diào)整和自適應(yīng)綜合。鎖相環(huán)時(shí)鐘提取技術(shù)已 經(jīng)相當(dāng)成熟，并在工程實(shí)踐中得到了廣泛應(yīng)用。但它基于閉環(huán)結(jié)構(gòu)按步進(jìn)行相位調(diào)節(jié)，同步 時(shí)間與調(diào)整精度相互制約，無法滿足數(shù)據(jù)綜合系統(tǒng)對(duì)速率變化較大的支路數(shù)據(jù)自適應(yīng)的需 求。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種多路自適應(yīng)泛速率碼速調(diào)整裝置和方法， 它既能夠?qū)崿F(xiàn)支路數(shù)據(jù)時(shí)鐘的精確快速提取，又保留了鎖相環(huán)的自我調(diào)節(jié)性。為解決上述問題，本發(fā)明是通過下述技術(shù)方案實(shí)現(xiàn)的一種多路自適應(yīng)泛速率碼速調(diào)整方法，其中包括有支路數(shù)據(jù)的時(shí)鐘提取過程，且 支路數(shù)據(jù)的時(shí)鐘提取過程具體如下①轉(zhuǎn)碼步驟將輸入的支路數(shù)據(jù)中的歸零碼元進(jìn)行過零提取，整形為不歸零碼 元；②鑒相步驟將不歸零碼元輸入到兩個(gè)相連的移位寄存器；兩移位寄存器在高頻 時(shí)鐘的驅(qū)動(dòng)下，輸出相位相差一個(gè)高頻時(shí)鐘周期大小的數(shù)據(jù)碼流，上述兩路數(shù)據(jù)碼流經(jīng)過 邏輯運(yùn)算，鑒別出碼元的上升沿和下降沿；當(dāng)輸入的數(shù)據(jù)碼流有上升沿或下降沿時(shí)，輸出一 個(gè)寬度為一個(gè)高速時(shí)鐘周期的脈沖；
③最窄脈沖檢測步驟以上述輸出的脈沖的跳變沿作為閘門信號(hào)去控制高頻時(shí)鐘 驅(qū)動(dòng)的計(jì)數(shù)器的計(jì)數(shù)，先保存兩跳變沿之間的計(jì)數(shù)值到計(jì)數(shù)寄存器中，后續(xù)計(jì)數(shù)值與計(jì)數(shù) 寄存器中的計(jì)數(shù)器值進(jìn)行比較，保存較小的計(jì)數(shù)值；④動(dòng)態(tài)分頻步驟將計(jì)數(shù)寄存器中的計(jì)數(shù)值送入分頻器，作為對(duì)本地高頻時(shí)鐘的 分頻系數(shù)，分頻器輸出的時(shí)鐘頻率即為支路數(shù)據(jù)的時(shí)鐘頻率。

上述方案所述動(dòng)態(tài)分頻步驟中的分頻器在計(jì)數(shù)器的計(jì)數(shù)值達(dá)到計(jì)數(shù)寄存器中保 存的計(jì)數(shù)值的一半時(shí)，輸出反轉(zhuǎn)電平，由此輸出占空比為50%的時(shí)鐘。上述方案所述轉(zhuǎn)碼步驟和鑒相步驟之間還包括有濾波步驟，該濾波步驟將輸入的 不歸零碼元中的毛刺濾除后再輸入移位寄存器中。上述方案所述最窄脈沖檢測步驟和動(dòng)態(tài)分頻步驟之間還包括有去抖動(dòng)步驟，該去 抖動(dòng)步驟對(duì)前向抖動(dòng)和后向抖動(dòng)分別處理，消除了抖動(dòng)累積。上述方案所述動(dòng)態(tài)分頻步驟之后還包括有同步修正步驟，該同步修正步驟將非歸 零碼元與提取的支路數(shù)據(jù)的時(shí)鐘調(diào)整為同步時(shí)鐘和同步碼元。一種多路自適應(yīng)泛速率碼速調(diào)整裝置，包括支路數(shù)據(jù)的時(shí)鐘提取模塊，所述支路 數(shù)據(jù)的時(shí)鐘提取模塊包括轉(zhuǎn)碼器、鑒相器、最窄脈沖檢測器和動(dòng)態(tài)分頻器；其中轉(zhuǎn)碼器經(jīng)鑒 相器與最窄脈沖檢測器相連，最窄脈沖檢測器連接動(dòng)態(tài)分頻器；鑒相器和動(dòng)態(tài)分頻器的時(shí) 鐘控制端連接高頻時(shí)鐘的輸出端；轉(zhuǎn)碼器將輸入的支路數(shù)據(jù)中的歸零碼元進(jìn)行過零提取，整形為不歸零碼元；鑒相器將轉(zhuǎn)碼器輸出的不歸零碼元輸入到鑒相器中的兩個(gè)相連的移位寄存器；兩 移位寄存器在高頻時(shí)鐘的驅(qū)動(dòng)下，輸出相位相差一個(gè)高頻時(shí)鐘周期大小的數(shù)據(jù)碼流，上述 兩路數(shù)據(jù)碼流經(jīng)過邏輯運(yùn)算，鑒別出碼元的上升沿和下降沿；當(dāng)輸入的數(shù)據(jù)碼流有上升沿 或下降沿時(shí)，鑒相器中的邊沿檢測電路輸出一個(gè)寬度為一個(gè)高速時(shí)鐘周期的脈沖；最窄脈沖檢測器將鑒相器輸出的脈沖的跳變沿作為閘門信號(hào)去控制高頻時(shí)鐘驅(qū) 動(dòng)的計(jì)數(shù)器的計(jì)數(shù)，先保存兩跳變沿之間的計(jì)數(shù)值到計(jì)數(shù)寄存器中，后續(xù)計(jì)數(shù)值與計(jì)數(shù)寄 存器中的計(jì)數(shù)器值進(jìn)行比較，保存較小的計(jì)數(shù)值；動(dòng)態(tài)分頻器將計(jì)數(shù)寄存器中的計(jì)數(shù)值送入分頻器，作為對(duì)本地高頻時(shí)鐘的分頻系 數(shù)，分頻器輸出的時(shí)鐘頻率即為支路數(shù)據(jù)的時(shí)鐘頻率。上述方案所述動(dòng)態(tài)分頻器還與一個(gè)狀態(tài)轉(zhuǎn)移器相連，該狀態(tài)轉(zhuǎn)移器的時(shí)鐘控制端 連接高頻時(shí)鐘的輸出；狀態(tài)轉(zhuǎn)移器在計(jì)數(shù)器的計(jì)數(shù)值達(dá)到計(jì)數(shù)寄存器中保存的計(jì)數(shù)值的一 半時(shí)，輸出反轉(zhuǎn)電平，由此輸出占空比為50%的時(shí)鐘。上述方案所述轉(zhuǎn)碼器的輸出端和鑒相器的輸入端之間還接有濾波器，該濾波器將 轉(zhuǎn)碼器輸出不歸零碼元中的毛刺濾除后再輸入鑒相器的移位寄存器中。上述方案所述最窄脈沖檢測器的輸出端和動(dòng)態(tài)分頻器的輸入端之間還接有去抖 動(dòng)器，該去抖動(dòng)器對(duì)前向抖動(dòng)和后向抖動(dòng)分別處理，消除了抖動(dòng)累積。上述方案所述動(dòng)態(tài)分頻器的輸出端上接有同步修正器，該同步修正器的輸入端與 轉(zhuǎn)碼器的輸出端相接，同步修正器的輸出端包括同步時(shí)鐘輸出端和同步碼元輸出端，其中 同步時(shí)鐘輸出端與狀態(tài)轉(zhuǎn)移器的輸入端相連；該同步修正器將非歸零碼元與提取的支路數(shù) 據(jù)的時(shí)鐘調(diào)整為同步時(shí)鐘和同步碼元。與現(xiàn)有技術(shù)相比，本發(fā)明基于開環(huán)結(jié)構(gòu)，充分利用支路數(shù)據(jù)碼元跳變邊沿所攜帶的時(shí)鐘信息，采用最窄脈沖檢測、實(shí)時(shí)鑒相和動(dòng)態(tài)分頻技術(shù)進(jìn)行時(shí)鐘提取，實(shí)時(shí)鑒相和選擇 替換相結(jié)合進(jìn)行設(shè)計(jì)；既實(shí)現(xiàn)了時(shí)鐘的精確快速提取，又保留了鎖相環(huán)的自我調(diào)節(jié)性，同時(shí) 能夠更節(jié)省系統(tǒng)資源。


圖1為本發(fā)明一種多路自適應(yīng)泛速率碼速調(diào)整裝置的原理
圖2為本發(fā)明一種支路數(shù)據(jù)的時(shí)鐘提取模塊的原理圖。
具體實(shí)施例方式本發(fā)明一種多路自適應(yīng)泛速率碼速調(diào)整方法，主要包括支路數(shù)據(jù)的時(shí)鐘提取過 程、動(dòng)態(tài)碼速調(diào)整過程和信道自動(dòng)分配過程。其中支路數(shù)據(jù)的時(shí)鐘提取過程包括如下步驟即①轉(zhuǎn)碼步驟將輸入的支路數(shù)據(jù)中的歸零碼元進(jìn)行過零提取，整形為不歸零碼元。②濾波步驟將輸入的不歸零碼元中的毛刺濾除后再輸入移位寄存器中。③鑒相步驟將不歸零碼元輸入到兩個(gè)相連的移位寄存器；兩移位寄存器在高頻 時(shí)鐘的驅(qū)動(dòng)下，輸出相位相差一個(gè)高頻時(shí)鐘周期大小的數(shù)據(jù)碼流，上述兩路數(shù)據(jù)碼流經(jīng)過 邏輯與和或運(yùn)算，鑒別出碼元的上升沿和下降沿；當(dāng)輸入的數(shù)據(jù)碼流有上升沿或下降沿時(shí)， 輸出一個(gè)寬度為一個(gè)高速時(shí)鐘周期的脈沖。鑒相步驟充分利用支路數(shù)據(jù)碼元的跳變沿特性，先將碼元輸入到兩個(gè)相連的移位 寄存器；在高頻時(shí)鐘的驅(qū)動(dòng)下，兩寄存器輸出值相位相差一個(gè)高頻時(shí)鐘周期的大小，兩值經(jīng) 過邏輯運(yùn)算，便可鑒別出碼元的上升沿和下降沿。核心部分的實(shí)現(xiàn)代碼如下
always (posedge elk or negedge reset_n) begin
if(reset_n == 0) begin dl <=0; d2 <= 0;end else begin dl <= din;d2 <= dl；end‘
end
assign raising_edge = dl & d2; //上升沿檢測 assign falling—edge = dl & d2; //下降沿檢測當(dāng)輸入的數(shù)據(jù)碼流有上升沿或下降沿時(shí)，邊沿檢測電路便輸出一個(gè)寬度為一個(gè)高 速時(shí)鐘周期的脈沖。④最窄脈沖檢測步驟以上述輸出的脈沖的跳變沿作為閘門信號(hào)去控制高頻時(shí)鐘 驅(qū)動(dòng)的計(jì)數(shù)器的計(jì)數(shù)，先保存兩跳變沿之間的計(jì)數(shù)值到計(jì)數(shù)寄存器中，后續(xù)計(jì)數(shù)值與計(jì)數(shù) 寄存器中的計(jì)數(shù)器值進(jìn)行比較，保存較小的計(jì)數(shù)值。由于碼元寬度等于支路數(shù)據(jù)的整數(shù)倍時(shí)鐘周期，因此利用檢測出最窄碼元并以其 跳變沿作為間門信號(hào)去控制高頻時(shí)鐘驅(qū)動(dòng)的計(jì)數(shù)器，用此計(jì)數(shù)值對(duì)本地高頻時(shí)鐘進(jìn)行分 頻，便可提取出支路數(shù)據(jù)的時(shí)鐘。本發(fā)明的最窄脈沖檢測步驟是一個(gè)實(shí)時(shí)動(dòng)態(tài)進(jìn)行的過程，計(jì)數(shù)器值的大小代表了碼元寬度。先保存兩跳變沿之間計(jì)數(shù)器值到計(jì)數(shù)寄存器cnt_reg2中，后續(xù)計(jì)數(shù)器值cnt_ regl與Cnt_reg2進(jìn)行比較，cnt_reg2中保存較小計(jì)數(shù)值，并開始下一輪的計(jì)數(shù)。核心部分 的實(shí)現(xiàn)代碼如下
權(quán)利要求
1.多路自適應(yīng)泛速率碼速調(diào)整方法，包括支路數(shù)據(jù)的時(shí)鐘提取過程，其特征在于，所述 支路數(shù)據(jù)的時(shí)鐘提取過程包括①轉(zhuǎn)碼步驟將輸入的支路數(shù)據(jù)中的歸零碼元進(jìn)行過零提取，整形為不歸零碼元；②鑒相步驟將不歸零碼元輸入到兩個(gè)相連的移位寄存器；兩移位寄存器在高頻時(shí)鐘 的驅(qū)動(dòng)下，輸出相位相差一個(gè)高頻時(shí)鐘周期大小的數(shù)據(jù)碼流，上述兩路數(shù)據(jù)碼流經(jīng)過邏輯 運(yùn)算，鑒別出碼元的上升沿和下降沿；當(dāng)輸入的數(shù)據(jù)碼流有上升沿或下降沿時(shí)，輸出一個(gè)寬 度為一個(gè)高速時(shí)鐘周期的脈沖；③最窄脈沖檢測步驟以上述輸出的脈沖的跳變沿作為閘門信號(hào)去控制高頻時(shí)鐘驅(qū)動(dòng) 的計(jì)數(shù)器的計(jì)數(shù)，先保存兩跳變沿之間的計(jì)數(shù)值到計(jì)數(shù)寄存器中，后續(xù)計(jì)數(shù)值與計(jì)數(shù)寄存 器中的計(jì)數(shù)器值進(jìn)行比較，保存較小的計(jì)數(shù)值；④動(dòng)態(tài)分頻步驟將計(jì)數(shù)寄存器中的計(jì)數(shù)值送入分頻器，作為對(duì)本地高頻時(shí)鐘的分頻 系數(shù)，分頻器輸出的時(shí)鐘頻率即為支路數(shù)據(jù)的時(shí)鐘頻率。
2.根據(jù)權(quán)利要求1所述的多路自適應(yīng)泛速率碼速調(diào)整方法，其特征在于動(dòng)態(tài)分頻步 驟中的分頻器在計(jì)數(shù)器的計(jì)數(shù)值達(dá)到計(jì)數(shù)寄存器中保存的計(jì)數(shù)值的一半時(shí)，輸出反轉(zhuǎn)電 平，由此輸出占空比為50%的時(shí)鐘。
3.根據(jù)權(quán)利要求1所述的多路自適應(yīng)泛速率碼速調(diào)整方法，其特征在于轉(zhuǎn)碼步驟和 鑒相步驟之間還包括有濾波步驟，該濾波步驟將輸入的不歸零碼元中的毛刺濾除后再輸入 移位寄存器中。
4.根據(jù)權(quán)利要求1所述的多路自適應(yīng)泛速率碼速調(diào)整方法，其特征在于最窄脈沖檢 測步驟和動(dòng)態(tài)分頻步驟之間還包括有去抖動(dòng)步驟，該去抖動(dòng)步驟對(duì)前向抖動(dòng)和后向抖動(dòng)分 別處理以消除抖動(dòng)累積。
5.根據(jù)權(quán)利要求2所述的多路自適應(yīng)泛速率碼速調(diào)整方法，其特征在于動(dòng)態(tài)分頻步 驟之后還包括有同步修正步驟，該同步修正步驟將非歸零碼元與提取的支路數(shù)據(jù)的時(shí)鐘調(diào) 整為同步時(shí)鐘和同步碼元。
6.多路自適應(yīng)泛速率碼速調(diào)整裝置，包括支路數(shù)據(jù)的時(shí)鐘提取模塊，其特征在于，所述 支路數(shù)據(jù)的時(shí)鐘提取模塊包括轉(zhuǎn)碼器、鑒相器、最窄脈沖檢測器和動(dòng)態(tài)分頻器；其中轉(zhuǎn)碼器 經(jīng)鑒相器與最窄脈沖檢測器相連，最窄脈沖檢測器連接動(dòng)態(tài)分頻器；鑒相器和動(dòng)態(tài)分頻器 的時(shí)鐘控制端連接高頻時(shí)鐘的輸出端；轉(zhuǎn)碼器將輸入的支路數(shù)據(jù)中的歸零碼元進(jìn)行過零提取，整形為不歸零碼元；鑒相器將轉(zhuǎn)碼器輸出的不歸零碼元輸入到鑒相器中的兩個(gè)相連的移位寄存器；兩移位 寄存器在高頻時(shí)鐘的驅(qū)動(dòng)下，輸出相位相差一個(gè)高頻時(shí)鐘周期大小的數(shù)據(jù)碼流，上述兩路 數(shù)據(jù)碼流經(jīng)過邏輯運(yùn)算，鑒別出碼元的上升沿和下降沿；當(dāng)輸入的數(shù)據(jù)碼流有上升沿或下 降沿時(shí)，鑒相器中的邊沿檢測電路輸出一個(gè)寬度為一個(gè)高速時(shí)鐘周期的脈沖；最窄脈沖檢測器將鑒相器輸出的脈沖的跳變沿作為閘門信號(hào)去控制高頻時(shí)鐘驅(qū)動(dòng)的 計(jì)數(shù)器的計(jì)數(shù)，先保存兩跳變沿之間的計(jì)數(shù)值到計(jì)數(shù)寄存器中，后續(xù)計(jì)數(shù)值與計(jì)數(shù)寄存器 中的計(jì)數(shù)器值進(jìn)行比較，保存較小的計(jì)數(shù)值；動(dòng)態(tài)分頻器將計(jì)數(shù)寄存器中的計(jì)數(shù)值送入分頻器，作為對(duì)本地高頻時(shí)鐘的分頻系數(shù)， 分頻器輸出的時(shí)鐘頻率即為支路數(shù)據(jù)的時(shí)鐘頻率。
7.根據(jù)權(quán)利要求6所述的多路自適應(yīng)泛速率碼速調(diào)整裝置，其特征在于動(dòng)態(tài)分頻器還與一個(gè)狀態(tài)轉(zhuǎn)移器相連，該狀態(tài)轉(zhuǎn)移器的時(shí)鐘控制端連接高頻時(shí)鐘的輸出端；狀態(tài)轉(zhuǎn)移 器在計(jì)數(shù)器的計(jì)數(shù)值達(dá)到計(jì)數(shù)寄存器中保存的計(jì)數(shù)值的一半時(shí)，輸出反轉(zhuǎn)電平，由此輸出 占空比為50%的時(shí)鐘。
8.根據(jù)權(quán)利要求6所述的多路自適應(yīng)泛速率碼速調(diào)整裝置，其特征在于轉(zhuǎn)碼器的輸 出端和鑒相器的輸入端之間還接有濾波器，該濾波器將轉(zhuǎn)碼器輸出不歸零碼元中的毛刺濾 除后再輸入鑒相器的移位寄存器中。
9.根據(jù)權(quán)利要求6所述的多路自適應(yīng)泛速率碼速調(diào)整裝置，其特征在于最窄脈沖檢 測器的輸出端和動(dòng)態(tài)分頻器的輸入端之間還接有去抖動(dòng)器，該去抖動(dòng)器對(duì)前向抖動(dòng)和后向 抖動(dòng)分別處理，消除了抖動(dòng)累積。
10.根據(jù)權(quán)利要求7所述的多路自適應(yīng)泛速率碼速調(diào)整裝置，其特征在于動(dòng)態(tài)分頻器 的輸出端上接有同步修正器，該同步修正器的輸入端與轉(zhuǎn)碼器的輸出端相接，同步修正器 的輸出端包括同步時(shí)鐘輸出端和同步碼元輸出端，其中同步時(shí)鐘輸出端與狀態(tài)轉(zhuǎn)移器的輸 入端相連；該同步修正器將非歸零碼元與提取的支路數(shù)據(jù)的時(shí)鐘調(diào)整為同步時(shí)鐘和同步碼元。
全文摘要
本發(fā)明公開一種多路自適應(yīng)泛速率碼速調(diào)整裝置和方法，基于開環(huán)結(jié)構(gòu)，充分利用支路數(shù)據(jù)碼元跳變邊沿所攜帶的時(shí)鐘信息，采用最窄脈沖檢測、實(shí)時(shí)鑒相和動(dòng)態(tài)分頻技術(shù)進(jìn)行時(shí)鐘提取，實(shí)時(shí)鑒相和選擇替換相結(jié)合進(jìn)行設(shè)計(jì)；既實(shí)現(xiàn)了時(shí)鐘的精確快速提取，又保留了鎖相環(huán)的自我調(diào)節(jié)性，同時(shí)能夠更節(jié)省系統(tǒng)資源。
文檔編號(hào)H04J3/06GK102075278SQ201010601048
公開日2011年5月25日 申請日期2010年12月22日 優(yōu)先權(quán)日2010年12月22日
發(fā)明者張?jiān)谱? 趙秋明 申請人:桂林電子科技大學(xué)