專利名稱：畫面可旋轉(zhuǎn)攝像機(jī)的設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及攝像機(jī)，特別是數(shù)碼攝像機(jī)。
背景技術(shù)：
在實(shí)際工程中，攝像機(jī)的安裝不一定是水平安裝，有時需要給攝像機(jī)旋轉(zhuǎn)一定角度來 安裝，比如旋轉(zhuǎn)90度，180度，270度。但是，在旋轉(zhuǎn)安裝的情況下，又需要畫面是不旋轉(zhuǎn)的 正向圖像。而現(xiàn)有的攝像機(jī)畫面都是不可以旋轉(zhuǎn)的。如果需要畫面旋轉(zhuǎn)時，采用后端連接 設(shè)備來進(jìn)行旋轉(zhuǎn)處理，使得后端設(shè)備十分復(fù)雜，還必須消耗大量的運(yùn)算時間和內(nèi)存，提高編 程的復(fù)雜程度。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種自帶畫面旋轉(zhuǎn)功能的攝像機(jī)的設(shè)計(jì)方法。這種攝像機(jī)不 需要后端設(shè)備便可按需要使得畫面作90度、180度、270度旋轉(zhuǎn)。本發(fā)明的基本思路是在現(xiàn)有攝像機(jī)的結(jié)構(gòu)上，增加兩組內(nèi)存，其中，一組內(nèi)存用于 存儲當(dāng)前幀的圖像數(shù)據(jù)，另一組用于前一幀數(shù)據(jù)的旋轉(zhuǎn)處理。處理時，充分利用現(xiàn)有攝像機(jī) 的可編程門陣列對圖像數(shù)據(jù)進(jìn)行處理，使得畫面旋轉(zhuǎn)。本發(fā)明的目的是這樣達(dá)到的一種畫面可旋轉(zhuǎn)攝像機(jī)的設(shè)計(jì)方法，其特征在于 在現(xiàn)有攝像機(jī)結(jié)構(gòu)上加裝兩組內(nèi)存內(nèi)存電路1和內(nèi)存電路2，一組內(nèi)存用于存儲當(dāng)前
幀的圖像數(shù)據(jù)，另一組用于前一幀數(shù)據(jù)的旋轉(zhuǎn)處理；內(nèi)存電路1和內(nèi)存電路2的芯片各引 腳短接在可編程門陣列模塊相關(guān)引腳上，可編程邏輯門陣列對內(nèi)存數(shù)據(jù)進(jìn)行處理，在軟件 控制下，交換輸出內(nèi)存和輸入內(nèi)存，并在輸出內(nèi)存中按照旋轉(zhuǎn)的度數(shù)順序讀出數(shù)據(jù)；交換輸 出內(nèi)存和輸入內(nèi)存是將RGB格式視頻信號的前一幀和當(dāng)前幀分別存儲在內(nèi)存電路1和內(nèi)存 電路2中，內(nèi)存電路1存儲了前一幀，則內(nèi)存電路2存儲當(dāng)前幀，在下一幀到來后，內(nèi)存電路 2存儲的數(shù)據(jù)變成了前一幀，內(nèi)存電路1存儲當(dāng)前幀，原來的前一幀數(shù)據(jù)在內(nèi)存電路1按照 設(shè)定的旋轉(zhuǎn)度數(shù)進(jìn)行旋轉(zhuǎn)處理讀出；旋轉(zhuǎn)后信號輸出的過程是根據(jù)旋轉(zhuǎn)需求，可編程邏 輯門陣列FPGA控制從前一幀內(nèi)存中，取出像素旋轉(zhuǎn)后的RGB信號，再將旋轉(zhuǎn)后RGB格式視 頻信號轉(zhuǎn)換為旋轉(zhuǎn)后YUV格式視頻信號，對YUV格式視頻信號進(jìn)行M-JPEG格式視頻壓縮和 H264視頻壓縮，并根據(jù)外接設(shè)備的控制命令選擇像素的亮度信號，將旋轉(zhuǎn)后RGB格式視頻 信號，旋轉(zhuǎn)后YUV格式視頻信號，M-JPEG格式視頻壓縮信號，H264視頻壓縮信號中的一種或 多種，通過網(wǎng)絡(luò)接口輸出給外接設(shè)備。在可編程門陣列模塊上還連接有視頻壓縮處理模塊，視頻壓縮處理模塊的各引腳 短接在可編程門陣列模塊相關(guān)引腳上，旋轉(zhuǎn)后信號壓縮、輸出的過程是根據(jù)旋轉(zhuǎn)需求，可 編程邏輯門陣列FPGA控制從前一幀存儲器中，取出像素旋轉(zhuǎn)后的RGB信號，再將旋轉(zhuǎn)后RGB 格式視頻信號轉(zhuǎn)換為旋轉(zhuǎn)后YUV格式視頻信號，可編程邏輯門陣列將旋轉(zhuǎn)后的RGB視頻輸 出信號或者YUV視頻輸出信號輸出給視頻壓縮處理芯片，由視頻壓縮處理芯片完成M-JPEG 壓縮或H264壓縮，并將壓縮數(shù)據(jù)送給可編程邏輯門陣列。可編程邏輯門陣列FPGA根據(jù)外 接設(shè)備的控制命令選擇像素的旋轉(zhuǎn)后的RGB格式視頻信號，旋轉(zhuǎn)后的YUV格式視頻信號，旋轉(zhuǎn)后的M-JPEG格式視頻壓縮信號，旋轉(zhuǎn)后的H264視頻壓縮信號中的一種或多種，通過網(wǎng)絡(luò) 接口輸出給外接設(shè)備。在可編程門陣列模塊上還連接有嵌入式處理模塊，嵌入式處理模塊的各引腳短接 在可編程門陣列模塊相關(guān)引腳上，旋轉(zhuǎn)后信號壓縮、輸出的過程是根據(jù)旋轉(zhuǎn)需求，可編程 邏輯門陣列FPGA控制從前一幀內(nèi)存中，取出像素旋轉(zhuǎn)后的RGB信號，再將旋轉(zhuǎn)后RGB格式 視頻信號轉(zhuǎn)換為旋轉(zhuǎn)后YUV格式視頻信號，對旋轉(zhuǎn)后YUV格式視頻信號進(jìn)行M-JPEG格式視 頻壓縮和H264視頻壓縮，并根據(jù)外接設(shè)備的控制命令選擇旋轉(zhuǎn)后RGB格式視頻信號，旋轉(zhuǎn) 后YUV格式視頻信號，旋轉(zhuǎn)后M-JPEG格式視頻壓縮信號，旋轉(zhuǎn)后H264視頻壓縮信號中的一 種或多種，通過網(wǎng)絡(luò)接口輸出給外接設(shè)備。網(wǎng)絡(luò)接口由嵌入式芯片與FPGA之間通信通過板 內(nèi)并行接口完成。在可編程門陣列模塊上還連接有視頻壓縮處理模塊和嵌入式處理模塊，視頻壓縮 處理模塊和嵌入式處理模塊的各引腳短接在可編程門陣列模塊相關(guān)引腳上，旋轉(zhuǎn)后信號壓 縮、輸出的過程是根據(jù)旋轉(zhuǎn)需求，可編程邏輯門陣列FPGA控制從前一幀內(nèi)存中，取出像素 旋轉(zhuǎn)后的RGB信號，再將旋轉(zhuǎn)后RGB格式視頻信號轉(zhuǎn)換為旋轉(zhuǎn)后YUV格式視頻信號，可編程 邏輯門陣列FPGA將旋轉(zhuǎn)后的RGB視頻輸出信號或者YUV視頻輸出信號輸出給視頻壓縮處 理芯片，由視頻壓縮處理芯片完成M-JPEG壓縮或H264壓縮，并將壓縮數(shù)據(jù)送給可編程邏輯 門陣列FPGA?？删幊踢壿嬮T陣列FPGA根據(jù)外接設(shè)備的控制命令選擇RGB格式視頻信號，旋 轉(zhuǎn)后RGB格式視頻信號，旋轉(zhuǎn)后YUV格式視頻信號，旋轉(zhuǎn)后M-JPEG格式視頻壓縮信號，旋轉(zhuǎn) 后H264視頻壓縮信號中的一種或多種，通過網(wǎng)絡(luò)接口輸出給外接設(shè)備。網(wǎng)絡(luò)接口由嵌入式 芯片與FPGA之間通信通過板內(nèi)并行接口完成。可編程門陣列數(shù)據(jù)處理流程是
判斷是否有場同步信號，若有，交換輸出內(nèi)存和輸入內(nèi)存，設(shè)定旋轉(zhuǎn)度數(shù)是多少？按照 確定旋轉(zhuǎn)的度數(shù)從輸出內(nèi)存中按照旋轉(zhuǎn)O度或90度或180度或270度順序讀出數(shù)據(jù)；若 無場同步信號，則將數(shù)據(jù)順序存入輸入內(nèi)存中。本發(fā)明的積極效果是
1、用于攝像機(jī)必須旋轉(zhuǎn)90度，180度，270度安裝時，后端設(shè)備得正向畫面的場合。本 攝像機(jī)輸出的畫面已經(jīng)作90度，180度，270度旋轉(zhuǎn)，后端設(shè)備得到的圖像即為正向圖像，不 必再做處理。后端設(shè)備設(shè)計(jì)簡單，編程容易，并占用較少內(nèi)存。2、結(jié)構(gòu)簡單、穩(wěn)定，操作容易，使用方便。


圖1是本發(fā)明在攝像機(jī)中加裝內(nèi)存電路1和內(nèi)存電路2的結(jié)構(gòu)示意框圖。圖2是本發(fā)明在圖1結(jié)構(gòu)基礎(chǔ)上添加視頻壓縮處理模塊的結(jié)構(gòu)示意圖。圖3是在本發(fā)明在圖1結(jié)構(gòu)基礎(chǔ)上添加嵌入式處理模塊的結(jié)構(gòu)示意圖。圖4是在本發(fā)明在圖1結(jié)構(gòu)基礎(chǔ)上添加視頻壓縮處理模塊和嵌入式處理模塊的結(jié) 構(gòu)示意圖。圖5、圖6、圖7、圖8共同構(gòu)成攝像機(jī)內(nèi)的可編程門陣列。圖9、10是兩個內(nèi)存電路。圖11、12、13、14、15、16、17共同構(gòu)成嵌入式處理模塊。
圖18是網(wǎng)絡(luò)接口電路。圖19、20共同構(gòu)成視頻壓縮處理模塊。圖21是攝像機(jī)圖像傳感器及外圍電路。圖22是可編程門陣列數(shù)據(jù)處理流程。
具體實(shí)施例方式參見附圖。在可編程門陣列上加裝內(nèi)存電路U3、U4。內(nèi)存電路可以是SDRAM，也可以是DDR 芯片。本具體實(shí)施方式
中的U3、U4采用48LC4M32B2芯片，可編程門陣列由U1A、U1B、UlC 和UlD共同構(gòu)成，均采用了 )(C3S1200E-FG400模塊。在各個模塊內(nèi)部以及模塊之間，網(wǎng)絡(luò)名 相同的芯片引腳存在短接關(guān)系。按照本發(fā)明的方案，可以在可編程門陣列只加裝內(nèi)存電路U3、U4，也可在加裝內(nèi)存 電路U3、U4后，再加裝視頻壓縮處理模塊或嵌入式處理模塊或視頻壓縮處理模塊和嵌入式 處理模塊，構(gòu)成不同的4種實(shí)施方式。增加視頻壓縮處理模塊可以是專用的壓縮集成電路， 也可以是數(shù)字信號處理(DSP)芯片。增加嵌入式處理模塊可以是ARM芯片，也可以是POWER PC芯片。4種實(shí)施方式的可編程門陣列數(shù)據(jù)處理流程一致開始后，判斷是否有場同步信 號，若有，交換輸出內(nèi)存和輸入內(nèi)存，設(shè)定旋轉(zhuǎn)度數(shù)是多少？按照確定旋轉(zhuǎn)的度數(shù)從輸出內(nèi) 存中按照旋轉(zhuǎn)0度或90度或180度或270度順序讀出數(shù)據(jù)；若無場同步信號，則將數(shù)據(jù)順 序存入輸入內(nèi)存中。實(shí)施例1。可編程門陣列只加裝內(nèi)存電路U3、U4?？删幊踢壿嬮T陣列根據(jù)外接設(shè)備指令以及所輸入的控制信號產(chǎn)生圖像傳感器所 需要的場同步信號，行同步信號，時鐘信號，驅(qū)動時序信號，曝光控制信號，控制圖像傳感器 輸出成像平面像素的亮度信號。可編程邏輯門陣列收到圖像傳感器輸出成像平面像素的亮度信號。進(jìn)行Bayer變 換，生成RGB格式視頻信號。RGB格式視頻信號的前一幀和當(dāng)前幀分別存儲在內(nèi)存電路1和 內(nèi)存電路2中。內(nèi)存電路1存儲了前一幀，則內(nèi)存電路2存儲當(dāng)前幀，在下一幀到來后，內(nèi) 存電路2存儲的數(shù)據(jù)變成了前一幀，由內(nèi)存電路1存儲當(dāng)前幀。根據(jù)旋轉(zhuǎn)需求，F(xiàn)PGA控制從 前一幀存儲器中，取出像素旋轉(zhuǎn)后的RGB信號，再將旋轉(zhuǎn)后RGB格式視頻信號轉(zhuǎn)換為旋轉(zhuǎn)后 YUV格式視頻信號，對YUV格式視頻信號進(jìn)行M-JPEG格式視頻壓縮和H264視頻壓縮。并根 據(jù)外接設(shè)備的控制命令選擇像素的亮度信號，旋轉(zhuǎn)后RGB格式視頻信號，旋轉(zhuǎn)后YUV格式視 頻信號，M-JPEG格式視頻壓縮信號，H264視頻壓縮信號中的一種或多種，通過網(wǎng)絡(luò)接口輸 出給外接設(shè)備。實(shí)施例2。在實(shí)施例1的基礎(chǔ)上增加了視頻壓縮處理模塊。增加的視頻壓縮處理芯片可以是 ARM芯片，也可以是POWER PC芯片。本例的視頻壓縮處理模塊由兩塊TE3310RPF模塊U12A 、U12B和U13 48LC4M32B2_ARM以及外圍電路構(gòu)成，其結(jié)構(gòu)如附圖19、20所示。可編程邏輯門陣列根據(jù)外接設(shè)備指令以及所輸入的控制信號產(chǎn)生圖像傳感器所需要的場同步信號，行同步信號，時鐘信號，驅(qū)動時序信號，曝光控制信號，控制圖像傳感器 輸出成像平面像素的亮度信號?？删幊踢壿嬮T陣列收到圖像傳感器輸出成像平面像素的亮 度信號。進(jìn)行Bayer變換，生成RGB格式視頻信號。RGB格式視頻信號的前一幀和當(dāng)前幀分 別存儲在內(nèi)存電路1和內(nèi)存電路2中。內(nèi)存電路1存儲了前一幀，則內(nèi)存電路2存儲當(dāng)前 幀，在下一幀到來后，內(nèi)存電路2存儲的數(shù)據(jù)變成了前一幀，由內(nèi)存電路1存儲當(dāng)前幀。根據(jù) 旋轉(zhuǎn)需求，F(xiàn)PGA控制從前一幀存儲器中，取出像素旋轉(zhuǎn)后的RGB信號，再將旋轉(zhuǎn)后RGB格式 視頻信號轉(zhuǎn)換為旋轉(zhuǎn)后YUV格式視頻信號?？删幊踢壿嬮T陣列將旋轉(zhuǎn)后的RGB視頻輸出信 號或者YUV視頻輸出信號輸出給視頻壓縮處理芯片，由視頻壓縮處理芯片完成M-JPEG壓縮 或H264壓縮，并將壓縮數(shù)據(jù)送給可編程邏輯門陣列FPGA?？删幊踢壿嬮T陣列FPGA根據(jù)外 接設(shè)備的控制命令選擇像素的旋轉(zhuǎn)后的RGB格式視頻信號，旋轉(zhuǎn)后的YUV格式視頻信號， 旋轉(zhuǎn)后的M-JPEG格式視頻壓縮信號，旋轉(zhuǎn)后的H264視頻壓縮信號中的一種或多種，通過網(wǎng) 絡(luò)接口輸出給外接設(shè)備。實(shí)施例3。在實(shí)施例1的基礎(chǔ)上增加了增加嵌入式處理模塊。本例嵌入式處理模塊采用 UlOA UlOG共7塊AR91RM9100芯片和Ull LC4M32B2-ARM芯片以及外圍電路構(gòu)成，其結(jié)構(gòu) 參見附圖 11、12、13、14、15、16、17。可編程邏輯門陣列根據(jù)外接設(shè)備指令以及所輸入的控制信號產(chǎn)生圖像傳感器所 需要的場同步信號，行同步信號，時鐘信號，驅(qū)動時序信號，曝光控制信號，控制圖像傳感器 輸出成像平面像素的亮度信號?？删幊踢壿嬮T陣列收到圖像傳感器輸出成像平面像素的亮 度信號。進(jìn)行Bayer變換，生成RGB格式視頻信號，RGB格式視頻信號的前一幀和當(dāng)前幀分 別存儲在內(nèi)存電路1和內(nèi)存電路2中。內(nèi)存電路1存儲了前一幀，則內(nèi)存電路2存儲當(dāng)前 幀，在下一幀到來后，內(nèi)存電路2存儲的數(shù)據(jù)變成了前一幀，由內(nèi)存電路1存儲當(dāng)前幀。根 據(jù)旋轉(zhuǎn)需求，F(xiàn)PGA控制從前一幀存儲器中，取出像素旋轉(zhuǎn)后的RGB信號，將旋轉(zhuǎn)后RGB格式 視頻信號轉(zhuǎn)換為旋轉(zhuǎn)后YUV格式視頻信號，對旋轉(zhuǎn)后YUV格式視頻信號進(jìn)行M-JPEG格式視 頻壓縮和H264視頻壓縮。并根據(jù)外接設(shè)備的控制命令選擇旋轉(zhuǎn)后RGB格式視頻信號，旋轉(zhuǎn) 后YUV格式視頻信號，旋轉(zhuǎn)后M-JPEG格式視頻壓縮信號，旋轉(zhuǎn)后H264視頻壓縮信號中的一 種或多種，通過網(wǎng)絡(luò)接口輸出給外接設(shè)備。網(wǎng)絡(luò)接口由嵌入式芯片與可編程門陣列FPGA之 間通信通過板內(nèi)并行接口完成。實(shí)施例4。在實(shí)施例1的基礎(chǔ)上增加了視頻壓縮處理模塊和嵌入式處理模塊。視頻壓縮模塊 和嵌入式處理模塊結(jié)構(gòu)參見實(shí)施例2和實(shí)施例3中的相關(guān)描述?？删幊踢壿嬮T陣列根據(jù)外接設(shè)備指令以及所輸入的控制信號產(chǎn)生圖像傳感器所 需要的場同步信號，行同步信號，時鐘信號，驅(qū)動時序信號，曝光控制信號，控制圖像傳感器 輸出成像平面像素的亮度信號。可編程邏輯門陣列收到圖像傳感器輸出成像平面像素的亮 度信號。進(jìn)行Bayer變換，生成RGB格式視頻信號。RGB格式視頻信號的前一幀和當(dāng)前幀分 別存儲在內(nèi)存電路1和內(nèi)存電路2中。內(nèi)存電路1存儲了前一幀，則內(nèi)存電路2存儲當(dāng)前 幀，在下一幀到來后，內(nèi)存電路2存儲的數(shù)據(jù)變成了前一幀，由內(nèi)存電路1存儲當(dāng)前幀。根 據(jù)旋轉(zhuǎn)需求，F(xiàn)PGA控制從前一幀存儲器中，取出像素旋轉(zhuǎn)后的RGB信號，再將旋轉(zhuǎn)后RGB格 式視頻信號轉(zhuǎn)換為旋轉(zhuǎn)后YUV格式視頻信號?？删幊踢壿嬮T陣列將旋轉(zhuǎn)后的RGB視頻輸出信號或者YUV視頻輸出信號輸出給視頻壓縮處理芯片，由視頻壓縮處理芯片完成M-JPEG壓 縮或H264壓縮，并將壓縮數(shù)據(jù)送給可編程邏輯門陣列FPGA。可編程邏輯門陣列FPGA根據(jù) 外接設(shè)備的控制命令選擇RGB格式視頻信號，旋轉(zhuǎn)后RGB格式視頻信號，旋轉(zhuǎn)后YUV格式視 頻信號，旋轉(zhuǎn)后M-JPEG格式視頻壓縮信號，旋轉(zhuǎn)后H264視頻壓縮信號中的一種或多種，通 過網(wǎng)絡(luò)接口輸出給外接設(shè)備。網(wǎng)絡(luò)接口由嵌入式芯片與FPGA之間通信通過板內(nèi)并行接口 完成。
權(quán)利要求
1.一種畫面可旋轉(zhuǎn)攝像機(jī)的設(shè)計(jì)方法，其特征在于在現(xiàn)有攝像機(jī)結(jié)構(gòu)上加裝兩組內(nèi) 存內(nèi)存電路(1)和內(nèi)存電路(2)，一組內(nèi)存用于存儲當(dāng)前幀的圖像數(shù)據(jù)，另一組用于前一 幀數(shù)據(jù)的旋轉(zhuǎn)處理；內(nèi)存電路(1)和內(nèi)存電路(2)芯片的各引腳短接在可編程門陣列模塊 相關(guān)引腳上，可編程邏輯門陣列對內(nèi)存數(shù)據(jù)進(jìn)行處理，在軟件控制下，交換輸出內(nèi)存和輸入 內(nèi)存，并在輸出內(nèi)存中按照旋轉(zhuǎn)的度數(shù)順序讀出數(shù)據(jù)；交換輸出內(nèi)存和輸入內(nèi)存是將RGB 格式視頻信號的前一幀和當(dāng)前幀分別存儲在內(nèi)存電路(1)和內(nèi)存電路(2)中，內(nèi)存電路(1) 存儲了前一幀，則內(nèi)存電路(2)存儲當(dāng)前幀，在下一幀到來后，內(nèi)存電路(2)存儲的數(shù)據(jù)變 成了前一幀，內(nèi)存電路(1)存儲當(dāng)前幀，原來的前一幀數(shù)據(jù)在內(nèi)存電路(1)按照設(shè)定的旋 轉(zhuǎn)度數(shù)進(jìn)行旋轉(zhuǎn)處理讀出；旋轉(zhuǎn)后信號輸出的過程是根據(jù)旋轉(zhuǎn)需求，可編程邏輯門陣列 FPGA控制從前一幀內(nèi)存中，取出像素旋轉(zhuǎn)后的RGB信號，再將旋轉(zhuǎn)后RGB格式視頻信號轉(zhuǎn)換 為旋轉(zhuǎn)后YUV格式視頻信號，對YUV格式視頻信號進(jìn)行M-JPEG格式視頻壓縮和H264視頻 壓縮，并根據(jù)外接設(shè)備的控制命令選擇像素的亮度信號，將旋轉(zhuǎn)后RGB格式視頻信號，旋轉(zhuǎn) 后YUV格式視頻信號，M-JPEG格式視頻壓縮信號，H264視頻壓縮信號中的一種或多種，通過 網(wǎng)絡(luò)接口輸出給外接設(shè)備。
2.如權(quán)利要求1所述的方法，其特征在于在可編程門陣列模塊上還連接有視頻壓縮 處理模塊，視頻壓縮處理模塊的各引腳短接在可編程門陣列模塊相關(guān)引腳上，旋轉(zhuǎn)后信號 壓縮、輸出的過程是根據(jù)旋轉(zhuǎn)需求，可編程邏輯門陣列FPGA控制從前一幀存儲器中，取出 像素旋轉(zhuǎn)后的RGB信號，再將旋轉(zhuǎn)后RGB格式視頻信號轉(zhuǎn)換為旋轉(zhuǎn)后YUV格式視頻信號，可 編程邏輯門陣列將旋轉(zhuǎn)后的RGB視頻輸出信號或者YUV視頻輸出信號輸出給視頻壓縮處理 芯片，由視頻壓縮處理芯片完成M-JPEG壓縮或H264壓縮，并將壓縮數(shù)據(jù)送給可編程邏輯門 陣列；可編程邏輯門陣列FPGA根據(jù)外接設(shè)備的控制命令選擇像素的旋轉(zhuǎn)后的RGB格式視頻 信號，旋轉(zhuǎn)后的YUV格式視頻信號，旋轉(zhuǎn)后的M-JPEG格式視頻壓縮信號，旋轉(zhuǎn)后的H264視 頻壓縮信號中的一種或多種，通過網(wǎng)絡(luò)接口輸出給外接設(shè)備。
3.如權(quán)利要求1所述的方法，其特征在于在可編程門陣列模塊上還連接有嵌入式處 理模塊，嵌入式處理模塊的各引腳短接在可編程門陣列模塊相關(guān)引腳上；旋轉(zhuǎn)后信號壓縮、 輸出的過程是根據(jù)旋轉(zhuǎn)需求，可編程邏輯門陣列FPGA控制從前一幀內(nèi)存中，取出像素旋 轉(zhuǎn)后的RGB信號，再將旋轉(zhuǎn)后RGB格式視頻信號轉(zhuǎn)換為旋轉(zhuǎn)后YUV格式視頻信號，并對旋轉(zhuǎn) 后YUV格式視頻信號進(jìn)行M-JPEG格式視頻壓縮和H264視頻壓縮，并根據(jù)外接設(shè)備的控制 命令選擇旋轉(zhuǎn)后RGB格式視頻信號，旋轉(zhuǎn)后YUV格式視頻信號，旋轉(zhuǎn)后M-JPEG格式視頻壓 縮信號，旋轉(zhuǎn)后H264視頻壓縮信號中的一種或多種，通過網(wǎng)絡(luò)接口輸出給外接設(shè)備，網(wǎng)絡(luò) 接口由嵌入式芯片與FPGA之間通信通過板內(nèi)并行接口完成。
4.如權(quán)利要求1所述的方法，其特征在于在可編程門陣列模塊上還連接有視頻壓縮 處理模塊和嵌入式處理模塊，視頻壓縮處理模塊和嵌入式處理模塊的各引腳短接在可編程 門陣列模塊相關(guān)引腳上；旋轉(zhuǎn)后信號壓縮、輸出的過程是根據(jù)旋轉(zhuǎn)需求，可編程邏輯門陣 列FPGA控制從前一幀內(nèi)存中，取出像素旋轉(zhuǎn)后的RGB信號，再將旋轉(zhuǎn)后RGB格式視頻信號 轉(zhuǎn)換為旋轉(zhuǎn)后YUV格式視頻信號，可編程邏輯門陣列FPGA將旋轉(zhuǎn)后的RGB視頻輸出信號或 者YUV視頻輸出信號輸出給視頻壓縮處理芯片，由視頻壓縮處理芯片完成M-JPEG壓縮或 H264壓縮，并將壓縮數(shù)據(jù)送給可編程邏輯門陣列FPGA ；可編程邏輯門陣列FPGA根據(jù)外接 設(shè)備的控制命令選擇RGB格式視頻信號，旋轉(zhuǎn)后RGB格式視頻信號，旋轉(zhuǎn)后YUV格式視頻信號，旋轉(zhuǎn)后M-JPEG格式視頻壓縮信號，旋轉(zhuǎn)后H264視頻壓縮信號中的一種或多種，通過網(wǎng) 絡(luò)接口輸出給外接設(shè)備；網(wǎng)絡(luò)接口由嵌入式芯片與FPGA之間通信通過板內(nèi)并行接口完成。
5.如權(quán)利要求1或2或3或4所述的方法，其特征在于編程門陣列數(shù)據(jù)處理流程是 判斷是否有場同步信號，若有，交換輸出內(nèi)存和輸入內(nèi)存，設(shè)定旋轉(zhuǎn)度數(shù)是多少？按照確定旋轉(zhuǎn)的度數(shù)從輸出內(nèi)存中按照旋轉(zhuǎn)0度或90度或180度或270度順序讀出數(shù)據(jù)；若 無場同步信號，則將數(shù)據(jù)順序存入輸入內(nèi)存中。
6.如權(quán)利要求1所述的方法，其特征在于所述加裝兩組內(nèi)存，其內(nèi)存是SDRAM芯片或 DDR芯片。
7.如權(quán)利要求2或4所述的方法，其特征在于所述連接的視頻壓縮處理模塊是專用 的壓縮集成電路，或數(shù)字信號處理DSP芯片。
8.如權(quán)利要求3或4所述的方法，其特征在于所述連接的嵌入式處理模塊是ARM芯 片或POWER PC芯片。
全文摘要
畫面可旋轉(zhuǎn)攝像機(jī)的設(shè)計(jì)方法涉及數(shù)碼攝像機(jī)。在現(xiàn)有攝像機(jī)結(jié)構(gòu)上加裝兩組內(nèi)存，一組內(nèi)存用于存儲當(dāng)前幀的圖像數(shù)據(jù)，另一組用于前一幀數(shù)據(jù)的旋轉(zhuǎn)處理。內(nèi)存電路芯片各引腳按照網(wǎng)絡(luò)名相同的原則短接在可編程門陣列模塊上?？删幊踢壿嬮T陣列對內(nèi)存數(shù)據(jù)進(jìn)行處理，在軟件控制下，交換輸出內(nèi)存和輸入內(nèi)存，并在輸出內(nèi)存中按照旋轉(zhuǎn)的度數(shù)順序讀出數(shù)據(jù)。本發(fā)明采用4種不同的方式只增加2組內(nèi)存和在增加內(nèi)存的基礎(chǔ)上增加視頻壓縮處理模塊或增加嵌入式處理模塊或增加視頻壓縮處理模塊和嵌入式處理模塊。本發(fā)明的攝像機(jī)輸出畫面可作90度，180度，270度旋轉(zhuǎn)。后端設(shè)備設(shè)計(jì)簡單，編程容易，占用較少內(nèi)存。結(jié)構(gòu)簡單，操作容易，使用方便。
文檔編號H04N5/232GK102148927SQ20101060763
公開日2011年8月10日 申請日期2010年12月27日 優(yōu)先權(quán)日2010年12月16日
發(fā)明者馮達(dá)敏, 吳志紅, 李章程, 范昌平, 莫思特 申請人:四川川大智勝軟件股份有限公司