專利名稱：光線路終端、光網(wǎng)絡(luò)單元和無源光網(wǎng)絡(luò)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種光線路終端、光網(wǎng)絡(luò)單元、無源光網(wǎng)絡(luò)系統(tǒng)、上行帶寬的分配方法和速率適配方法。
背景技術(shù)：
吉比特?zé)o源光網(wǎng)絡(luò)(GPON，Gigabit-Capable Passive Optical Network)技術(shù)是采用點到多點拓?fù)浣Y(jié)構(gòu)的無源光接入技術(shù)。GPON系統(tǒng)的拓?fù)浣Y(jié)構(gòu)如圖1所示，GPON由局側(cè)的光線路終端(OLT，Optical Line Terminal)、用戶側(cè)的光網(wǎng)絡(luò)單元(ONU，Optical Network Unit)以及光分配網(wǎng)絡(luò)(0DN，Optical Distribute Network)組成，通常采用點到多點的網(wǎng)絡(luò)結(jié)構(gòu)。ODN由單模光纖、分光器、光連接器等無源光器件組成，ODN為OLT和ONU 之間的物理連接提供光傳輸媒質(zhì)。目前廣泛應(yīng)用的GPON的下行速率為2. 5Gbit/s,上行速率為1. 25(ibit/S。隨著互聯(lián)網(wǎng)等通信技術(shù)的發(fā)展，接入PON系統(tǒng)的用戶數(shù)的逐漸增多，并且用戶對帶寬的需求日益增加，以GPON技術(shù)為基礎(chǔ)的下一代無源光網(wǎng)絡(luò)(PON)技術(shù)迅速發(fā)展，基于GPON技術(shù)的下一代PON技術(shù)為下行速率為10Gbit/s、上行速率為2. 5Gbit/s (或者10Gbit/s)的XG PON 技術(shù)。由于傳統(tǒng)的GPON技術(shù)中下行和上行的速率比為2 :1，基于這種模型，現(xiàn)在運營商提出了基于GPON技術(shù)的下一代PON技術(shù)為下行速率為10(ibit/S、上行速率為5(ibit/S (或者 10(ibit/S)的XG PON的速率需求。為滿足上述5(ibit/S上行速率的需求，現(xiàn)有技術(shù)提出利用兩個不同波長的速率為2. 5Gbit/s的光模塊實現(xiàn)5G的上行速率，這種技術(shù)要求OLT處的媒質(zhì)接入控制芯片具有兩對接收上行數(shù)據(jù)的差分線，這種技術(shù)占用了硬件的管腳資源，不利于網(wǎng)絡(luò)的升級擴展，并且浪費了可貴的波長資源。另一種技術(shù)提出利用雙二進制碼技術(shù)使發(fā)送速率2. 5Gbit/s的光模塊可以發(fā)送5(ibit/S速率的數(shù)據(jù)，但是這種技術(shù)需要使用特殊的調(diào)制技術(shù)，這大大增加了 ONU的成本，并且在PON的上行光鏈路損失了若干的光功率預(yù)算，劣化了上行光鏈路的性能。

發(fā)明內(nèi)容
為了解決上述技術(shù)問題，本發(fā)明提供了一種光線路終端、光網(wǎng)絡(luò)單元、無源光網(wǎng)絡(luò)系統(tǒng)、上行帶寬的分配方法和速率適配方法，以在不占用現(xiàn)有的波長資源和不劣化上行光鏈路性能的情況下，上行方向支持單一波長的多種速率時分復(fù)用共存的問題。本發(fā)明提供了一種光線路終端，所述OLT包括光模塊、時鐘數(shù)據(jù)恢復(fù)模塊、媒體接入控制芯片和控制模塊，其中
所述光模塊，用于接收具有不同發(fā)送速率的光網(wǎng)絡(luò)單元(ONU)發(fā)送的上行數(shù)據(jù)，并將所述上行數(shù)據(jù)發(fā)送給所述時鐘數(shù)據(jù)恢復(fù)模塊；
所述時鐘數(shù)據(jù)恢復(fù)模塊，用于接收所述上行數(shù)據(jù)，根據(jù)所述上行數(shù)據(jù)恢復(fù)出時鐘信號， 并將所述上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給所述媒體接入控制芯片； 所述媒體接入控制芯片，用于保存所述上行數(shù)據(jù)及其對應(yīng)的時鐘信號；所述控制模塊，用于根據(jù)所述上行數(shù)據(jù)對應(yīng)的時鐘信號獲得該上行數(shù)據(jù)的上行速率， 并根據(jù)所述上行速率為所述ONU分配上行帶寬。優(yōu)選地，上述OLT可具有如下特點
當(dāng)所述時鐘數(shù)據(jù)恢復(fù)模塊為一個時，所述時鐘數(shù)據(jù)恢復(fù)模塊，用于接收不同發(fā)送速率的上行數(shù)據(jù)，根據(jù)不同發(fā)送速率的ONU的個數(shù)η和所述上行數(shù)據(jù)恢復(fù)出η路時鐘信號，并將所述上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給所述媒質(zhì)接入控制芯片；或者，恢復(fù)出一路時鐘信號，并將該路時鐘信號和用于指示輸出并行信號的數(shù)據(jù)線的個數(shù)的電平信號發(fā)送給所述媒質(zhì)接入控制芯片；其中，所述η為大于1的正整數(shù)。優(yōu)選地，上述OLT還可具有如下特點 當(dāng)所述時鐘數(shù)據(jù)恢復(fù)模塊為至少兩個時，
所述時鐘數(shù)據(jù)恢復(fù)模塊，用于接收上行數(shù)據(jù)，根據(jù)所述上行數(shù)據(jù)恢復(fù)出時鐘信號，并將所述上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給所述媒質(zhì)接入控制芯片。優(yōu)選地，上述OLT還可具有如下特點
所述不同發(fā)送速率為2. 5Gbit/s和5(ibit/S時；所述時鐘數(shù)據(jù)恢復(fù)模塊，進一步用于根據(jù)2. 5Gbit/s和5(ibit/S速率的上行數(shù)據(jù)恢復(fù)出兩路時鐘信號，并發(fā)送給媒質(zhì)接入控制芯片；或者，根據(jù)2. 5Gbit/s和5(ibit/S速率的上行數(shù)據(jù)恢復(fù)出一路時鐘信號，并針對 2. 5Gbit/s和5(ibit/S速率的上行數(shù)據(jù)分別給出電平信號，用于指示輸出并行信號的數(shù)據(jù)線的個數(shù)，并發(fā)送給媒質(zhì)接入控制芯片。優(yōu)選地，上述OLT還可具有如下特點
所述不同發(fā)送速率為2. 5Gbit/s和5(ibit/S，所述時鐘數(shù)據(jù)恢復(fù)模塊為兩個時； 第一時鐘數(shù)據(jù)恢復(fù)模塊，用于根據(jù)2. 5Gbit/s速率的上行數(shù)據(jù)恢復(fù)出與2. 5Gbit/s速率對應(yīng)的時鐘信號，并將2. 5Gbit/s速率的上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給一個共同的媒質(zhì)接入控制芯片或者發(fā)送給2. 5Gbit/s速率的媒質(zhì)接入控制芯片；
第二時鐘數(shù)據(jù)恢復(fù)模塊，用于根據(jù)5(ibit/S速率的上行數(shù)據(jù)恢復(fù)出與5(ibit/S速率對應(yīng)的時鐘信號，并將5(ibit/S速率的上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給一個共同的媒質(zhì)接入控制芯片或者發(fā)送給5(ibit/S速率的媒質(zhì)接入控制芯片；或者，將2. 5Gbit/s速率和 5Gbit/s速率的上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給5(ibit/S速率的媒質(zhì)接入控制芯片， 以便由所述5(ibit/S速率的媒質(zhì)接入控制芯片拋棄2. 5Gbit/s速率的數(shù)據(jù)保留5(ibit/S速率的數(shù)據(jù)。本發(fā)明還提供了一種光網(wǎng)絡(luò)單元(0NU)，所述ONU包括光模塊、中央控制單元 (CPU)和媒體接入控制芯片(MAC)，其中
所述光模塊，用于存儲所述ONU的不同發(fā)送速率；
所述CPU，用于讀取所述光模塊中存儲的所述不同發(fā)送速率，并根據(jù)所讀取的發(fā)送速率將所述MAC的工作速率調(diào)整為所讀取的發(fā)送速率。
優(yōu)選地，上述ONU可具有如下特點
所述光模塊中包含寄存器，所述寄存器，用于存儲所述ONU的不同發(fā)送速率； 所述CPU，進一步用于通過光模塊的1 管腳讀取所述寄存器獲得光模塊的發(fā)送器件的發(fā)送速率。 本發(fā)明還提供了一種包括上述的光線路終端(OLT)的無源光網(wǎng)絡(luò)系統(tǒng)，其特征在于，所述系統(tǒng)還包括具有不同發(fā)送速率的光網(wǎng)絡(luò)單元(0NU)，不同發(fā)送速率的ONU的發(fā)光波長相同并且以時分復(fù)用的方式在OLT的控制下發(fā)送上行數(shù)據(jù)；其中
所述ONU包括光模塊、中央控制單元(CPU)和媒體接入控制芯片(MAC)，所述光模塊，用于存儲所述ONU的不同發(fā)送速率；所述CPU，用于讀取所述光模塊中存儲的所述不同發(fā)送速率，并根據(jù)所讀取的發(fā)送速率將所述MAC的工作速率調(diào)整為該發(fā)送速率。本發(fā)明還提供了一種上行帶寬的分配方法，所述方法包括
接收并轉(zhuǎn)發(fā)具有不同發(fā)送速率的光網(wǎng)絡(luò)單元(ONU)發(fā)送的上行數(shù)據(jù)； 根據(jù)所述上行數(shù)據(jù)恢復(fù)出時鐘信號，并發(fā)送所述上行數(shù)據(jù)及其對應(yīng)的時鐘信號； 保存所述上行數(shù)據(jù)及其對應(yīng)的時鐘信號；以及
根據(jù)所述上行數(shù)據(jù)對應(yīng)的時鐘信號獲得該上行數(shù)據(jù)的上行速率，并根據(jù)所述上行速率為所述ONU分配上行帶寬。本發(fā)明還提供了一種速率適配方法，所述方法包括 存儲光網(wǎng)絡(luò)單元(ONU)的不同發(fā)送速率；以及
讀取所述不同發(fā)送速率，并根據(jù)所讀取的發(fā)送速率將所述ONU中的媒體接入控制芯片 (MAC)的工作速率調(diào)整為所讀取的發(fā)送速率。上述光線路終端、光網(wǎng)絡(luò)單元、無源光網(wǎng)絡(luò)系統(tǒng)、上行帶寬的分配方法和速率適配方法，在不占用現(xiàn)有的波長資源和不劣化上行光鏈路性能的情況下，上行方向支持單一波長的多種速率時分復(fù)用共存。


圖1為現(xiàn)有的PON系統(tǒng)的拓?fù)浣Y(jié)構(gòu)圖； 圖2為本發(fā)明PON系統(tǒng)的結(jié)構(gòu)示意圖3為本發(fā)明PON系統(tǒng)中ONU的架構(gòu)圖4為本發(fā)明PON系統(tǒng)中OLT的組件實施例一的結(jié)構(gòu)示意圖5為本發(fā)明PON系統(tǒng)中OLT實施例一的架構(gòu)圖6為本發(fā)明PON系統(tǒng)中OLT的組件實施例二的結(jié)構(gòu)示意圖7為本發(fā)明PON系統(tǒng)中OLT實施例二的架構(gòu)圖8為本發(fā)明上行帶寬的分配方法的流程圖9為本發(fā)明速率適配方法的流程圖。
具體實施例方式下文中將結(jié)合附圖對本發(fā)明的實施例進行詳細(xì)說明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互任意組合。本發(fā)明提供了一種0LT，該OLT包括光模塊、時鐘數(shù)據(jù)恢復(fù)模塊、媒體接入控制芯片和控制模塊，其中上述光模塊用于接收具有不同發(fā)送速率的光網(wǎng)絡(luò)單元(ONU)發(fā)送的上行數(shù)據(jù)，并將上述上行數(shù)據(jù)發(fā)送給上述時鐘數(shù)據(jù)恢復(fù)模塊；上述時鐘數(shù)據(jù)恢復(fù)模塊用于接收上述上行數(shù)據(jù)，根據(jù)上述上行數(shù)據(jù)恢復(fù)出時鐘信號，并將上述上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給上述媒體接入控制芯片；上述媒體接入控制芯片用于保存上述上行數(shù)據(jù)及其對應(yīng)的時鐘信號；上述控制模塊用于根據(jù)上述上行數(shù)據(jù)對應(yīng)的時鐘信號獲得該上行數(shù)據(jù)的上行速率，并根據(jù)上述上行速率為上述ONU分配上行帶寬。其中，上述時鐘數(shù)據(jù)恢復(fù)模塊的個數(shù)可以根據(jù)需要動態(tài)設(shè)置，例如可以設(shè)置為一個、兩個或三個等等；當(dāng)然，兩個時鐘數(shù)據(jù)恢復(fù)模塊可以組合為一個雙速率時鐘數(shù)據(jù)恢復(fù)模塊；三個時鐘數(shù)據(jù)恢復(fù)模塊可以組合為一個三速率時鐘數(shù)據(jù)恢復(fù)模塊等等。優(yōu)選地，當(dāng)上述時鐘數(shù)據(jù)恢復(fù)模塊為一個時，上述時鐘數(shù)據(jù)恢復(fù)模塊可以用于接收不同發(fā)送速率的上行數(shù)據(jù)，根據(jù)不同發(fā)送速率的ONU的個數(shù)η和上述上行數(shù)據(jù)恢復(fù)出η 路時鐘信號，并將上述上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給上述媒質(zhì)接入控制芯片；或者， 恢復(fù)出一路時鐘信號，并將該路時鐘信號和用于指示輸出并行信號的數(shù)據(jù)線的個數(shù)的電平信號發(fā)送給上述媒質(zhì)接入控制芯片；其中，上述η為大于1的正整數(shù)。當(dāng)上述不同發(fā)送速率為2. 5Gbit/s和5(ibit/S時；上述時鐘數(shù)據(jù)恢復(fù)模塊可以進一步用于根據(jù)2. 5Gbit/s 和5(ibit/S速率的上行數(shù)據(jù)恢復(fù)出兩路時鐘信號，并發(fā)送給媒質(zhì)接入控制芯片；或者，根據(jù) 2. 5Gbit/s和5(ibit/S速率的上行數(shù)據(jù)恢復(fù)出一路時鐘信號，并針對2. 5Gbit/s和5(ibit/ S速率的上行數(shù)據(jù)分別給出電平信號，用于指示輸出并行信號的數(shù)據(jù)線的個數(shù)，并發(fā)送給媒質(zhì)接入控制芯片。此時的時鐘數(shù)據(jù)恢復(fù)模塊就是一個雙速率的時鐘數(shù)據(jù)恢復(fù)模塊。優(yōu)選地，當(dāng)上述時鐘數(shù)據(jù)恢復(fù)模塊為至少兩個時，上述時鐘數(shù)據(jù)恢復(fù)模塊，用于接收上行數(shù)據(jù)，根據(jù)上述上行數(shù)據(jù)恢復(fù)出時鐘信號，并將上述上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給上述媒質(zhì)接入控制芯片。當(dāng)上述不同發(fā)送速率為2. 5Gbit/s和5(ibit/S，上述時鐘數(shù)據(jù)恢復(fù)模塊為兩個時；第一時鐘數(shù)據(jù)恢復(fù)模塊可以用于根據(jù)2. 5Gbit/s速率的上行數(shù)據(jù)恢復(fù)出與2. 5Gbit/s速率對應(yīng)的時鐘信號，并將2. 5Gbit/s速率的上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給一個共同的媒質(zhì)接入控制芯片或者發(fā)送給2. 5Gbit/s速率的媒質(zhì)接入控制芯片；第二時鐘數(shù)據(jù)恢復(fù)模塊可以用于根據(jù)5(ibit/S速率的上行數(shù)據(jù)恢復(fù)出與5(ibit/S速率對應(yīng)的時鐘信號，并將5(ibit/S速率的上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給一個共同的媒質(zhì)接入控制芯片或者發(fā)送給5(ibit/S速率的媒質(zhì)接入控制芯片；或者，將2. 5(ibit/S速率和 5Gbit/s速率的上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給5(ibit/S速率的媒質(zhì)接入控制芯片， 以便由上述5(ibit/S速率的媒質(zhì)接入控制芯片拋棄2. 5Gbit/s速率的數(shù)據(jù)保留5(ibit/S速率的數(shù)據(jù)。此時的第一時鐘數(shù)據(jù)恢復(fù)模塊和第二時鐘數(shù)據(jù)恢復(fù)模塊可以組合為一個雙速率時鐘數(shù)據(jù)恢復(fù)模塊。當(dāng)然，若有更多個例如三個、四個發(fā)送速率，均可通過擴展時鐘數(shù)據(jù)恢復(fù)模塊的個數(shù)來恢復(fù)出不同發(fā)送速率對應(yīng)的時鐘信號，此處不再一一詳述。該OLT可以支持多種上行速率共存。本發(fā)明還提供了一種光網(wǎng)絡(luò)單元，上述ONU包括光模塊、中央控制單元(CPU)和媒體接入控制芯片(MAC)，其中上述光模塊用于存儲上述ONU的不同發(fā)送速率；上述CPU用于讀取上述光模塊中存儲的上述不同發(fā)送速率，并根據(jù)所讀取的發(fā)送速率將上述MAC的工作速率調(diào)整為所讀取的發(fā)送速率。優(yōu)選地，上述光模塊中包含寄存器，上述寄存器用于存儲上述ONU的不同發(fā)送速率；上述CPU可以進一步用于通過光模塊的1 管腳讀取上述寄存器獲得光模塊的發(fā)送器件的發(fā)送速率。上述ONU可實現(xiàn)MAC的工作速率與光模塊的發(fā)送速率的適配。本發(fā)明還提供了一種無源光網(wǎng)絡(luò)系統(tǒng)，上述系統(tǒng)包括上述OLT和上述0NU，其中，不同發(fā)送速率的ONU的發(fā)光波長相同并且以時分復(fù)用的方式在OLT的控制下發(fā)送上行數(shù)據(jù)。上述無源光網(wǎng)絡(luò)系統(tǒng)，在不占用現(xiàn)有的波長資源和不劣化上行光鏈路性能的情況下，上行方向支持單一波長的多種速率時分復(fù)用共存。下面以具體的實施例對0LT、0NU及包含OLT和ONU的無源光網(wǎng)絡(luò)系統(tǒng)進行詳細(xì)說明
實施例一
在該實施例中，ONU可以調(diào)整速率，OLT處只有一個時鐘數(shù)據(jù)恢復(fù)模塊。支持上行速率分別為2. 5Gbit/s和5(ibit/S兩種速率PON系統(tǒng)的拓?fù)浣Y(jié)構(gòu)如圖2所示，上行速率為2. 5Gbit/s的ONU和上行速率為5(ibit/S的ONU的上行波長均為 U60-1280nm，兩種ONU采用時分復(fù)用的方式在OLT控制下發(fā)送上行數(shù)據(jù)。上行速率為2. 5Gbit/s的ONU和上行速率為5(ibit/S的ONU除光模塊部分的光發(fā)送器件的速率不同外，其他器件均相同，如圖3所示的ONU架構(gòu)圖主要包括媒質(zhì)接入控制 (MAC) 31和物理介質(zhì)依賴(PMD) 32，其中，上行速率為2. 5Gbit/s的ONU的光模塊的光發(fā)送器件的發(fā)送速率為2. 5(ibit/S，上行速率為5(ibit/S的ONU的光模塊的光發(fā)送器件的發(fā)送速率為5(ibit/S，這種結(jié)構(gòu)設(shè)計有利于提高不同速率ONU組件的通用性，降低5(ibit/S速率 ONU的成本。ONU的光模塊的一個寄存器中存儲了該ONU的上行速率值，ONU上電后，ONU的 CPU通過ONU光模塊的I2C管腳讀取ONU光模塊的寄存器，獲得光模塊的發(fā)送器件的發(fā)送速率是2. 5Gbit/s還是5(ibit/S，然后調(diào)整ONU的MAC的工作速率為光模塊的發(fā)送速率，即為 2. 5Gbit/s 或者 5Gbit/s。OLT的部分組件的結(jié)構(gòu)如圖4所示，該OLT主要包括光模塊41、雙速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊42和媒質(zhì)接入控制芯片43 ；如圖5所示，為本發(fā)明PON系統(tǒng)中OLT實施例一的架構(gòu)圖，該OLT的光模塊接收到攜帶ONU發(fā)送的2. 5Gbit/s和5(ibit/S速率上行數(shù)據(jù)的光信號后，將光信號轉(zhuǎn)換為電信號，并輸出到雙速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊，上述雙速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊收到2. 5Gbit/s速率的電信號后，恢復(fù)出對應(yīng)2. 5Gbit/s 速率的電信號的時鐘信號，并將恢復(fù)出的時鐘和數(shù)據(jù)發(fā)送給媒質(zhì)接入控制芯片；上述雙速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊收到5(ibit/S速率的電信號后，恢復(fù)出對應(yīng)5(ibit/S速率的電信號的時鐘信號，并將恢復(fù)出的時鐘和數(shù)據(jù)發(fā)送給媒質(zhì)接入控制芯片，然后OLT的軟件系統(tǒng)能夠從媒質(zhì)接入控制芯片獲得上行數(shù)據(jù)和發(fā)送該上行數(shù)據(jù)的ONU的上行速率，OLT存儲該ONU的上行速率信息，并根據(jù)該信息為ONU分配上行帶寬。實施例二
在該實施例中，ONU可以調(diào)整速率，OLT處只有一個時鐘數(shù)據(jù)恢復(fù)模塊。支持上行速率分別為2. 5Gbit/s和5(ibit/S兩種速率PON系統(tǒng)的拓?fù)浣Y(jié)構(gòu)如圖2所示，上行速率為2. 5Gbit/s的ONU和上行速率為5(ibit/S的ONU的上行波長均為 U60-1280nm，兩種ONU采用時分復(fù)用的方式在OLT控制下發(fā)送上行數(shù)據(jù)。上行速率為2. 5Gbit/s的ONU和上行速率為5(ibit/S的ONU除光模塊部分的光發(fā)送器件的速率不同外，其他器件均相同，如圖3所示的ONU架構(gòu)圖主要包括媒質(zhì)接入控制 (MAC)和物理介質(zhì)依賴(PMD)，其中，上行速率為2. 5Gbit/s的ONU的光模塊的光發(fā)送器件的發(fā)送速率為2. 5Gbit/s,上行速率為5(ibit/S的ONU的光模塊的光發(fā)送器件的發(fā)送速率為5(ibit/S，這種結(jié)構(gòu)設(shè)計有利于提高不同速率ONU組件的通用性，降低5(ibit/S速率ONU的成本。ONU的光模塊的一個寄存器中存儲了該ONU的上行速率值，ONU上電后，ONU的CPU 通過ONU光模塊的I2C管腳讀取ONU光模塊的寄存器，獲得光模塊的發(fā)送器件的發(fā)送速率是2. 5Gbit/s還是5(ibit/S，然后調(diào)整ONU的MAC的工作速率為光模塊的發(fā)送速率，即為 2. 5Gbit/s 或者 5Gbit/s。OLT的部分組件的結(jié)構(gòu)如圖4所示，該OLT主要包括光模塊41、雙速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊42和媒質(zhì)接入控制芯片43 ；如圖5所示，為本發(fā)明PON系統(tǒng)中OLT實施例一的架構(gòu)圖，該OLT的光模塊接收到攜帶ONU發(fā)送的2. 5Gbit/s和5(ibit/S速率上行數(shù)據(jù)的光信號后，將光信號轉(zhuǎn)換為電信號，并輸出到雙速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊，OLT中的雙速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊收到2. 5Gbit/s和5(ibit/S速率信號后，恢復(fù)出一個相同的時鐘信號，并將2. 5Gbit/s速率的信號利用4根并行數(shù)據(jù)線傳輸給媒質(zhì)接入控制芯片，將5(ibit/S速率的信號利用8根并行數(shù)據(jù)線傳輸給媒質(zhì)接入控制芯片，并給出有效的電平指示說明傳輸并行信號的數(shù)據(jù)線的個數(shù)。實施例三
在該實施例中，ONU可以調(diào)整速率，OLT處有兩個時鐘數(shù)據(jù)恢復(fù)模塊。支持上行速率分別為2. 5Gbit/s和5(ibit/S兩種速率PON系統(tǒng)的拓?fù)浣Y(jié)構(gòu)如圖2所示，上行速率為2. 5Gbit/s的ONU和上行速率為5(ibit/S的ONU的上行波長均為 U60-1280nm，兩種ONU采用時分復(fù)用的方式在OLT控制下發(fā)送上行數(shù)據(jù)。上行速率為2. 5Gbit/s的ONU和上行速率為5(ibit/S的ONU除光模塊部分的光發(fā)送器件的速率不同外，其他器件均相同，如圖3所示的ONU架構(gòu)圖主要包括媒質(zhì)接入控制 (MAC)和物理介質(zhì)依賴(PMD)，其中，上行速率為2. 5Gbit/s的ONU的光模塊的光發(fā)送器件的發(fā)送速率為2. 5Gbit/s,上行速率為5(ibit/S的ONU的光模塊的光發(fā)送器件的發(fā)送速率為 5Gbit/s，這種結(jié)構(gòu)設(shè)計有利于提高不同速率ONU組件的通用性，降低5(ibit/S速率ONU的成本。ONU的光模塊的一個寄存器中存儲了該ONU的上行速率值，ONU上電后，ONU的CPU 通過ONU光模塊的I2C管腳讀取ONU光模塊的寄存器，獲得光模塊的發(fā)送器件的發(fā)送速率是2. 5Gbit/s還是5(ibit/S，然后調(diào)整ONU的MAC的工作速率為光模塊的發(fā)送速率，即為 2. 5Gbit/s 或者 5Gbit/s。在該實施例中OLT的部分組件的結(jié)構(gòu)如圖6所示，該OLT主要包括光模塊61、 2. 5Gbit/s突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊62、2. 5Gbit/s媒質(zhì)接入控制芯片63、5(ibit/S突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊64和5(ibit/S媒質(zhì)接入控制芯片65 ；如圖7所示，為本發(fā)明PON系統(tǒng)中OLT實施例二的架構(gòu)圖，該OLT的光模塊接收到攜帶ONU發(fā)送的2. 5Gbit/s和5(ibit/ 8速率上行數(shù)據(jù)的光信號后，將光信號轉(zhuǎn)換為電信號，并將電信號分為兩路分別輸入到 2. 5Gbit/s速率和5(ibit/S速率的兩個時鐘數(shù)據(jù)恢復(fù)模塊，2. 5Gbit/s速率的突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊恢復(fù)出2. 5Gbit/s速率的電信號并拋棄5(ibit/S速率的電信號，然后將恢復(fù)出的2. 5Gbit/s的數(shù)據(jù)發(fā)送給2. 5Gbit/s媒質(zhì)接入控制芯片；5(ibit/S速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊恢復(fù)出2. 5Gbit/s速率的電信號和5(ibit/S的數(shù)據(jù)后，將恢復(fù)出的5(ibit/S 的數(shù)據(jù)發(fā)送給媒質(zhì)接入控制芯片，并由媒質(zhì)接入控制芯片拋棄2. 5Gbit/s速率的數(shù)據(jù)和保留5(ibit/S的數(shù)據(jù)。然后OLT的軟件系統(tǒng)能夠從媒質(zhì)接入控制芯片獲得上行數(shù)據(jù)和發(fā)送該上行數(shù)據(jù)的ONU的上行速率，OLT存儲該ONU的上行速率信息，并根據(jù)該信息為ONU分配上行帶寬。實施例四
在該實施例中，ONU速率固定，OLT處只有一個時鐘數(shù)據(jù)恢復(fù)模塊。支持上行速率分別為2. 5Gbit/s和5(ibit/S兩種速率PON系統(tǒng)的拓?fù)浣Y(jié)構(gòu)如圖2所示，上行速率為2. 5Gbit/s的ONU和上行速率為5(ibit/S的ONU的上行波長均為 U60-1280nm，兩種ONU采用時分復(fù)用的方式在OLT控制下發(fā)送上行數(shù)據(jù)。OLT的部分組件的結(jié)構(gòu)如圖4所示，該OLT主要包括光模塊41、雙速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊42和媒質(zhì)接入控制芯片43 ；如圖5所示，為本發(fā)明PON系統(tǒng)中OLT實施例一的架構(gòu)圖，該OLT的光模塊接收到攜帶ONU發(fā)送的2. 5Gbit/s和/或5(ibit/S速率上行數(shù)據(jù)的光信號后，將光信號轉(zhuǎn)換為電信號，并輸出到雙速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊，上述雙速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊收到2. 5Gbit/s速率的電信號后，恢復(fù)出對應(yīng)2. 5Gbit/ S速率的電信號的時鐘信號，并將恢復(fù)出的時鐘和數(shù)據(jù)發(fā)送給媒質(zhì)接入控制芯片，上述突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊收到5(ibit/S速率的電信號后，恢復(fù)出對應(yīng)5(ibit/S速率的電信號的時鐘信號，并將恢復(fù)出的時鐘和數(shù)據(jù)發(fā)送給媒質(zhì)接入控制芯片，然后OLT的軟件系統(tǒng)能夠從媒質(zhì)接入控制芯片獲得上行數(shù)據(jù)和發(fā)送該上行數(shù)據(jù)的ONU的上行速率，OLT存儲該ONU 的上行速率信息，并根據(jù)該信息為ONU分配上行帶寬。實施例五
在該實施例中，ONU速率固定，OLT處只有一個時鐘數(shù)據(jù)恢復(fù)模塊。支持上行速率分別為2. 5Gbit/s和5(ibit/S兩種速率PON系統(tǒng)的拓?fù)浣Y(jié)構(gòu)如圖2所示，上行速率為2. 5Gbit/s的ONU和上行速率為5(ibit/S的ONU的上行波長均為 U60-1280nm，兩種ONU采用時分復(fù)用的方式在OLT控制下發(fā)送上行數(shù)據(jù)。OLT的部分組件的結(jié)構(gòu)如圖4所示，該OLT主要包括光模塊41、雙速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊42和媒質(zhì)接入控制芯片43 ；如圖5所示，為本發(fā)明PON系統(tǒng)中OLT實施例一的架構(gòu)圖，該OLT的光模塊接收到攜帶ONU發(fā)送的2. 5Gbit/s和/或5(ibit/S速率上行數(shù)據(jù)的光信號后，將光信號轉(zhuǎn)換為電信號，并輸出到雙速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊， OLT中的雙速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊收到2. 5Gbit/s和/或5(ibit/S速率信號后，恢復(fù)出一個相同的時鐘信號，并將2. 5Gbit/s速率的信號利用4根并行數(shù)據(jù)線傳輸給媒質(zhì)接入控制芯片，5(ibit/S速率的信號利用8根并行數(shù)據(jù)線傳輸給媒質(zhì)接入控制芯片，并給出有效的電平指示說明傳輸并行信號的數(shù)據(jù)線的個數(shù)。實施例六
在該實施例中，ONU速率固定，OLT處有兩個時鐘數(shù)據(jù)恢復(fù)模塊。支持上行速率分別為2. 5Gbit/s和5(ibit/S兩種速率PON系統(tǒng)的拓?fù)浣Y(jié)構(gòu)如圖2所示，上行速率為2. 5Gbit/s的ONU和上行速率為5(ibit/S的ONU的上行波長均為 U60-1280nm，兩種ONU采用時分復(fù)用的方式在OLT控制下發(fā)送上行數(shù)據(jù)。在該實施例中OLT的部分組件的結(jié)構(gòu)如圖6所示，該OLT主要包括光模塊61、 2. 5Gbit/s突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊62、2. 5Gbit/s媒質(zhì)接入控制芯片63、5(ibit/S突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊64和5(ibit/S媒質(zhì)接入控制芯片65 ；如圖7所示，為本發(fā)明PON 系統(tǒng)中OLT實施例二的架構(gòu)圖，該OLT的光模塊接收到攜帶ONU發(fā)送的2. 5Gbit/s和/或 5(ibit/S速率上行數(shù)據(jù)的光信號后，將光信號轉(zhuǎn)換為電信號，并將電信號分為兩路分別輸入到2. 5Gbit/s速率和5(ibit/S速率的兩個突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊，2. 5Gbit/s速率的突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊恢復(fù)出2. 5Gbit/s速率的電信號并拋棄5(ibit/S速率的電信號， 然后將恢復(fù)出的2. 5Gbit/s的數(shù)據(jù)發(fā)送給媒質(zhì)接入控制芯片；5(ibit/S速率突發(fā)模式時鐘數(shù)據(jù)恢復(fù)模塊恢復(fù)出2. 5Gbit/s速率的電信號和5(ibit/S的數(shù)據(jù)后，將恢復(fù)出的數(shù)據(jù)發(fā)送給媒質(zhì)接入控制芯片，并由媒質(zhì)接入控制芯片拋棄2. 5Gbit/s速率的數(shù)據(jù)和保留5(ibit/S 的數(shù)據(jù)。然后OLT的軟件系統(tǒng)能夠從媒質(zhì)接入控制芯片獲得上行數(shù)據(jù)和發(fā)送該上行數(shù)據(jù)的 ONU的上行速率，OLT存儲該ONU的上行速率信息，并根據(jù)該信息為ONU分配上行帶寬。如圖8所示，為本發(fā)明上行帶寬的分配方法的流程圖，該方法是從OLT側(cè)進行描述的，該方法包括
步驟801、接收并轉(zhuǎn)發(fā)具有不同發(fā)送速率的光網(wǎng)絡(luò)單元(ONU)發(fā)送的上行數(shù)據(jù)； OLT中的光模塊接收并轉(zhuǎn)發(fā)上述上行數(shù)據(jù)；
步驟802、根據(jù)上述上行數(shù)據(jù)恢復(fù)出時鐘信號，并發(fā)送上述上行數(shù)據(jù)及其對應(yīng)的時鐘信
號；
OLT中的時鐘數(shù)據(jù)恢復(fù)模塊恢復(fù)出時鐘信號后，將該時鐘信號發(fā)送至OLT中的MAC; 步驟803、保存上述上行數(shù)據(jù)及其對應(yīng)的時鐘信號； OLT中的MAC保存時鐘信號；
步驟804、根據(jù)上述上行數(shù)據(jù)對應(yīng)的時鐘信號獲得該上行數(shù)據(jù)的上行速率，并根據(jù)上述上行速率為上述ONU分配上行帶寬。OLT中的控制模塊根據(jù)上述時鐘信號獲得上行速率，并根據(jù)上述上行速率為上述 ONU分配上行帶寬。實現(xiàn)上述上行帶寬分配的OLT的結(jié)構(gòu)可參見圖4-圖7，此處不再贅述。該上行帶寬的分配方法支持多種上行速率共存。如圖9所示，為本發(fā)明速率適配方法的流程圖，該方法是從ONU側(cè)進行描述的，該方法包括
步驟901、存儲光網(wǎng)絡(luò)單元的不同發(fā)送速率；
ONU的光模塊中包含有寄存器，該寄存器中存儲有不同的發(fā)送速率，例如2. 5Gbit/s, 5Gbit/s的發(fā)送速率等；
步驟902、讀取上述不同發(fā)送速率，并根據(jù)所讀取的發(fā)送速率將上述ONU中的媒體接入控制芯片(MAC)的工作速率調(diào)整為所讀取的發(fā)送速率。ONU中的CPU讀取發(fā)送速率，并根據(jù)讀取的發(fā)送速率將MAC的工作速率調(diào)整為讀取的發(fā)送速率。實現(xiàn)上述速率適配方法的ONU的結(jié)構(gòu)可參見圖3，此處不再贅述。該速率適配方法可實現(xiàn)速率的匹配。本領(lǐng)域普通技術(shù)人員可以理解上述方法中的全部或部分步驟可通過程序來指令相關(guān)硬件完成，上述程序可以存儲于計算機可讀存儲介質(zhì)中，如只讀存儲器、磁盤或光盤等?？蛇x地，上述實施例的全部或部分步驟也可以使用一個或多個集成電路來實現(xiàn)。相應(yīng)地，上述實施例中的各模塊/單元可以采用硬件的形式實現(xiàn)，也可以采用軟件功能模塊的形式實現(xiàn)。本發(fā)明不限制于任何特定形式的硬件和軟件的結(jié)合。以上實施例僅用以說明本發(fā)明的技術(shù)方案而非限制，僅僅參照較佳實施例對本發(fā)CN 102547491 A明進行了詳細(xì)說明。本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
權(quán)利要求
1.一種光線路終端(0LT)，其特征在于，所述OLT包括光模塊、時鐘數(shù)據(jù)恢復(fù)模塊、媒體接入控制芯片和控制模塊，其中所述光模塊，用于接收具有不同發(fā)送速率的光網(wǎng)絡(luò)單元(ONU)發(fā)送的上行數(shù)據(jù)，并將所述上行數(shù)據(jù)發(fā)送給所述時鐘數(shù)據(jù)恢復(fù)模塊；所述時鐘數(shù)據(jù)恢復(fù)模塊，用于接收所述上行數(shù)據(jù)，根據(jù)所述上行數(shù)據(jù)恢復(fù)出時鐘信號， 并將所述上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給所述媒體接入控制芯片；所述媒體接入控制芯片，用于保存所述上行數(shù)據(jù)及其對應(yīng)的時鐘信號；所述控制模塊，用于根據(jù)所述上行數(shù)據(jù)對應(yīng)的時鐘信號獲得該上行數(shù)據(jù)的上行速率， 并根據(jù)所述上行速率為所述ONU分配上行帶寬。
2.根據(jù)權(quán)利要求1所述的0LT，其特征在于，當(dāng)所述時鐘數(shù)據(jù)恢復(fù)模塊為一個時，所述時鐘數(shù)據(jù)恢復(fù)模塊，用于接收不同發(fā)送速率的上行數(shù)據(jù)，根據(jù)不同發(fā)送速率的ONU的個數(shù)η和所述上行數(shù)據(jù)恢復(fù)出η路時鐘信號，并將所述上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給所述媒質(zhì)接入控制芯片；或者，恢復(fù)出一路時鐘信號，并將該路時鐘信號和用于指示輸出并行信號的數(shù)據(jù)線的個數(shù)的電平信號發(fā)送給所述媒質(zhì)接入控制芯片；其中，所述η為大于1的正整數(shù)。
3.根據(jù)權(quán)利要求1所述的0LT，其特征在于，當(dāng)所述時鐘數(shù)據(jù)恢復(fù)模塊為至少兩個時，所述時鐘數(shù)據(jù)恢復(fù)模塊，用于接收上行數(shù)據(jù)，根據(jù)所述上行數(shù)據(jù)恢復(fù)出時鐘信號，并將所述上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給所述媒質(zhì)接入控制芯片。
4.根據(jù)權(quán)利要求2所述的0LT，其特征在于，所述不同發(fā)送速率為2.5Gbit/s和5(ibit/ s時；所述時鐘數(shù)據(jù)恢復(fù)模塊，進一步用于根據(jù)2. 5Gbit/s和5(ibit/S速率的上行數(shù)據(jù)恢復(fù)出兩路時鐘信號，并發(fā)送給媒質(zhì)接入控制芯片；或者，根據(jù)2. 5Gbit/s和5(ibit/S速率的上行數(shù)據(jù)恢復(fù)出一路時鐘信號，并針對2. 5Gbit/s和5(ibit/S速率的上行數(shù)據(jù)分別給出電平信號，用于指示輸出并行信號的數(shù)據(jù)線的個數(shù)，并發(fā)送給媒質(zhì)接入控制芯片。
5.根據(jù)權(quán)利要求3所述的0LT，其特征在于，所述不同發(fā)送速率為2.5Gbit/s和5(ibit/ s，所述時鐘數(shù)據(jù)恢復(fù)模塊為兩個時；第一時鐘數(shù)據(jù)恢復(fù)模塊，用于根據(jù)2. 5Gbit/s速率的上行數(shù)據(jù)恢復(fù)出與2. 5Gbit/s速率對應(yīng)的時鐘信號，并將2. 5Gbit/s速率的上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給一個共同的媒質(zhì)接入控制芯片或者發(fā)送給2. 5Gbit/s速率的媒質(zhì)接入控制芯片；第二時鐘數(shù)據(jù)恢復(fù)模塊，用于根據(jù)5(ibit/S速率的上行數(shù)據(jù)恢復(fù)出與5(ibit/S速率對應(yīng)的時鐘信號，并將5(ibit/S速率的上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給一個共同的媒質(zhì)接入控制芯片或者發(fā)送給5(ibit/S速率的媒質(zhì)接入控制芯片；或者，將2. 5Gbit/s速率和 5Gbit/s速率的上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給5(ibit/S速率的媒質(zhì)接入控制芯片， 以便由所述5(ibit/S速率的媒質(zhì)接入控制芯片拋棄2. 5Gbit/s速率的數(shù)據(jù)保留5(ibit/S速率的數(shù)據(jù)。
6.一種光網(wǎng)絡(luò)單元(0NU)，其特征在于，所述ONU包括光模塊、中央控制單元(CPU)和媒體接入控制芯片(MAC)，其中所述光模塊，用于存儲所述ONU的不同發(fā)送速率；所述CPU，用于讀取所述光模塊中存儲的所述不同發(fā)送速率，并根據(jù)所讀取的發(fā)送速率將所述MAC的工作速率調(diào)整為所讀取的發(fā)送速率。
7.根據(jù)權(quán)利要求6所述的0NU，其特征在于所述光模塊中包含寄存器，所述寄存器，用于存儲所述ONU的不同發(fā)送速率； 所述CPU，進一步用于通過光模塊的1 管腳讀取所述寄存器獲得光模塊的發(fā)送器件的發(fā)送速率。
8.一種包括權(quán)利要求1-5任一權(quán)利要求所述的光線路終端(OLT)的無源光網(wǎng)絡(luò)系統(tǒng)， 其特征在于，所述系統(tǒng)還包括具有不同發(fā)送速率的光網(wǎng)絡(luò)單元(0NU)，不同發(fā)送速率的ONU 的發(fā)光波長相同并且以時分復(fù)用的方式在OLT的控制下發(fā)送上行數(shù)據(jù)；其中所述ONU包括光模塊、中央控制單元(CPU)和媒體接入控制芯片(MAC)，所述光模塊，用于存儲所述ONU的不同發(fā)送速率；所述CPU，用于讀取所述光模塊中存儲的所述不同發(fā)送速率，并根據(jù)所讀取的發(fā)送速率將所述MAC的工作速率調(diào)整為該發(fā)送速率。
9.一種上行帶寬的分配方法，其特征在于，所述方法包括接收并轉(zhuǎn)發(fā)具有不同發(fā)送速率的光網(wǎng)絡(luò)單元(ONU)發(fā)送的上行數(shù)據(jù)； 根據(jù)所述上行數(shù)據(jù)恢復(fù)出時鐘信號，并發(fā)送所述上行數(shù)據(jù)及其對應(yīng)的時鐘信號； 保存所述上行數(shù)據(jù)及其對應(yīng)的時鐘信號；以及根據(jù)所述上行數(shù)據(jù)對應(yīng)的時鐘信號獲得該上行數(shù)據(jù)的上行速率，并根據(jù)所述上行速率為所述ONU分配上行帶寬。
10.一種速率適配方法，其特征在于，所述方法包括 存儲光網(wǎng)絡(luò)單元(ONU)的不同發(fā)送速率；以及讀取所述不同發(fā)送速率，并根據(jù)所讀取的發(fā)送速率將所述ONU中的媒體接入控制芯片 (MAC)的工作速率調(diào)整為所讀取的發(fā)送速率。
全文摘要
本發(fā)明提供了一種光線路終端、光網(wǎng)絡(luò)單元、無源光網(wǎng)絡(luò)系統(tǒng)、上行帶寬的分配方法和速率適配方法，該OLT包括光模塊、時鐘數(shù)據(jù)恢復(fù)模塊、媒體接入控制芯片和控制模塊，其中光模塊，用于接收具有不同發(fā)送速率的ONU發(fā)送的上行數(shù)據(jù)，并將上行數(shù)據(jù)發(fā)送給時鐘數(shù)據(jù)恢復(fù)模塊；時鐘數(shù)據(jù)恢復(fù)模塊，用于接收上行數(shù)據(jù)，根據(jù)上行數(shù)據(jù)恢復(fù)出時鐘信號，并將上行數(shù)據(jù)及其對應(yīng)的時鐘信號發(fā)送給MAC；MAC，用于保存上行數(shù)據(jù)及其對應(yīng)的時鐘信號；控制模塊，用于根據(jù)上行數(shù)據(jù)對應(yīng)的時鐘信號獲得該上行數(shù)據(jù)的上行速率，并根據(jù)上行速率為ONU分配上行帶寬。本發(fā)明在不占用現(xiàn)有的波長資源和不劣化上行光鏈路性能的情況下，可支持多種速率時分復(fù)用共存。
文檔編號H04B10/14GK102547491SQ201010611680
公開日2012年7月4日 申請日期2010年12月29日 優(yōu)先權(quán)日2010年12月29日
發(fā)明者張偉良, 張德智, 朱松林, 耿丹 申請人:中興通訊股份有限公司