專利名稱：圖像傳感器、數(shù)據(jù)讀出方法、電子系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
與示范性實施例一致的設(shè)備和方法涉及圖像傳感器技術(shù)，并且更具體地，涉及通 過改進像素數(shù)據(jù)讀出方法以實現(xiàn)高幀速和小型化的互補金屬氧化物半導體(CM0Q圖像傳 感器、該CMOS圖像傳感器的像素數(shù)據(jù)讀出方法及包括其的電子系統(tǒng)。
背景技術(shù)：
圖像傳感器是將外部光學圖像信號轉(zhuǎn)換成電圖像信號的裝置?？梢詫D像傳感器 分類為使用CMOS技術(shù)的CMOS圖像傳感器和使用電荷耦合器件(CCD)技術(shù)的CCD圖像傳感 器，其中圖像傳感器全部使用半導體技術(shù)制造。具體地，使用CMOS制造技術(shù)制造CMOS圖像傳感器。在CMOS圖像傳感器中，像素 使用光電二極管將從主體(subject)的對應(yīng)部分發(fā)出的光信號轉(zhuǎn)換成電子，存儲電子，將 與多個所積聚的電子成比例的電荷量轉(zhuǎn)換成電壓信號，并且輸出電壓信號。此CMOS圖像 傳感器被廣泛使用在各種各樣的電子裝置中，諸如移動電話、用于個人計算機(PC)的照相 機、視頻照相機、數(shù)碼相機等。與CXD圖像傳感器相比，CMOS圖像傳感器操作可以更簡單。此外，由于在一個芯片 中集成信號處理電路，所以可以使用片上系統(tǒng)(system onchip,SoC)制造CMOS以使得模塊 的小型化是可能的。此外，可以兼容地應(yīng)用現(xiàn)有CMOS技術(shù)，因此，可以便宜地制造CMOS圖 像傳感器。因為有這些優(yōu)點，對CMOS圖像傳感器的需求一直在增長。預期在CMOS圖像傳感器市場上，對具有高的像素率和高幀速的更小的、高性能 的CMOS圖像傳感器的需求將增加。然而，可能很難實現(xiàn)CMOS圖像傳感器在短水平時段 (period)內(nèi)的高性能。在普通CMOS圖像傳感器的像素陣列中，在一個水平時段期間讀出一行中的像素 的數(shù)據(jù)。在從像素陣列的像素中讀出的數(shù)據(jù)被表現(xiàn)為圖像的信號處理前的級中，使用用于 臨時存儲從像素讀出的數(shù)據(jù)的存儲器。需要改進相關(guān)領(lǐng)域像素數(shù)據(jù)讀出方法以便實現(xiàn)在未 來的圖像傳感器市場中所需求的緊湊型的高性能CMOS圖像傳感器。

發(fā)明內(nèi)容
一個或多個示范性實施例提供了互補金屬氧化物(CM0Q圖像傳感器、該CMOS圖 像傳感器的像素數(shù)據(jù)讀出方法以及包括該CMOS圖像傳感器的電子系統(tǒng)，該CMOS圖像傳感 器用于在一個水平時段期間從多個列的像素中讀出像素數(shù)據(jù)，并且在一個水平時段輸出對 應(yīng)于與基本拜耳圖案相對應(yīng)的讀出像素數(shù)據(jù)的拜耳信號。根據(jù)示范性實施例的一個方面，提供了一種CMOS圖像傳感器，包括第一讀出線，被配置成在水平時段期間，從拜耳圖案的像素陣列的第i列的奇數(shù)行的共用像素組中輸出 像素數(shù)據(jù)，其中i是1或大于1的自然數(shù)；第二讀出線，被配置成在水平時段期間，從像素 陣列的第i列的偶數(shù)行的共用像素組中輸出像素數(shù)據(jù)；第三讀出線，被配置成在水平時段 期間，從像素陣列的第(i+Ι)列的奇數(shù)行中的共用像素組輸出像素數(shù)據(jù)；以及第四讀出線， 被配置成在水平時段期間，從像素陣列的第(i+Ι)列的偶數(shù)行中的共用像素組輸出像素數(shù) 據(jù)。在水平時段期間，通過第一至第四讀出線輸出的像素數(shù)據(jù)可以對應(yīng)于基本拜耳圖 案，并且第i列和第(i+Ι)列中從其讀出像素數(shù)據(jù)的像素可以在每個水平時段在列方向上 順序移位。根據(jù)另一個示范性實施例的方面，提供了一種CMOS圖像傳感器，包括第一讀出 線，被配置成在水平時段期間，從拜耳圖案的像素陣列的每列的奇數(shù)行中的共用像素組輸 出像素數(shù)據(jù)；以及第二讀出線，被配置成在水平時段期間，從像素陣列的每列的偶數(shù)行中的 共用像素組輸出像素數(shù)據(jù)。在水平時段期間輸出到第一讀出線和第二讀出線的像素數(shù)據(jù)可以對應(yīng)于基本拜 耳圖案，并且每列中從其讀出像素數(shù)據(jù)的像素可以在每個水平時段在列方向上順序移位。根據(jù)另一個示范性實施例的方面，提供了一種CMOS圖像傳感器，包括多個第一 讀出線，被配置成在水平時段期間，從拜耳圖案的第i列中的多個共用像素組輸出像素數(shù) 據(jù)，其中i是1或大于1的自然數(shù)；以及多個第二讀出線，被配置成在水平時段期間，從像素 陣列的第(i+ι)列中的多個共用像素組輸出像素數(shù)據(jù)。在每個水平時段期間通過第一讀出線輸出的像素數(shù)據(jù)、通過第二讀出線輸出的像 素數(shù)據(jù)以及通過第一讀出線和第二讀出線輸出的像素數(shù)據(jù)可以與至少一個基本拜耳圖案 相對應(yīng)，并且第i列和第(i+Ι)列中從其讀出像素數(shù)據(jù)的像素可以在每個水平時段在列方 向上順序移位。根據(jù)一個或多個其他示范性實施例的方面，在具有照相機功能的電子系統(tǒng)中可以 包括上述CMOS圖像傳感器。根據(jù)另一個示范性實施例的方面，提供了一種CMOS圖像傳感器的像素數(shù)據(jù)讀出 方法，包括在水平時段期間，從拜耳圖案的像素陣列的第i列的奇數(shù)行和偶數(shù)行中的多個 共用像素組輸出像素數(shù)據(jù)，其中i是1或大于1的自然數(shù)；以及在水平時段期間，從像素陣 列的第(i+ι)列的奇數(shù)行和偶數(shù)行中的多個共用像素組輸出像素數(shù)據(jù)。在水平時段期間通過這些操作輸出的像素數(shù)據(jù)可以對應(yīng)于基本拜耳圖案，并且第 i列和第(i+ι)列中從其輸出像素數(shù)據(jù)的像素可以在每個水平時段在列方向上順序移位。根據(jù)另一個示范性實施例的方面，提供了一種CMOS圖像傳感器的像素數(shù)據(jù)讀出 方法，包括在水平時段期間，從拜耳圖案的像素陣列的每列的奇數(shù)行中的共用像素組輸出 像素數(shù)據(jù)；以及在水平時段期間，從像素陣列的每列的偶數(shù)行中的共用像素組輸出像素數(shù) 據(jù)。在水平時段期間通過這些操作輸出的像素數(shù)據(jù)可以對應(yīng)于基本拜耳圖案，并且第 i列和第(i+ι)列中從其輸出像素數(shù)據(jù)的像素可以在每個水平時段在列方向上順序移位。根據(jù)另一個示范性實施例的方面，提供了一種CMOS圖像傳感器的像素數(shù)據(jù)讀出 方法，包括在水平時段期間，從拜耳圖案的像素陣列的每列的奇數(shù)行中的共用像素組輸出像素數(shù)據(jù)；以及在水平時段期間，從像素陣列的每列的偶數(shù)行中的共用像素陣列輸出像素 數(shù)據(jù)。在水平時段期間通過操作輸出的像素數(shù)據(jù)可以對應(yīng)于基本拜耳圖案，并且每列中 從其輸出像素數(shù)據(jù)的像素可以在每個水平時段在列方向上順序移位。根據(jù)另一個示范性實施例的方面，提供了一種CMOS圖像傳感器的像素數(shù)據(jù)讀出 方法，包括在水平時段期間，從拜耳圖案的像素陣列的第i列中的多個共用像素組輸出像 素數(shù)據(jù)；以及在水平時段期間，從像素陣列的第(i+Ι)列中的多個共用像素組輸出像素數(shù) 據(jù)。在水平時段期間通過這些操作輸出的像素數(shù)據(jù)可以對應(yīng)于至少一個基本拜耳圖 案，并且第i列和第(i+Ι)列中從其輸出像素數(shù)據(jù)的像素可以在每個水平時段在列方向上 順序移位。根據(jù)另一個示范性實施例的方面，提供了一種互補金屬氧化物半導體(CMOS)圖 像傳感器的像素數(shù)據(jù)讀出方法，該方法包括在一個水平時段期間，從對應(yīng)于基本拜耳圖案 的單位中的像素陣列的多個行的像素中輸出像素數(shù)據(jù)。根據(jù)一個或多個其他示范性實施例的各個方面，可以通過運行用于執(zhí)行計算機可 讀記錄介質(zhì)存儲的方法的計算機程序?qū)崿F(xiàn)該方法。


通過參考附圖詳細描述示范性實施例，上述和/或其他方面將變得更加明顯，附 圖中圖1是根據(jù)示范性實施例的互補金屬氧化物半導體(CMOS)圖像傳感器的框圖；圖2是根據(jù)示范性實施例的像素陣列的圖案的圖；圖3是說明根據(jù)示范性實施例的、從具有1X2共用像素(shared pixel)結(jié)構(gòu)的 像素陣列中讀出數(shù)據(jù)的過程的圖；圖4是根據(jù)示范性實施例的1X2共用像素結(jié)構(gòu)的電路圖；圖5是根據(jù)示范性實施例的、從具有1X2共用像素結(jié)構(gòu)的像素陣列讀出數(shù)據(jù)的過 程的流程圖；圖6是說明根據(jù)示范性實施例的、從具有1X4共用像素結(jié)構(gòu)的像素陣列讀出數(shù)據(jù) 的過程的圖；圖7是根據(jù)示范性實施例的、從具有1X4共用像素結(jié)構(gòu)的像素陣列讀出數(shù)據(jù)的過 程的流程圖；圖8是說明根據(jù)示范性實施例的、從具有2X2共用像素結(jié)構(gòu)的像素陣列讀出數(shù)據(jù) 的過程的圖；圖9是根據(jù)示范性實施例的、從具有2X2共用像素結(jié)構(gòu)的像素陣列讀出數(shù)據(jù)的過 程的流程圖；以及圖10是根據(jù)示范性實施例的包括CMOS圖像傳感器的電子系統(tǒng)的框圖。
具體實施例方式現(xiàn)在將參考附圖，在下文中更全面地描述示范性實施例。然而示范性實施例可以以很多不同形式實施，不應(yīng)當解釋為僅限于此處所列的示范性實施例。相反地，提供了這些 示范性實施例使得該公開將是徹底的和完整的。在附圖中，為了清楚，會夸大層和區(qū)域的大 小和相對大小。相同的附圖標記始終表示相同的元件。將理解的是，當一個元件被稱作是“連接”或“耦接”到另一個元件時，其可以是直 接連接或耦接到另一個元件，或者可以存在居間元件。相反，當一個元件被稱作是“直接連 接”或“直接耦接，，到另一個元件時，沒有居間元件存在。如在此使用的，術(shù)語“和/或”包 括有關(guān)所列的項的一個或多個的任何和全部的組合，可以縮寫為“/”。此外，當諸如“至少 其中之一”的表述在一列元件前時，修飾整列的元件而不修飾列中的單個元件。將理解的是，雖然術(shù)語第一、第二等在此可以用作描述不同的元件，但是這些元件 可以不限于這些術(shù)語。這些術(shù)語僅用于將一個元件與另一個區(qū)別開。例如，第一信號可以 稱為第二信號，類似地，第二信號可以被稱為第一信號而不背離本公開的教導。此處使用的術(shù)語僅用于描述具體的實施例而不是試圖限制本發(fā)明。如此處所用， 單數(shù)形式“一”、“一個”和“該”同樣意圖包括復數(shù)形式，除非上下文另外明確指出。還將理 解，當在本說明書中使用“包含”或“包括”時，指明存在所述的特征、區(qū)域、整數(shù)、步驟、操作、 元件和/或組件，但是不排除一個或多個其他特征、區(qū)域、整數(shù)、步驟、操作、元件、組件和/ 或其組的存在或添加。除非另外定義，所有在此使用的術(shù)語(包括技術(shù)的和科技的術(shù)語)具有如本發(fā)明 所屬的技術(shù)領(lǐng)域的技術(shù)人員通常所理解的相同含義。還將理解，那些定義在通用詞典中的 術(shù)語應(yīng)該解釋為具有在相關(guān)技術(shù)領(lǐng)域和/或本申請中的上下文中的含義相一致的含義，而 不應(yīng)該以理想化或過度刻板的意義解釋，除非此處特別定義。圖1是根據(jù)示范性實施例的互補金屬氧化物半導體(CMOS)圖像傳感器100的 框圖。參考圖1，CMOS圖像傳感器100包括像素陣列110、行驅(qū)動器120和相關(guān)雙抽樣 (correlated double sample, CDS) 130。CMOS圖像傳感器100還可以包括用于生成定 時控制信號、在像素陣列110中選擇像素、輸出從像素陣列110讀出的像素數(shù)據(jù)以及對輸出 像素數(shù)據(jù)執(zhí)行信號處理的元件中的至少一個。像素陣列110可以具有拜耳圖案(Bayer pattern)，在拜耳圖案中具有紅(R)像 素與綠(G)像素交替的行與具有G像素與藍(B)像素交替的行交替，并且對角布置G像素。 圖2是根據(jù)示范性實施例的像素陣列110的圖案的圖。參考圖2，像素陣列110包括多個連 續(xù)排列的基本拜耳圖案110A。在每個基本拜耳圖案110A中，在每行上布置與亮度信號緊密 關(guān)聯(lián)的G像素，并且R像素和B像素在行之間互相交替。該拜耳圖案比起其他像素圖案具 有更高的亮度清晰度。返回參考圖1，⑶S塊130對從像素陣列110的列線輸出的像素數(shù)據(jù)執(zhí)行⑶S以 將模擬像素數(shù)據(jù)轉(zhuǎn)換成數(shù)字信號。將從CDS塊130輸出的數(shù)字像素數(shù)據(jù)發(fā)送到信號處理器 (未示出)。可以將⑶S塊130布置在像素陣列110的一側(cè)，在像素陣列110之上和/或之 下，或者在像素陣列110的左邊和/或右邊。圖3是示出根據(jù)示范性實施例的、從具有1X2共用像素結(jié)構(gòu)110B的像素陣列讀 出數(shù)據(jù)的過程的圖。參考圖3，像素陣列110包括第i列(其中“i”是1或大于1的自 然數(shù))的多個共用像素組，第(i+Ι)列的多個共用像素組，以及第一至第四讀出線LINE 1、 LINE 2、LINE 3 禾口 LINE 4。
第一讀出線LINE 1在一個水平時段期間，從像素陣列110的第i列中的多個共用 像素組當中的奇數(shù)行的共用像素組中輸出像素數(shù)據(jù)。第二讀出線LINE 2在一個水平時段 期間，從像素陣列110的第i列中的多個共用像素組當中的偶數(shù)行的共用像素組中輸出像 素數(shù)據(jù)。第三讀出線LINE 3在一個水平時段期間，從像素陣列110的第(i+Ι)列中的多個 共用像素組當中的奇數(shù)行的共用像素組中輸出像素數(shù)據(jù)。第四讀出線LINE 4在一個水平 時段期間，從像素陣列110的第(i+Ι)列中的多個共用像素組當中的偶數(shù)行的共用像素組 中輸出像素數(shù)據(jù)。然而，在一個水平時段期間，為了輸出基本拜耳圖案的像素數(shù)據(jù)，CMOS圖像傳感器 100跳過第一行ROW 1中的共用像素組的第一子行中的( 和B像素。相反地，CMOS圖像傳 感器100在第一水平時段期間，分別向第一和第三讀出線LINE 1和LINE 3輸出第i列和 第(i+Ι)列中的第一行ROW 1中的共用像素組的第二子行中的R和Gr像素的像素數(shù)據(jù)。因 此，在第一水平時段期間，輸出第i列和第(i+Ι)列中的第一行ROW 1中的共用像素組的第 二子行中的R和Gr像素的像素數(shù)據(jù)以及第i列和第(i+Ι)列中的第二行R0W2中的共用像 素組的第一子行中的( 和R像素的像素數(shù)據(jù)。換句話說，在第一水平時段期間，從第i列 和第(i+Ι)列輸出與基本拜耳圖案相對應(yīng)的R、Gr、(ib和B像素數(shù)據(jù)。像素陣列110的第i列的共用像素組中每一個都具有1X2的共用像素結(jié)構(gòu)，其中 該共用像素結(jié)構(gòu)包括基本拜耳圖案的第一像素即R像素和第二像素即Gb像素。像素陣列 110的第(i+Ι)列的共用像素組中每一個都具有1X2的共用像素結(jié)構(gòu)，其中該共用像素結(jié) 構(gòu)包括基本拜耳圖案的第三像素即Gr像素和第四像素即B像素。在第j水平時段期間，向 第一和第二讀出線LINE 1和LINE 2輸出的像素數(shù)據(jù)可以是第i列的第k行和第(k+Ι)行 的第一(R)和第二(( )像素的數(shù)據(jù)，并且向第三和第四讀出線LINE 3和LINE 4輸出的像 素數(shù)據(jù)可以是第(i+Ι)列的第k行和第(k+Ι)行的第三(Gr)和第四(B)像素的數(shù)據(jù)，其中 “j”和“k”分別是1或大于1的自然數(shù)。在一個水平時段期間向第一至第四讀出線LINE 1至LINE 4輸出的像素數(shù)據(jù)是對 應(yīng)于基本拜耳圖案的R jb、Gr和B像素數(shù)據(jù)。第i列和第(i+Ι)列中從其讀出像素數(shù)據(jù)的 像素在每個水平時段在列方向上順序移位到從其輸出像素數(shù)據(jù)的相鄰后續(xù)像素。例如，在 第二水平時段，從在前一(即第一)水平時段在列方向上輸出像素數(shù)據(jù)的像素之后的像素 中讀出像素數(shù)據(jù)。此外，在第三水平時段，從在前一(即第二)水平時段在列方向上輸出像 素數(shù)據(jù)的像素之后的像素中讀出像素數(shù)據(jù)。圖4是根據(jù)示范性實施例的1X2共用像素結(jié)構(gòu)110B的電路圖。參考圖4，R像素 和Gb像素互相共用除了光電二極管16A和16B和傳輸晶體管(transfer transistor) 17A 和17B之外的元件。傳輸晶體管17A和17B在共用像素結(jié)構(gòu)110B中響應(yīng)于傳輸信號TGA 和TGB，向浮動擴散節(jié)點18傳輸光電二極管16A和16B生成的電荷。S卩，R像素和( 像素 互相共用浮動擴散節(jié)點18 ；復位晶體管19，其響應(yīng)于復位信號RG以將浮動擴散節(jié)點18復 位到電源電壓VDD ；驅(qū)動晶體管21 ；以及選擇晶體管22，其響應(yīng)于從行驅(qū)動器120輸出的選 擇信號RS，輸出基于光電二極管16A和16B的操作生成的像素數(shù)據(jù)Vout。雖然在圖4的上述示范性實施例中，共用像素結(jié)構(gòu)是基于具有4晶體管(T)架構(gòu) 的像素，但是應(yīng)該理解，其他示范性實施例不限于此。
圖5是根據(jù)示范性實施例的、從具有1X2共用像素結(jié)構(gòu)的像素陣列110讀出數(shù)據(jù) 的過程的流程圖。參考圖3至圖5，在第一水平時段期間，在操作S50中，輸出第i列的第一 行ROW 1的第一(R)像素的數(shù)據(jù)到第一讀出線LINE 1 ；在操作S51中，輸出第i列的第二 行ROW 2的第二(( )像素的數(shù)據(jù)到第二讀出線LINE 2 ；在操作S52中，輸出第(i+Ι)列的 第一行ROW 1的第三(Gr)像素的數(shù)據(jù)到第三讀出線LINE 3 ；在操作S53中，輸出第(i+1) 列的第二行ROW 2的第四⑶像素的數(shù)據(jù)到第四讀出線LINE 4。在第二水平時段期間，在操作S50'中，輸出第i列的第二行ROW 2的第一(R)像 素的數(shù)據(jù)到第二讀出線LINE 2;在操作S51'中，輸出第i列的第三行ROW 3的第二(( ) 像素的數(shù)據(jù)到第一讀出線LINE 1 ；在操作S52'中，輸出第(i+Ι)列的第二行ROW 2的第三 (Gr)像素的數(shù)據(jù)到第四讀出線LINE 4 ；在操作S53'中，輸出第(i+Ι)列的第三行ROW 3的 第四(B)像素的數(shù)據(jù)到第三讀出線LINE 3。因此，在一個水平時段期間，從兩行的像素中輸出像素數(shù)據(jù)。因此，包括具有圖3 所示的共用像素結(jié)構(gòu)的像素陣列110的CMOS圖像傳感器100比起相關(guān)領(lǐng)域圖像傳感器具 有更高的幀速。此外，在第一和第二水平時段期間輸出到讀出線LINE 1至LINE 4的像素數(shù) 據(jù)是與基本拜耳圖案相對應(yīng)的R、(ib、Gr和B像素數(shù)據(jù)。因此，包括具有圖3所示的共用像 素結(jié)構(gòu)的像素陣列110的CMOS圖像傳感器100不需要用于布置從拜耳圖案的讀出線LINE 1至LINE 4讀出的像素數(shù)據(jù)以便根據(jù)從像素陣列110輸出的像素數(shù)據(jù)構(gòu)造圖像的線路存儲 器。因此，比起相關(guān)領(lǐng)域的圖像傳感器，根據(jù)示范性實施例的CMOS圖像傳感器100在更小 的區(qū)域內(nèi)實施。此外，第i列和第(i+Ι)列中從其讀出像素數(shù)據(jù)的像素在每個水平時段在 列方向上順序移位到從其輸出像素數(shù)據(jù)的相鄰后續(xù)像素。雖然如上已經(jīng)說明了在第一和第二水平時段期間對相鄰第i列和第(i+Ι)列的共 用像素組的像素數(shù)據(jù)讀出操作，但是應(yīng)該理解，當在行和列方向上擴展操作時，可以執(zhí)行對 整個像素陣列110的像素數(shù)據(jù)讀出操作。圖6是說明根據(jù)示范性實施例的、從具有1X4共用像素結(jié)構(gòu)110C的像素陣列110 讀出數(shù)據(jù)的過程的圖。在圖6所示的共用像素結(jié)構(gòu)110C中，如圖4所示的共用像素結(jié)構(gòu) 110B，四個像素共用除了四個光電二極管和四個傳輸晶體管之外的諸如浮動擴散節(jié)點和復 位晶體管(reset transistor)的元件。像素陣列110的第i列的多個共用像素組110C的每一個具有1 X4共用像素結(jié)構(gòu)， 其中基本拜耳圖案的第一(( )和第二(R)像素重復地互相交替。像素陣列110的第(i+1) 列的多個共用像素組的每一個具有1X4共用像素結(jié)構(gòu)，其中基本拜耳圖案的第三(B)和第 四(Gr)像素重復地互相交替。在第j水平時段期間，輸出到第一和第二讀出線LINE 1和LINE 2的像素數(shù)據(jù)可 以是第i列的第k行的共用像素組的兩個第一(( )像素的其中一個的數(shù)據(jù)以及第i列的 第(k+Ι)行的共用像素組的兩個第二(R)像素的其中一個的數(shù)據(jù)，其中“j”和“k”分別是1 或是大于1的自然數(shù)。同樣地，在第j水平時段期間，向第三和第四讀出線LINE 3和LINE 4輸出的像素數(shù)據(jù)可以是第(i+Ι)列的第k行的共用像素組的兩個第三(B)像素的其中一 個的數(shù)據(jù)以及第(i+Ι)列的第(k+Ι)行的共用像素組的兩個第四(Gr)像素的其中一個的 數(shù)據(jù)。圖7是根據(jù)示范性實施例的、從具有1X4共用像素結(jié)構(gòu)的像素陣列110讀出的數(shù)據(jù)的步驟的流程圖。參考圖6和圖7，在第一水平時段期間，在操作S60中，輸出第i列的 第一行ROW 1的第一(( )像素的數(shù)據(jù)到第一讀出線LINE 1 ；在操作S61中，輸出第i列的 第二行ROW 2的第二(R)像素的數(shù)據(jù)到第二讀出線LINE 2 ；在操作S62中，輸出第(i+1) 列的第一行ROWl的第三(B)像素的數(shù)據(jù)到第三讀出線LINE 3 ；以及在操作S63中，輸出第 (i+1)列的第二行ROW 2的第四(Gr)像素的數(shù)據(jù)到第四讀出線LINE 4。在第二水平時段期間，在操作S60'中，輸出第i列的第一行ROW 1的第二⑶像 素的數(shù)據(jù)到第一讀出線LINE 1;在操作S61'中，輸出第i列的第二行ROW 2的第一(( ) 像素的數(shù)據(jù)到第二讀出線LINE 2;在操作S62'中，輸出第(i+1)列的第一行ROW 1的第四 (Gr)像素的數(shù)據(jù)到第三讀出線LINE 3 ；以及在操作S63'中，輸出第(i+Ι)列的第二行ROW 2的第三(B)像素的數(shù)據(jù)到第四讀出線LINE 4。如圖3和圖5所示的像素數(shù)據(jù)讀出方法，圖6和圖7所示的像素數(shù)據(jù)讀出方法特 征也在于在一個水平時段期間，從兩行的像素中輸出像素數(shù)據(jù)。此外，在第一和第二水平 時段期間，輸出到讀出線LINE 1至線4的像素數(shù)據(jù)是(ib、R、B和Gr像素數(shù)據(jù)或R、Gb, Gr 和B像素數(shù)據(jù)，其對應(yīng)于基本拜耳圖案，并且第i列和第(i+Ι)列中從其輸出像素數(shù)據(jù)的像 素在每個水平時段在列方向上順序移位到從其輸出像素數(shù)據(jù)的相鄰后續(xù)像素。雖然如上已經(jīng)說明了在第一和第二水平時段期間對相鄰第i列和第(i+Ι)列中的 共用像素組的像素數(shù)據(jù)讀出操作，但是應(yīng)該理解，當在行和列方向上擴展操作時，可以執(zhí)行 對整個像素陣列110的像素數(shù)據(jù)讀出操作。圖8是說明根據(jù)示范性實施例的、從具有2X2共用像素結(jié)構(gòu)110D的像素陣列110 讀出數(shù)據(jù)的過程的圖。在如圖8所示的共用像素結(jié)構(gòu)110D中，如圖4所示的共用像素結(jié)構(gòu) 110B那樣，R像素和Gr像素可以共用除了兩個光電二極管和兩個傳輸晶體管之外的元件， 諸如浮動擴散節(jié)點和復位晶體管。此外，( 像素和B像素可以共用除了兩個光電二極管和 兩個傳輸晶體管之外的元件，諸如浮動擴散節(jié)點和復位晶體管。不同于具有如圖3或圖6所示的共用像素結(jié)構(gòu)的像素陣列110，具有如圖8所示的 像素陣列結(jié)構(gòu)的像素陣列110在每個水平時段期間，向第一讀出線LINE 1輸出兩個相鄰行 的其中一行的兩個像素的數(shù)據(jù)，并且向讀出線LINE 2輸出兩個相鄰行的另一行的兩個像 素的數(shù)據(jù)。在每個水平時段期間，第一讀出線LINE 1從拜耳圖案的像素陣列110中包括的 列中的每一列的奇數(shù)行中的共用像素組中輸出像素數(shù)據(jù)。在每個水平時段期間，第二讀出 線LINE 2從像素陣列110中包括的列中的每一列的偶數(shù)行中的共用像素組中輸出像素數(shù) 據(jù)。在每個水平時段期間輸出到第一和第二讀出線LINE 1和LINE 2的像素數(shù)據(jù)對應(yīng) 于基本拜耳圖案。每一列中從其讀出像素數(shù)據(jù)的像素在每個水平時段在列方向上順序移位 到從其輸出像素數(shù)據(jù)的相鄰后續(xù)像素。每個共用像素組包括與基本拜耳圖案相對應(yīng)的第一 (R)像素、第二(Gr)像素、第三(B)像素和第四(( )像素。在第j水平時段期間，通過第一讀出線LINE 1，順序輸出每列的第k行中的共用 像素組中的第一和第二像素(即R像素和Gr像素)的數(shù)據(jù)，并且通過第二讀出線LINE 2， 順序輸出每列的第(k+Ι)行中的共用像素組中的第三和第四像素(即B和( 像素)的數(shù) 據(jù)，其中“j”和“k”分別是1和大于1的自然數(shù)。然而，在一個水平期中，為了輸出基本拜 耳圖案的像素數(shù)據(jù)，CMOS圖像傳感器100跳過第一行ROW 1中的共用像素組的第一子行中的( 像素和B像素，并且在第一水平時段期間，向第一讀出線LINE 1輸出第一行ROW 1中 的共用像素組的第二子行中的R像素和Gr像素的像素數(shù)據(jù)。因此，在第一水平時段期間，輸出第一行ROW 1中的共用像素組的第二子行中的R 像素和Gr像素的像素數(shù)據(jù)以及第二行ROW 2中的共用像素組的第一子行中的( 像素和R 像素的像素數(shù)據(jù)。換句話說，從第一水平時段通過第一和第二讀出線LINE 1和LINE 2輸 出與基本拜耳圖案相對應(yīng)的R、Gr、(ib和B像素數(shù)據(jù)。圖9是根據(jù)示范性實施例的、從具有2X2像素結(jié)構(gòu)的像素陣列110讀出數(shù)據(jù)的過 程的流程圖。參考圖8和圖9，在第一水平時段期間，在操作S90中，輸出第一行ROW 1中的 第一(R)像素和第二(Gr)像素的數(shù)據(jù)到第一讀出線LINE 1，并且在操作S91中，輸出第二 行ROW 2中的第三(B)像素和第四(( )像素的數(shù)據(jù)到第二讀出線LINE 2。在第二水平時 段期間，在操作S92中，輸出第二行ROW 2中的第一(R)像素和第二(Gr)像素的數(shù)據(jù)到第 二讀出線LINE 2，并且在操作S93中，輸出第三行ROW 3中的第三(B)像素和第四(( )像 素的數(shù)據(jù)到第一讀出線LINE 1。根據(jù)圖8和圖9所示的像素數(shù)據(jù)讀出方法，在一個水平時段期間，從兩行的像素中 輸出像素數(shù)據(jù)并且從兩行的每一行中輸出兩個像素的數(shù)據(jù)。此外，在第一和第二水平時段 期間輸出到讀出線LINE 1和LINE 2的像素數(shù)據(jù)是與基本拜耳圖案相對應(yīng)的R、Gr、B和( 像素數(shù)據(jù)，并且第i列的像素中從其讀出像素數(shù)據(jù)的像素在每個水平時段在列方向上順序 移位到從其輸出像素數(shù)據(jù)的相鄰后續(xù)像素，其中“i”是1或大于1的自然數(shù)。雖然如上已經(jīng)說明了在第一和第二水平時段期間對共用像素組的像素數(shù)據(jù)讀出 操作，但是應(yīng)該理解，當在行和列方向上擴展操作時，可以執(zhí)行對整個像素陣列110的像素 數(shù)據(jù)讀出操作。在不同類型的封裝中可以封裝根據(jù)一個或多個示范性實施例的CMOS圖像傳感器 100的全部或一部分。例如，多種封裝可以包括PoP (層疊封裝，package on package)、球 柵陣列封裝(ball grid array, BGA)、芯片尺寸封裝(chip scale package, CSP)、有引線 塑封載體(plastic leaded chip carrier，PLCC)、塑料雙列直插式封裝(plastic dual in-line package，PDIP)、晶片包中管芯封裝(die in waffle pack)、晶片形式的管芯 封裝(die in wafer form)、板上芯片技術(shù)(chip on board，COB)、陶瓷雙列直插式封裝 (ceramic dual in-line package，CERDIP)、塑料公制四方扁平封裝(plastic metric quad flatpack, MQFP)、薄型四方扁平封裝(thin quad flat pack, TQFP)、小外型封裝(small outline, S0IC)、縮小外型封裝(shrink small outline package, SS0P)、薄型小尺寸封裝 (thin small outline, TS0P)、薄型四方扁平封裝(thin quad flatpack, TQFP)、系統(tǒng)級封 裝(system in package, SIP)、多芯片封裝(multi chippackage, MCP)、晶片級制造封裝 (wafer-level fabricated package,WFP)、晶片級處理堆棧封裝(wafer-level processed stack package, WSP)等等。雖然不限于本說明書，但是還可以將示范性實施例實施為計算機可讀介質(zhì)上的計 算機可讀代碼。計算機可讀記錄介質(zhì)是能夠?qū)?shù)據(jù)存儲為以后能被計算機系統(tǒng)讀取的程序 的任何數(shù)據(jù)存儲裝置?？勺x計算機記錄介質(zhì)的例子包括只讀存儲器(ROM)、隨機讀取存儲 器(RAM)、⑶-ROM(大容量只讀存儲器)、磁帶、軟盤和光學數(shù)據(jù)存儲裝置。此外，還能夠?qū)?示范性實施例實施為計算機可讀傳輸介質(zhì)上的計算機可讀代碼。計算機可讀傳輸介質(zhì)能夠傳送載波或信號(例如通過互聯(lián)網(wǎng)的有線或無線的數(shù)據(jù)傳輸)。還能夠通過與計算機系統(tǒng) 聯(lián)接的網(wǎng)絡(luò)分布計算機可讀記錄介質(zhì)使得以分布式方式存儲和執(zhí)行計算機可讀代碼。同樣 地，本發(fā)明構(gòu)思所屬的本領(lǐng)域的編程人員能夠容易地解釋用以完成本發(fā)明構(gòu)想的功能性程 序、代碼和代碼段。在上述示范性實施例中，兩個讀出線與像素陣列110中的一列相連接，并且在一 個水平時段期間，CMOS圖像傳感器100從兩行中的共用像素組讀出像素數(shù)據(jù)。然而，應(yīng)該 理解，另外的示范性實施例不限于此。根據(jù)另一個示范性實施例，CMOS圖像傳感器可以包括在每個水平時段期間從像素 陣列的第i列中的多個共用像素組中輸出像素數(shù)據(jù)的多個第一讀出線，以及包括在一個水 平時段期間從像素陣列的第(i+Ι)列中的多個共用像素組中輸出像素數(shù)據(jù)的多個第二讀 出線。也就是說，圖像傳感器可以在每個水平時段期間從至少兩行中的共用像素組中輸出 像素數(shù)據(jù)。此時，在一個水平時段期間通過第一讀出線輸出的像素數(shù)據(jù)、通過第二讀出線輸 出的像素數(shù)據(jù)以及通過第一和第二讀出線輸出的像素數(shù)據(jù)可以對應(yīng)于至少一個基本拜耳 圖案。此外，第i列和第(i+Ι)列中從其讀出像素數(shù)據(jù)的像素可以在每個水平時段在列方 向上順序移位到從其輸出像素數(shù)據(jù)的相鄰后續(xù)像素。比起前面照明圖像傳感器(front-side illumination image sensor，F(xiàn)IS)，具有 更高的金屬布線的自由度的背面照明圖像傳感器(backside illuminationimage sensor, BIS)可以幫助實現(xiàn)根據(jù)示范性實施例的包括多個讀出線的CMOS圖像傳感器。圖10是根據(jù)示范性實施例的包括CMOS圖像傳感器100的電子系統(tǒng)200的框圖。 參考圖10，電子系統(tǒng)200可以包括連接到系統(tǒng)總線210的CMOS圖像傳感器100、處理器 220、存儲單元230、接口單元240和電源單元250。作為例子，電子系統(tǒng)200可以是具有照 相機功能的便攜計算機、數(shù)字照相機、個人數(shù)字助理(PDA)、移動電話等，但是應(yīng)該理解示范 性實施例不限于這些例子。CMOS圖像傳感器100可以生成和輸出與主體對應(yīng)的電圖像信號。在存儲單元230 中可以存儲由CMOS圖像傳感器100生成的圖像。存儲單元230還可以存儲操作電子系統(tǒng) 200的多種應(yīng)用程序。因此，存儲單元230雖然不是必須地但是可以包括非易失性存儲器， 諸如閃存或只讀存儲器(R0M)，即使中斷對電子系統(tǒng)200的供電，非易失性存儲器仍然保留 所存儲的數(shù)據(jù)。處理器220可以執(zhí)行用于電子系統(tǒng)200的多種操作，包括使用從CMOS圖像傳感器 100輸出的像素數(shù)據(jù)的計算。此外，處理器220可以控制電源單元250的整體的操作。存儲 單元230可以臨時存儲用于處理器計算的數(shù)據(jù)或從計算生成的數(shù)據(jù)。因此，存儲單元230 雖然不是必須地但是可以包括諸如臨時存儲數(shù)據(jù)的隨機訪問存儲器(RAM)。接口單元240使得電子系統(tǒng)200能夠與外部裝置或網(wǎng)絡(luò)通信數(shù)據(jù)。電源單元250 可以包括向電子系統(tǒng)200供電的至少一個電池，其獨立于向電子系統(tǒng)200提供從外部電源 接收到的電力的外部電源或電源電路。雖然未示出，但是電子系統(tǒng)200還可以包括顯示單 元，其向用戶提供與包括存儲單元230中存儲的圖像的多種數(shù)據(jù)相對應(yīng)的圖像。如上所述，根據(jù)一個或多個示范性實施例，CMOS圖像傳感器在一個水平時段期間， 從多個行的像素中讀出數(shù)據(jù)，由此提高幀速。此外，CMOS圖像傳感器以與基本拜耳圖案相 對應(yīng)的單位，從多個行的像素中讀出數(shù)據(jù)，因此不需要用于臨時存儲的分離的存儲器，由此降低資源消耗。 雖然參考附圖已經(jīng)具體示出和說明了示范性實施例，本領(lǐng)域的技術(shù)人員將理解， 要不脫離由后面權(quán)利要求所限定的本發(fā)明構(gòu)思的精神和范圍的條件下，可以在此在形式和 細節(jié)上做出多種變化。
權(quán)利要求
1.一種互補金屬氧化物半導體(CM0Q圖像傳感器，包括第一讀出線，其在水平時段期間，從拜耳圖案的像素陣列的第i列的奇數(shù)行中的共用 像素組輸出像素數(shù)據(jù)，其中i是1或大于1的自然數(shù)；第二讀出線，其在所述水平時段期間，從所述像素陣列的第i列的偶數(shù)行中的共用像 素組輸出像素數(shù)據(jù)；第三讀出線，其在所述水平時段期間，從所述像素陣列的第(i+Ι)列的奇數(shù)行中的共 用像素組輸出像素數(shù)據(jù)；以及第四讀出線，其在所述水平時段期間，從所述像素陣列的第(i+Ι)列的偶數(shù)行中的共 用像素組輸出像素數(shù)據(jù)，其中，在所述水平時段期間通過所述第一至第四讀出線輸出的所述像素數(shù)據(jù)對應(yīng)于基 本拜耳圖案，并且第i列和第(i+Ι)列中從其讀出像素數(shù)據(jù)的像素在每個水平時段在列方 向上順序移位。
2.根據(jù)權(quán)利要求1所述的CMOS圖像傳感器，其中所述像素陣列的第i列的多個共用像素組中的每一個具有包括所述基本拜耳圖案的 第一像素和第二像素的1 X 2共用像素結(jié)構(gòu)，其中所述第i列的多個共用像素組包括所述第 i列的奇數(shù)行的共用像素組和所述第i列的偶數(shù)行的共用像素組；以及所述像素陣列的第(i+ι)列的多個共用像素組中的每一個具有包括所述基本拜耳圖 案的第三像素和第四像素的1X2共用像素結(jié)構(gòu)，其中所述第(i+Ι)列的多個共用像素組包 括所述第(i+Ι)列的奇數(shù)行的共用像素組和所述第(i+Ι)列的偶數(shù)行的共用像素組。
3.根據(jù)權(quán)利要求2所述的CMOS圖像傳感器，其中，在第j水平時段期間輸出到所述第一讀出線的像素數(shù)據(jù)是第i列的第k行的共用像素組中的第一像素的數(shù)據(jù)；輸出到所述第二讀出線的像素數(shù)據(jù)是第i列的第(k+Ι)行的共用像素組中的第二像素 的數(shù)據(jù)；輸出到所述第三讀出線的像素數(shù)據(jù)是第(i+ι)列的第k行的共用像素組中的第三像素 的數(shù)據(jù)；輸出到所述第四讀出線的像素數(shù)據(jù)是第(i+ι)列的第(k+Ι)行的共用像素組中的第四 像素的數(shù)據(jù)；以及j是1或大于1的自然數(shù)，并且k是1或大于1的自然數(shù)。
4.根據(jù)權(quán)利要求3所述的CMOS圖像傳感器，其中在第一水平時段期間輸出到所述第一讀出線的像素數(shù)據(jù)來自第i列的第一行的共用 像素組的第二子行中的像素；以及在第一水平時段期間輸出到所述第三讀出線的像素數(shù)據(jù)來自第(i+Ι)列的第一行的 共用像素組的第二子行中的像素。
5.根據(jù)權(quán)利要求1所述的CMOS圖像傳感器，其中所述像素陣列的第i列的多個共用像素組中的每一個具有所述基本拜耳圖案的第一 像素和第二像素互相交替的1X4的共用像素結(jié)構(gòu)，其中所述第i列的多個共用像素組包括 所述第i列的奇數(shù)行的共用像素組和所述第i列的偶數(shù)行的共用像素組；以及所述像素陣列的第(i+Ι)列的多個共用像素組中的每一個具有所述基本拜耳圖案的第三像素和第四像素互相交替的1X4的共用像素結(jié)構(gòu)，其中所述第(i+Ι)列的多個共用像 素組包括所述第(i+Ι)列的奇數(shù)行的共用像素組和所述第(i+Ι)列的偶數(shù)行的共用像素組。
6.根據(jù)權(quán)利要求5所述的CMOS圖像傳感器，其中在第j水平時段期間輸出到所述第一讀出線的像素數(shù)據(jù)是第i列的第k行的共用像素組的兩個第一像素其 中之一的數(shù)據(jù)；輸出到所述第二讀出線的像素數(shù)據(jù)是第i列的第(k+Ι)行的共用像素組的兩個第二像 素其中之一的數(shù)據(jù)；輸出到所述第三讀出線的像素數(shù)據(jù)是第(i+ι)列的第k行的共用像素組的兩個第三像 素其中之一的數(shù)據(jù)；輸出到所述第四讀出線的像素數(shù)據(jù)是第(i+ι)列的第(k+Ι)行的共用像素組的兩個第 四像素其中之一的數(shù)據(jù)；以及j是1或大于1的自然數(shù)，并且k是1或大于1的自然數(shù)。
7.一種電子系統(tǒng)，包括如權(quán)利要求1所述的CMOS圖像傳感器；以及處理器，其對從所述CMOS圖像傳感器輸出的電圖像信號執(zhí)行圖像信號處理。
8.一種互補金屬氧化物傳感器(CM0Q圖像傳感器，包括第一讀出線，其在水平時段期間，從拜耳圖案的像素陣列的列的奇數(shù)行中的共用像素 組輸出像素數(shù)據(jù)；以及第二讀出線，其在所述水平時段期間，從所述像素陣列的列的偶數(shù)行中的共用像素組 輸出像素數(shù)據(jù)，其中，在所述水平時段期間，輸出到所述第一至第二讀出線的像素數(shù)據(jù)對應(yīng)于基本拜 耳圖案，并且每列中從其讀出像素數(shù)據(jù)的像素在每個水平時段在列方向上順序移位。
9.根據(jù)權(quán)利要求8所述的CMOS圖像傳感器，其中所述像素陣列的每列中的多個共用像 素組的每一個具有包括所述基本拜耳圖案的第一像素、第二像素、第三像素和第四像素的 2X2共用像素結(jié)構(gòu)，其中所述多個共用像素組包括所述列的奇數(shù)行的共用像素組和所述列 的偶數(shù)行的共用像素組。
10.根據(jù)權(quán)利要求9所述的CMOS圖像傳感器，其中在第j水平時段期間通過所述第一讀出線，順序輸出所述列的第k行的共用像素組中的第一像素和第二像 素的數(shù)據(jù)；以及通過所述第二讀出線，順序輸出所述列的第(k+Ι)行的共用像素組中的第三像素和第 四像素的數(shù)據(jù)；以及j是1或大于1的自然數(shù)，并且k是1或大于1的自然數(shù)。
11.根據(jù)權(quán)利要求9所述CMOS圖像傳感器，其中在第一水平時段期間輸出第一行的共 用像素組的第二子行中的像素數(shù)據(jù)到所述第一讀出線。
12.—種互補金屬氧化物(CM0Q圖像傳感器，包括多個第一讀出線，其在水平時段期間，從拜耳圖案的像素陣列的第i列中的多個共用 像素組輸出像素數(shù)據(jù)，其中i是1或大于1的自然數(shù)；以及多個第二輸出線，其中在所述水平時段期間，從所述陣列的第(i+Ι)列中的多個共用像素組輸出像素數(shù)據(jù)，其中，在每個水平時段期間，通過所述多個第一讀出線和所述多個第二讀出線輸出的 像素數(shù)據(jù)對應(yīng)于至少一個基本拜耳圖案，并且第i列和第(i+Ι)列中從其讀出像素數(shù)據(jù)的 像素在每個水平時段在列方向上順序移位。
13.一種電子系統(tǒng)，包括如權(quán)利要求12所述的CMOS圖像傳感器；以及處理器，其對從所述CMOS圖像傳感器輸出的電圖像信號執(zhí)行圖像信號處理。
14.一種互補金屬氧化物半導體(CM0Q圖像傳感器的像素數(shù)據(jù)讀出方法，所述方法包括在水平時段期間，從拜耳圖案的像素陣列的第i列的奇數(shù)行中的共用像素組輸出第一 像素數(shù)據(jù)，其中i是1或大于1的自然數(shù)；在所述水平時段期間，從所述像素陣列的第i列的偶數(shù)行中的共用像素組輸出第二像 素數(shù)據(jù)；在所述水平時段期間，從所述像素陣列的第(i+Ι)列的奇數(shù)行中的共用像素組輸出第 三像素數(shù)據(jù)；以及在所述水平時段期間，從所述像素陣列的第(i+Ι)列的偶數(shù)行中的共用像素組輸出第 四像素數(shù)據(jù)，其中，在所述水平時段期間輸出的所述第一至第四讀出像素數(shù)據(jù)對應(yīng)于基本拜耳圖 案，并且第i列和第(i+Ι)列中從其讀出像素數(shù)據(jù)的像素在每個水平時段在列方向上順序 移位。
15.根據(jù)權(quán)利要求14所述的像素數(shù)據(jù)讀出方法，其中所述像素陣列的第i列的多個共用像素組中的每一個具有包括所述基本拜耳圖案的 第一像素和第二像素的1X2的共用像素結(jié)構(gòu)，其中所述第i列的多個共用像素組包括所述 第i列的奇數(shù)行的共用像素組和所述第i列的偶數(shù)行的共用像素組；以及所述像素陣列的第(i+Ι)列的多個共用像素組中的每一個具有包括所述基本拜耳圖 案的第三像素和第四像素的1X2共用像素結(jié)構(gòu)，其中所述第(i+Ι)列的多個共用像素組包 括所述第i+Ι列的奇數(shù)行的共用像素組和所述第(i+Ι)列的偶數(shù)行的共用像素組。
16.根據(jù)權(quán)利要求15所述的像素數(shù)據(jù)讀出方法，其中在第j水平時段期間， 所述第一像素數(shù)據(jù)是第i列的第k行的共用像素組中的第一像素的數(shù)據(jù)；所述第二像素數(shù)據(jù)是第i列的第(k+Ι)行的共用像素組中的第二像素的數(shù)據(jù)； 所述第三像素數(shù)據(jù)是第(i+ι)列的第k行的共用像素組中的第三像素的數(shù)據(jù)； 所述第四像素數(shù)據(jù)是第(i+ι)列的第(k+Ι)行的共用像素組中的第四像素的數(shù)據(jù)；以及j是1或大于1的自然數(shù)，并且k是1或大于1的自然數(shù)。
17.根據(jù)權(quán)利要求15所述的像素數(shù)據(jù)讀出方法，其中在第一水平時段期間輸出的第一像素數(shù)據(jù)來自第i列的第一行的共用像素組的第二 子行的像素；以及在第一水平時段期間輸出的第三像素數(shù)據(jù)來自第(i+Ι)列的第一行的共用像素組的 第二子行的像素。
18.根據(jù)權(quán)利要求14所述的像素數(shù)據(jù)讀出方法，其中所述像素陣列的第i列的多個共用像素組中的每一個具有所述基本拜耳圖案的第一 像素和第二像素互相交替的1X4共用像素結(jié)構(gòu)，其中所述第i列的多個共用像素組包括所 述第i列的奇數(shù)行的共用像素組和所述第i列的偶數(shù)行的共用像素組；以及所述像素陣列的第(i+Ι)列的多個共用像素組中的每一個具有所述基本拜耳圖案的 第三像素和第四像素互相交替的1X4共用像素結(jié)構(gòu)，其中所述第(i+Ι)列的多個共用像素 組包括所述第(i+Ι)列的奇數(shù)行的共用像素組和所述第(i+Ι)列的偶數(shù)行的共用像素組。
19.根據(jù)權(quán)利要求18所述的像素讀出方法，其中在第j水平時段期間所述第一像素數(shù)據(jù)是第i列的第k行的共用像素組的兩個第一像素其中之一的數(shù)據(jù)； 所述第二像素數(shù)據(jù)是第i列的第(k+Ι)行的共用像素組的兩個第二像素其中之一的數(shù)據(jù)；所述第三像素數(shù)據(jù)是第(i+ι)列的第k行的共用像素組的兩個第三像素其中之一的數(shù)據(jù)；所述第四像素數(shù)據(jù)是第(i+ι)列的第(k+Ι)行的共用像素組的兩個第四像素其中之一 的數(shù)據(jù)；以及j是1或大于1的自然數(shù)，并且k是1或大于1的自然數(shù)。
20.一種互補接收氧化物半導體(CM0Q圖像傳感器的像素數(shù)據(jù)讀出方法，所述方法包括在水平時段期間，從拜耳圖案的像素陣列的列中的每一列的奇數(shù)行中的共用像素組輸 出第一像素數(shù)據(jù)；在所述水平時段期間，從所述像素陣列的列的偶數(shù)行中的共用像素組輸出第二像素數(shù)據(jù)，其中，在所述水平時段期間輸出的所述第一像素數(shù)據(jù)和所述第二像素數(shù)據(jù)對應(yīng)于基本 拜耳圖案，并且每列中從其讀出像素數(shù)據(jù)的像素在每個水平時段在列方向上順序移位。
全文摘要
本發(fā)明提供了互補金屬氧化物半導體(CMOS)圖像傳感器及其像素數(shù)據(jù)讀出方法。CMOS圖像傳感器包括第一讀出線，其在水平時段期間，從拜耳(Bayer)圖案的像素陣列的一列的奇數(shù)行中的共用像素組輸出像素數(shù)據(jù)；以及第二讀出線，其在水平時段期間，從該像素陣列的列的偶數(shù)行中的共用像素組輸出像素數(shù)據(jù)，其中在水平時段期間通過第一至第四讀出線輸出的像素數(shù)據(jù)對應(yīng)于基本拜耳圖案，并且每列中從其讀出像素數(shù)據(jù)的像素在每個水平時段在列方向上順序移位。
文檔編號H04N5/341GK102137237SQ20101061497
公開日2011年7月27日 申請日期2010年12月30日 優(yōu)先權(quán)日2010年1月21日
發(fā)明者夏伊.哈馬米, 安正查, 尤里.弗里德曼, 尤齊.希齊, 張東潤, 樸英桓, 李景鎬, 金永燦 申請人:三星電子株式會社