專利名稱：高速數(shù)據(jù)傳輸系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及移動(dòng)通信領(lǐng)域，尤其涉及一種高速數(shù)據(jù)傳輸系統(tǒng)。
背景技術(shù)：
差分傳輸具有抗干擾能力強(qiáng)、能有效抑制電磁干擾以及時(shí)序定位精準(zhǔn)等優(yōu)點(diǎn)，因 此被廣泛應(yīng)用。傳統(tǒng)的差分傳輸即將單端的TTL(Transistor transistor logic，晶體管-晶體管 邏輯集成電路)信號(hào)經(jīng)過差分發(fā)送芯片變成差分信號(hào)，然后通過雙絞線傳輸，接收端再經(jīng) 過差分接收芯片將雙端的差分信號(hào)轉(zhuǎn)換成單端的TTL信號(hào)。但在傳輸高速并行數(shù)據(jù)時(shí)，在 結(jié)構(gòu)上和可實(shí)現(xiàn)性上都存在著問題?，F(xiàn)有的差分傳輸系統(tǒng)在高速傳輸并行數(shù)據(jù)時(shí)通常采用多個(gè)差分發(fā)送芯片和接收 芯片來完成數(shù)據(jù)傳輸。該技術(shù)實(shí)現(xiàn)了高速并行數(shù)據(jù)的傳輸，數(shù)據(jù)發(fā)送方將所有并行信號(hào)以 及時(shí)鐘通過差分發(fā)送芯片轉(zhuǎn)換成差分信號(hào)，然后通過匹配電纜傳輸至數(shù)據(jù)接收方，數(shù)據(jù)接 收方再將差分信號(hào)還原為原始的單端并行信號(hào)。然而這種傳輸系統(tǒng)通常具有以下缺點(diǎn)該 傳輸模式的電路模型較為龐大，不便于設(shè)計(jì)以及調(diào)試；傳輸介質(zhì)為多對差分電纜，電纜的制 作極其不方便；多路信號(hào)同時(shí)傳輸，相互干擾較大，傳輸不穩(wěn)定；該系統(tǒng)只能單向傳輸，若 要雙向傳輸則需要再加上這樣一個(gè)傳輸模塊，電路模型更為復(fù)雜。綜上可知，現(xiàn)有的高速數(shù)據(jù)傳輸系統(tǒng)在實(shí)際使用上，顯然存在不便與缺陷，所以有 必要加以改進(jìn)。

實(shí)用新型內(nèi)容針對上述的缺陷，本實(shí)用新型的目的在于提供一種高速數(shù)據(jù)傳輸系統(tǒng)，其降低了 高速傳輸?shù)某杀?，更容易?shí)現(xiàn)實(shí)時(shí)雙向的高速數(shù)據(jù)傳輸。為了實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種高速數(shù)據(jù)傳輸系統(tǒng)，包括數(shù)據(jù)發(fā)送方以 及數(shù)據(jù)接收方，所述數(shù)據(jù)發(fā)送方和數(shù)據(jù)接收方分別包括依次連接的FPGA、內(nèi)嵌有串行器和 解串行器的集成電路以及作為數(shù)據(jù)傳輸接口的RJ45網(wǎng)口，所述數(shù)據(jù)發(fā)送方的RJ45網(wǎng)口與 所述數(shù)據(jù)接收方的RJ45網(wǎng)口之間通過網(wǎng)線連接。根據(jù)本實(shí)用新型的高速數(shù)據(jù)傳輸系統(tǒng)，其特征在于，所述集成電路為DS92LV16芯 片。本實(shí)用新型一種高速數(shù)據(jù)傳輸系統(tǒng)通過數(shù)據(jù)發(fā)送方的FPGA產(chǎn)生數(shù)據(jù)，集成電路 的串行器將并行TTL信號(hào)轉(zhuǎn)換為串行低壓差分信號(hào)，然后通過RJ45網(wǎng)口和網(wǎng)線將該串行低 壓差分信號(hào)傳輸?shù)綌?shù)據(jù)接收方；在數(shù)據(jù)接收方，集成電路內(nèi)嵌的解串行器將接收到的串行 低壓差分信號(hào)轉(zhuǎn)換為并行TTL信號(hào)，再通過FPGA驗(yàn)證接收到的數(shù)據(jù)。顯而易見，在本實(shí)用新 型中，數(shù)據(jù)發(fā)送方也可作為數(shù)據(jù)接收方，數(shù)據(jù)接收方則相應(yīng)作為數(shù)據(jù)發(fā)送方，也即本實(shí)用新 型可以進(jìn)行雙向傳輸。相對于現(xiàn)有技術(shù)，本實(shí)用新型可以進(jìn)行雙向傳輸，且電路結(jié)構(gòu)簡單， 可靠性高，傳輸速率高，以網(wǎng)線做為傳輸介質(zhì)，通用方便且節(jié)省成本。借此，本實(shí)用新型降低
3了高速傳輸?shù)某杀?，更容易?shí)現(xiàn)實(shí)時(shí)雙向的高速數(shù)據(jù)傳輸。優(yōu)選的是，集成電路為DS92LV16芯片，DS92LV16是一款16位低壓差分的串并轉(zhuǎn) 換芯片。其高度靈活的計(jì)時(shí)電路可容許輸入頻率在25 80MHz范圍內(nèi)可變，芯片之間的計(jì) 時(shí)差可以保證在士5%的范圍之內(nèi)，這款芯片也設(shè)有局部及線路回環(huán)模式，可將信號(hào)重復(fù)送 回電路板(局部)或送回電纜或地板(線路)，使預(yù)設(shè)定的系統(tǒng)可以更容易分隔，有助于加 強(qiáng)系統(tǒng)的測試能力。

圖1是本實(shí)用新型的系統(tǒng)結(jié)構(gòu)圖；圖2是本實(shí)用新型的DS92LV16芯片的內(nèi)部結(jié)構(gòu)圖。
具體實(shí)施方式
為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，
以下結(jié)合附圖及實(shí)施 例，對本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋 本實(shí)用新型，并不用于限定本實(shí)用新型。如圖1所示，本實(shí)用新型一種高速傳輸系統(tǒng)100，包括數(shù)據(jù)發(fā)送方10以及數(shù)據(jù)接 收方20。數(shù)據(jù)發(fā)送方10和數(shù)據(jù)接收方20分別包括依次連接的FPGA (Field Programmable Gate Array，現(xiàn)場可編程門陣列)30、內(nèi)嵌有串行器41和解串行器42的集成電路40以及作 為數(shù)據(jù)傳輸接口的RJ45網(wǎng)口 50，數(shù)據(jù)發(fā)送方10的RJ45網(wǎng)口 50與數(shù)據(jù)接收方20的RJ45 網(wǎng)口 50之間通過網(wǎng)線60連接。進(jìn)行收發(fā)數(shù)據(jù)時(shí)，數(shù)據(jù)發(fā)送方10的FPGA 30產(chǎn)生數(shù)據(jù)，集成電路40的串行器41 將并行TTL信號(hào)轉(zhuǎn)換為串行低壓差分信號(hào)，然后通過RJ45網(wǎng)口 50和網(wǎng)線60將該串行低壓 差分信號(hào)傳輸?shù)綌?shù)據(jù)接收方20 ；在數(shù)據(jù)接收方20，集成電路40內(nèi)嵌的解串行器42將接收 到的串行低壓差分信號(hào)轉(zhuǎn)換為并行TTL信號(hào)，再通過FPGA 30驗(yàn)證接收到的數(shù)據(jù)。顯而易 見，在本系統(tǒng)中，數(shù)據(jù)發(fā)送方10也可作為數(shù)據(jù)接收方20，數(shù)據(jù)接收方20則相應(yīng)作為數(shù)據(jù)發(fā) 送方10，也即高速傳輸系統(tǒng)100可以進(jìn)行雙向傳輸。相對于現(xiàn)有技術(shù)，本實(shí)用新型可以進(jìn)行雙向傳輸，且電路結(jié)構(gòu)簡單，可靠性高，傳 輸速率高，以網(wǎng)線做為傳輸介質(zhì)，通用方便且節(jié)省成本。借此，本實(shí)用新型降低了高速傳輸 的成本，更容易實(shí)現(xiàn)實(shí)時(shí)雙向的高速數(shù)據(jù)傳輸。FPGA 30優(yōu)選采用cyclone系列，用戶可支配I/O豐富，內(nèi)嵌的PLL可將工作頻率 提高至200MHz以上，是一種高密度、高性能的并行處理器，非常適合于并行數(shù)據(jù)的接收和 實(shí)時(shí)驗(yàn)證。優(yōu)選的是，集成電路40為DS92LV16芯片。DS92LV16芯片是一款16位低壓差分的 串并轉(zhuǎn)換芯片，如圖2所示，其主要包括串并轉(zhuǎn)換單元、并串轉(zhuǎn)換單元、鎖存器、選擇器、時(shí) 序控制單元、電源控制單元以及鎖相環(huán)等。其高度靈活的計(jì)時(shí)電路可容許輸入頻率在25 80MHz范圍內(nèi)可變，芯片之間的計(jì)時(shí)差可以保證在士5%的范圍之內(nèi)，這款芯片也設(shè)有局部 及線路回環(huán)模式，可將信號(hào)重復(fù)送回電路板(局部)或送回電纜或地板(線路)，使預(yù)設(shè)定 的系統(tǒng)可以更容易分隔，有助于加強(qiáng)系統(tǒng)的測試能力，使問題更容易得到解決。高速傳輸系統(tǒng)100的數(shù)據(jù)傳輸接口采用不帶變壓器的RJ45網(wǎng)口 50，以CAT5e網(wǎng)線60為傳輸介質(zhì)，通用方便、結(jié)構(gòu)可靠，使高速數(shù)據(jù)傳輸變得更為簡單。綜上所述，本實(shí)用新型一種高速數(shù)據(jù)傳輸系統(tǒng)通過數(shù)據(jù)發(fā)送方的FPGA產(chǎn)生數(shù)據(jù)， 集成電路的串行器將并行TTL信號(hào)轉(zhuǎn)換為串行低壓差分信號(hào)，然后通過RJ45網(wǎng)口和網(wǎng)線將 該串行低壓差分信號(hào)傳輸?shù)綌?shù)據(jù)接收方；在數(shù)據(jù)接收方，集成電路內(nèi)嵌的解串行器將接收 到的串行低壓差分信號(hào)轉(zhuǎn)換為并行TTL信號(hào)，再通過FPGA驗(yàn)證接收到的數(shù)據(jù)。顯而易見， 在本系統(tǒng)中，數(shù)據(jù)發(fā)送方也可作為數(shù)據(jù)接收方，數(shù)據(jù)接收方則相應(yīng)作為數(shù)據(jù)發(fā)送方，也即本 實(shí)用新型可以進(jìn)行雙向傳輸。相對于現(xiàn)有技術(shù)，本實(shí)用新型可以進(jìn)行雙向傳輸，且電路結(jié)構(gòu) 簡單，可靠性高，傳輸速率高，以網(wǎng)線做為傳輸介質(zhì)，通用方便且節(jié)省成本。借此，本實(shí)用新 型降低了高速傳輸?shù)某杀荆菀讓?shí)現(xiàn)實(shí)時(shí)雙向的高速數(shù)據(jù)傳輸。當(dāng)然，本實(shí)用新型還可有其它多種實(shí)施例，在不背離本實(shí)用新型精神及其實(shí)質(zhì)的 情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本實(shí)用新型作出各種相應(yīng)的改變和變形，但這些 相應(yīng)的改變和變形都應(yīng)屬于本實(shí)用新型所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求一種高速數(shù)據(jù)傳輸系統(tǒng)，其特征在于，包括數(shù)據(jù)發(fā)送方以及數(shù)據(jù)接收方，所述數(shù)據(jù)發(fā)送方和數(shù)據(jù)接收方分別包括依次連接的FPGA、內(nèi)嵌有串行器和解串行器的集成電路以及作為數(shù)據(jù)傳輸接口的RJ45網(wǎng)口，所述數(shù)據(jù)發(fā)送方的RJ45網(wǎng)口與所述數(shù)據(jù)接收方的RJ45網(wǎng)口之間通過網(wǎng)線連接。
2.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)傳輸系統(tǒng)，其特征在于，所述集成電路為DS92LV16-H-* | I心片。
專利摘要本實(shí)用新型公開了一種高速數(shù)據(jù)傳輸系統(tǒng)，包括數(shù)據(jù)發(fā)送方以及數(shù)據(jù)接收方，所述數(shù)據(jù)發(fā)送方和數(shù)據(jù)接收方分別包括依次連接的FPGA、內(nèi)嵌有串行器和解串行器的集成電路以及作為數(shù)據(jù)傳輸接口的RJ45網(wǎng)口，數(shù)據(jù)發(fā)送方的RJ45網(wǎng)口與數(shù)據(jù)接收方的RJ45網(wǎng)口之間通過網(wǎng)線連接。在本實(shí)用新型中，數(shù)據(jù)發(fā)送方也可作為數(shù)據(jù)接收方，數(shù)據(jù)接收方則相應(yīng)作為數(shù)據(jù)發(fā)送方，也即本實(shí)用新型可以進(jìn)行雙向傳輸。相對于現(xiàn)有技術(shù)，本實(shí)用新型可以進(jìn)行雙向傳輸，且電路結(jié)構(gòu)簡單，可靠性高，傳輸速率高，以網(wǎng)線做為傳輸介質(zhì)，通用方便且節(jié)省成本。借此，本實(shí)用新型降低了高速傳輸?shù)某杀?，更容易?shí)現(xiàn)實(shí)時(shí)雙向的高速數(shù)據(jù)傳輸。
文檔編號(hào)H04L5/14GK201657018SQ20102016059
公開日2010年11月24日 申請日期2010年4月9日 優(yōu)先權(quán)日2010年4月9日
發(fā)明者何建新 申請人:成都遠(yuǎn)望科技有限責(zé)任公司;成都信息工程學(xué)院;何建新