專利名稱：模擬bbu測試儀硬件系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種測試儀器的硬件系統(tǒng)，具體地說，是涉及一種用于RRU系統(tǒng) 功能與性能測試的模擬BBU測試儀硬件系統(tǒng)。
背景技術(shù)：
RRU定標(biāo)是RRU子系統(tǒng)為了保證校準(zhǔn)和DPD正常運(yùn)行，在子系統(tǒng)裝配完成后，對 RRU子系統(tǒng)各鏈路增益的一致性和準(zhǔn)確性補(bǔ)償。在研發(fā)早期，均采用手動定標(biāo)的方式，手動 定標(biāo)對定標(biāo)人員的技術(shù)要求極高，必須要對子系統(tǒng)產(chǎn)品定標(biāo)流程有深刻的理解，而且還必 須有豐富的射頻測試知識，同時由于測試過程繁瑣，數(shù)據(jù)記錄繁多，一般情況下需兩人協(xié)做 完成。據(jù)統(tǒng)計(jì)，每個產(chǎn)品中每個通道需要兩個工作人員同時工作一天才能完成。RRU測試是RRU在生產(chǎn)過程中，為了保證產(chǎn)品性能能滿足客戶要求的指標(biāo)，減少不 良品出貨的重要環(huán)節(jié)，同時也是研發(fā)人員驗(yàn)證產(chǎn)品性能的重要手段。研發(fā)早期，同樣采用手 動測試的方式。與手動定標(biāo)的情況相似，手動測試要求測試人員有豐富的系統(tǒng)測試經(jīng)驗(yàn)。據(jù) 統(tǒng)計(jì)，在研發(fā)過程中每個產(chǎn)品每個通道重要指標(biāo)測試需要兩個工作人員同時工作0. 75天， 而在生產(chǎn)過程中每個產(chǎn)品還要經(jīng)過多次的測試，使得產(chǎn)品性能測試既費(fèi)時又費(fèi)力。綜上所述，RRU定標(biāo)和測試采用人工手動定標(biāo)、測試，不僅造成了研發(fā)周期的延長， 還導(dǎo)致了生產(chǎn)效率的下降，已經(jīng)不能滿足實(shí)際研發(fā)、生產(chǎn)的需要。自動化的定標(biāo)測試系統(tǒng)的 出現(xiàn)成為RRU系統(tǒng)發(fā)展的必然。而在定標(biāo)測試系統(tǒng)中，模擬BBU測試系統(tǒng)的又是其最主要 的測試設(shè)備，它直接影響著定標(biāo)與測試的準(zhǔn)確性，對RRU定標(biāo)和測試起著至關(guān)重要的作用。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種模擬BBU測試儀硬件系統(tǒng)，解決現(xiàn)有技術(shù)中的問 題，不僅使模擬BBU系統(tǒng)的硬件測試效率得到大幅度提高，使產(chǎn)品質(zhì)量得到有效保障，還能 節(jié)約大量人力物力，以及測試成本。為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案如下模擬BBU測試儀硬件系統(tǒng)，其特征在于，包括主控制器，與主控制器連接的FPGA DSP和時鐘模塊，以及與FPGA連接的光電轉(zhuǎn)換模塊，與時鐘模塊連接的電源模塊。進(jìn)一步地，所述FPGA分別通過網(wǎng)絡(luò)接口和電源總線與主控制器連接。網(wǎng)絡(luò)接口主 要用于FPGA與主控制器的數(shù)據(jù)傳輸，而電源總線則用于為FPGA與主控制器供電，保證芯片 的正常運(yùn)轉(zhuǎn)。所述DSP通過PCI與主控制器連接。所述DSP通過EMIFB接口與FPGA相連，通過直接讀寫FPGA內(nèi)部存儲區(qū)實(shí)現(xiàn)兩者 的數(shù)據(jù)傳輸。所述光電轉(zhuǎn)換模塊的數(shù)目為2。兩個光電轉(zhuǎn)換模塊分別作為主模塊和從模塊為系 統(tǒng)提供2. 5Gbit/s速率光纖傳輸，以及串行解串與完成、恢復(fù)時鐘同步。為實(shí)現(xiàn)系統(tǒng)與互聯(lián)網(wǎng)的連接，保證系統(tǒng)各模塊程序的順利更新，本實(shí)用新型還設(shè)置有主控制器連接的網(wǎng)卡。本實(shí)用新型還設(shè)置有與主控制器連接的電平轉(zhuǎn)換模塊、復(fù)位模塊、CPLD、FLASH和 DDR2。其中，CPLD、FLASH連接于主控制器的電源總線上。與現(xiàn)有技術(shù)相比，本實(shí)用新型具有的有益效果在于通過系統(tǒng)設(shè)計(jì)，實(shí)現(xiàn)了模擬 BBU測試儀的硬件系統(tǒng)，在根據(jù)實(shí)際需要載入軟件后，即可實(shí)現(xiàn)對模擬BBU系統(tǒng)的性能與功 能測試，既方便又靈活；而且，本實(shí)用新型所述的硬件系統(tǒng)具有高效的數(shù)據(jù)傳輸能力，能保 證系統(tǒng)模塊程序的實(shí)時更新，確保系統(tǒng)的測試結(jié)果與互聯(lián)網(wǎng)同步，以及測試結(jié)果的準(zhǔn)確性； 再者，本實(shí)用新型的實(shí)現(xiàn)，為系統(tǒng)測試節(jié)省了大量的人力物力，以及系統(tǒng)測試成本，為產(chǎn)品 市場競爭力奠定了堅(jiān)實(shí)的基礎(chǔ)。本實(shí)用新型主要應(yīng)用于模擬BBU系統(tǒng)的性能與功能測試，具有很高的實(shí)用價值。
圖1為本實(shí)用新型的系統(tǒng)框圖。
具體實(shí)施方式

以下結(jié)合附圖與實(shí)施例對本實(shí)用新型作進(jìn)一步說明。實(shí)施例如圖1所示，模擬BBU測試儀硬件系統(tǒng)，主要包括主控制器，與主控制器連接的 FPGA、DSP和時鐘模塊，以及與FPGA連接的光電轉(zhuǎn)換模塊，與時鐘模塊連接的電源模塊。其 中，所述FPGA分別通過網(wǎng)絡(luò)接口和電源總線與主控制器連接，DSP通過PCI與主控制器連 接，而DSP則通過EMIFB接口與FPGA相連。所述光電轉(zhuǎn)換模塊共有兩塊，分別作為主、從模 塊為系統(tǒng)提供光電轉(zhuǎn)換功能。系統(tǒng)中還設(shè)置有與主控制器連接的網(wǎng)卡、電平轉(zhuǎn)換模塊、CPLD、FLASH和復(fù)位模塊 等附加功能的模塊。網(wǎng)卡主要用于系統(tǒng)與外部網(wǎng)絡(luò)連接，特別是與互聯(lián)網(wǎng)連接，為主控制 器、DSP、FPGA的程序更新提供實(shí)現(xiàn)的基礎(chǔ)。其中，DSP的程序更新通過PCI總線實(shí)現(xiàn)，F(xiàn)PGA 的程序更新通過CPLD以select Map的方式實(shí)現(xiàn)，而主控制器的程序更新在Iinux環(huán)境下， 通過網(wǎng)絡(luò)實(shí)現(xiàn)。在參數(shù)配置上，DSP的參數(shù)配置通過PCI總線實(shí)現(xiàn)，F(xiàn)PGA的參數(shù)配置通過 local bus實(shí)現(xiàn)，時鐘模塊和光電轉(zhuǎn)換模塊的參數(shù)配置通過CPLD實(shí)現(xiàn)。電平轉(zhuǎn)換模塊為主 控制器提供DEBUG接口，一般采用標(biāo)準(zhǔn)RS232串口 ；復(fù)位模塊共有兩個，分別用于整個系統(tǒng) 復(fù)位和DSP復(fù)位。上述實(shí)施例僅為本實(shí)用新型的最優(yōu)實(shí)施例，并非表明本實(shí)用新型的保護(hù)范圍僅限 于此，使用時還可以根據(jù)實(shí)際需要對系統(tǒng)進(jìn)行適當(dāng)修改，如添加或減小一些不必要的功能 模塊，諸如此類情況仍然應(yīng)屬于本實(shí)用新型的保護(hù)范圍。
權(quán)利要求模擬BBU測試儀硬件系統(tǒng)，其特征在于，包括主控制器，與主控制器連接的FPGA、DSP和時鐘模塊，以及與FPGA連接的光電轉(zhuǎn)換模塊，與時鐘模塊連接的電源模塊。
2.根據(jù)權(quán)利要求1所述的模擬BBU測試儀硬件系統(tǒng)，其特征在于，所述FPGA分別通過 網(wǎng)絡(luò)接口和電源總線與主控制器連接。
3.根據(jù)權(quán)利要求2所述的模擬BBU測試儀硬件系統(tǒng)，其特征在于，所述DSP通過PCI與 主控制器連接。
4.根據(jù)權(quán)利要求3所述的模擬BBU測試儀硬件系統(tǒng)，其特征在于，所述DSP通過EMIFB 接口與FPGA相連。
5.根據(jù)權(quán)利要求1所述的模擬BBU測試儀硬件系統(tǒng)，其特征在于，所述光電轉(zhuǎn)換模塊的 數(shù)目為2。
6.根據(jù)權(quán)利要求1所述的模擬BBU測試儀硬件系統(tǒng)，其特征在于，還設(shè)置有與主控制器 連接的網(wǎng)卡。
7.根據(jù)權(quán)利要求1所述的模擬BBU測試儀硬件系統(tǒng)，其特征在于，還設(shè)置有與主控制器 連接的電平轉(zhuǎn)換模塊。
8.根據(jù)權(quán)利要求1所述的模擬BBU測試儀硬件系統(tǒng)，其特征在于，還設(shè)置有與主控制器 連接的CPLD和FLASH。
9.根據(jù)權(quán)利要求1所述的模擬BBU測試儀硬件系統(tǒng)，其特征在于，還設(shè)置有與主控制器 連接的復(fù)位模塊。
專利摘要本實(shí)用新型公開了一種模擬BBU測試儀硬件系統(tǒng)，屬于RRU測試技術(shù)，主要解決現(xiàn)有技術(shù)中RRU測試全手動操作、效率低下的問題。該模擬BBU測試儀硬件系統(tǒng)包括主控制器，與主控制器連接的FPGA、DSP和時鐘模塊，以及與FPGA連接的光電轉(zhuǎn)換模塊，與時鐘模塊連接的電源模塊。所述FPGA分別通過網(wǎng)絡(luò)接口和電源總線與主控制器連接，DSP通過PCI與主控制器連接，而DSP又通過EMIFB接口與FPGA相連。本實(shí)用新型屬于RRU測試系統(tǒng)中最主要的硬件設(shè)備——模擬BBU測試儀，不僅結(jié)構(gòu)簡單，操作方便，而且測試效率高，為RRU測試節(jié)約了大量的人力物力成本。
文檔編號H04W24/00GK201742563SQ201020513520
公開日2011年2月9日 申請日期2010年8月31日 優(yōu)先權(quán)日2010年8月31日
發(fā)明者宋敏, 肖龍剛, 馬驍 申請人:芯通科技(成都)有限公司