專利名稱：信號延遲裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，具體涉及信號延遲裝置和方法。
背景技術(shù)：
在通信應(yīng)用中，為了實現(xiàn)信號同步或時間對準(zhǔn)，通常需要對信號進行延遲。以基于時分多址(TDMA)的通信系統(tǒng)為例，TDMA是高精度時間同步系統(tǒng)，針對這種系統(tǒng)，中國移動公司開發(fā)了稱為1PPS+T0D接口的高精度時間同步接口。然而，1PPS+T0D接口規(guī)范不是針對所有同步系統(tǒng)的統(tǒng)一接口規(guī)范。為了與其他接口(例如GPS，由Broadcom公司專門開 發(fā)的broadsync接口)兼容，必須進行接口協(xié)議轉(zhuǎn)換，而接口轉(zhuǎn)換會帶來由于轉(zhuǎn)換處理時間導(dǎo)致的時間等待，這導(dǎo)致在一些情況下，IPPS脈沖不與整數(shù)秒的時間點對準(zhǔn)，此時應(yīng)當(dāng)將IPPS延遲，以使IPPS與整數(shù)秒時間點對準(zhǔn)。TOD信息可以攜帶時間偏移，例如，如果TOD值是2. 05s,即，IPPS的上升沿是在2. 05s，應(yīng)當(dāng)將IPPS延遲到3. OOs0已經(jīng)提出了對IPPS信號進行延遲的一些方法。一種方法是基于本地時鐘周期來重新創(chuàng)建IPPS信號，S卩，由本地或參考時鐘對延遲時長進行計數(shù)，以延遲原始IPPS信號，得到延遲的IPPS信號。這種方法原理簡單，且延遲時間尺度可以較大，但是延遲時間精度不夠，一般會存在土一個時鐘周期的誤差，因為在這種情況下時間精度完全取決于本地參考時鐘的頻率精度和穩(wěn)定性。另一種方法是采用可編程延遲鏈，將IPPS信號傳遞通過延遲鏈，同時該延遲鏈的延遲值可以受到從TOD信息獲得的控制字的控制，從而實現(xiàn)所需的延遲。由于延遲鏈中每個延遲單元延遲值大約可以為150pS，因此可以實現(xiàn)較高的延遲時間精度。此時，延遲分辨率由延遲單元的傳播延遲限定，延遲時間尺度較小。但是，如果所需延遲時間較長，則需要大量的延遲單元級聯(lián)，隨著級聯(lián)級數(shù)目增加，延遲時間誤差會累積，導(dǎo)致復(fù)雜的電路結(jié)構(gòu)和較大的延遲誤差。因此，需要一種信號延遲技術(shù)，能夠避免現(xiàn)有方法的不足，實現(xiàn)對信號的高精度延遲。

發(fā)明內(nèi)容
根據(jù)本發(fā)明實施例，提出了一種信號延遲裝置，能夠?qū)⑤斎胄盘栄舆t預(yù)定時段，該信號延遲裝置包括第一同步電路，利用參考時鐘信號對輸入信號進行同步，并輸出同步后的輸入信號，作為第一同步信號，所述第一同步信號相對于輸入信號被延遲了第一時段；計算電路，確定第一時段，并根據(jù)預(yù)定時段和第一時段計算第二和第三時段，其中，第一時段、第二時段與第三時段之和等于預(yù)定時段；第一延遲電路，將第一同步信號延遲第二時段，并輸出延遲后的第一同步信號，作為第一延遲信號；以及第二延遲電路，將第一延遲信號延遲第三時段，獲得第二延遲信號，作為將輸入信號遲延預(yù)定時段后的信號。
根據(jù)本發(fā)明實施例，信號延遲裝置還包括校正電路，利用輸入信號對參考時鐘信號的周期進行校正，并輸出校正后的周期，作為校正周期；其中，計算電路接收從校正電路輸出的校正周期，并在計算中利用所述校正周期。
根據(jù)本發(fā)明實施例，提出了一種信號延遲方法，能夠?qū)⑤斎胄盘栄舆t預(yù)定時段，該信號延遲方法包括如下步驟a.利用參考時鐘信號對輸入信號進行同步，并輸出同步后的輸入信號作為第一同步信號，所述第一同步信號相對于輸入信號被延遲了第一時段；b.確定第一時段，并根據(jù)預(yù)定時段和第一時段計算第二時段和第三時段，其中，第一時段、第二時段與第三時段之和等于預(yù)定時段；c.將第一同步信號延遲第二時段，并輸出延遲后的第一同步信號，作為第一延遲信號；以及d.將第一延遲信號延遲第三時段，獲得第二延遲信號，作為將輸入信號遲延預(yù)定時段后的信號。


通過下面結(jié)合

本發(fā)明的優(yōu)選實施例，將使本發(fā)明的上述及其它目的、特征和優(yōu)點更加清楚，其中圖I是根據(jù)本發(fā)明實施例的信號延遲裝置的示意框圖；圖2是圖I所示信號延遲裝置中的第一同步電路的示意框圖；圖3是圖I所示信號延遲裝置中的計算電路的示意框圖；圖4是根據(jù)本發(fā)明另一實施例的信號延遲裝置的示意框圖；圖5是圖4所示信號延遲裝置中的校正電路的示意框圖；圖6是1PPS+T0D時間接口信號的示意圖；圖7是說明IPPS /[目號延遲的原理不意圖；圖8是根據(jù)本發(fā)明實施例的信號延遲裝置的具體示例結(jié)構(gòu)圖；圖9是本發(fā)明實施例的信號延遲裝置中采用的雙邊沿時間數(shù)字轉(zhuǎn)換電路；圖10是本發(fā)明實施例的信號延遲裝置中采用的可編程延遲鏈；圖11是說明采用IPPS信號對參考時鐘進行校正的原理示意圖；圖12是根據(jù)本發(fā)明實施例的校正單元的具體示例結(jié)構(gòu)圖；圖13是圖11所示校正單元中Syn_Start電路的示例結(jié)構(gòu)圖；圖14a和14b分別示出了采用參考時鐘信號的下降沿和上升沿對IPPS信號進行采樣時的各個相關(guān)信號的波形圖；圖15是圖12所示校正單元中Syn_End電路的示例結(jié)構(gòu)圖；圖16a_16d分別示出了采用參考時鐘信號的下降沿和上升沿對lPPS_Start和IPPS.End信號進行采樣而得到的四種情況下各個相關(guān)信號的波形圖；圖17是根據(jù)本發(fā)明實施例的信號延遲方法的示意流程圖；以及圖18是根據(jù)本發(fā)明另一實施例的信號延遲方法中進行參考時鐘校正的示意流程圖。
具體實施例方式發(fā)明人注意到可以將基于本地時鐘周期的信號延遲以及采用延遲鏈的信號延遲結(jié)合起來，將信號延遲預(yù)定時段。例如，給定預(yù)定的延遲時段為Time_Delay，在利用本地時鐘信號對要延遲的信號進行同步之后，同步導(dǎo)致的延遲時段為Time_Syn，則可以確定Durationl = Time_Delay_Time_Syn中包含多少個本地時鐘周期。由此，可以首先采用延遲尺度較大的基于本地時鐘周期的信號延遲技術(shù)，將信號延遲整數(shù)個周期T，例如N個周期，N是大于等于I的整數(shù)。然后，根據(jù)Durationl與N*T之差(一般而言，比一個參考時鐘周期短)，采用延遲尺度較小的延遲鏈，將延遲后的信號再延遲Duration2 = Durat ion I-N*T,由此，經(jīng)過同步和兩級延遲，就能夠得到所需的延遲信號了。這樣，可以達到較高的延遲時間精度和較低的實現(xiàn)成本，避免了土 一個時鐘周期的誤差，并且避免了延遲鏈中過多的延遲單元級聯(lián)帶來的誤差。 此外，發(fā)明人注意到當(dāng)要延遲的信號是如1PPS+T0D接口等高精度頻率信號時，可以采用這種信號對本地時鐘進行頻率或周期校正，并在信號延遲期間使用校正的本地時鐘周期。這樣，即使本地時鐘不具有精確的頻率或周期，也可以使用這種高精度頻率信號來校正本地時鐘周期。由此，在利用本地時鐘作為參考時鐘的典型情況下，避免了時間精度完全取決于本地時鐘的頻率精度和穩(wěn)定性這一弊端，進一步提高了延遲時間精度。以上說明了本發(fā)明的基本思想。以下參照附圖，對本發(fā)明的示例實施例進行詳細(xì)描述，本發(fā)明不限于下述示例實施例。為了清楚描述本發(fā)明的基本思想，附圖中僅示出了與本發(fā)明的技術(shù)方案密切相關(guān)的部件、功能或步驟，并且以下描述中省略了對已知技術(shù)、功能、部件或步驟的具體描述。在以下描述中，首先對根據(jù)本發(fā)明實施例的信號延遲裝置的示意構(gòu)成進行說明，然后以1PPS+T0D接口為例，對信號延遲裝置的具體示例結(jié)構(gòu)進行描述。但是，本發(fā)明實施例不限于這種具體示例，而是可以根據(jù)需要，應(yīng)用于多種信號的延遲和時間對準(zhǔn)。此外，附圖中的示意框圖和電路結(jié)構(gòu)圖中示出了與本發(fā)明實施例有關(guān)的元素、結(jié)構(gòu)和連接關(guān)系，省略了本領(lǐng)域技術(shù)人員熟知的元素、結(jié)構(gòu)和連接關(guān)系，以清楚顯示本發(fā)明實施例。圖I是根據(jù)本發(fā)明實施例的信號延遲裝置的示意框圖，該信號延遲裝置能夠?qū)⑤斎胄盘朓n_Sig延遲預(yù)定時段Delay。如圖I所示,該信號延遲裝置包括第一同步電路10、計算電路12、第一延遲電路14和第二延遲電路16。第一同步電路10利用參考時鐘信號Ref_Clk對輸入信號In_Sig進行同步，并輸出同步后的輸入信號，作為第一同步信號Syn_Sigl。例如，第一同步信號10可以利用參考時鐘信號Ref_Clk的上升沿或下降沿對輸入信號In_Sig進行同步，由此得到與參考時鐘信號Ref_Clk的上升沿或下降沿同步的信號。取決于第一同步電路10，第一同步信號Syn_Sigl相對于輸入信號In_sig被延遲了第一時段T0。這樣,第一同步電路10可以是本領(lǐng)域技術(shù)人員熟知的任何適合的同步電路。計算電路12確定第一同步信號Syn_Sigl相對于輸入信號In_Sig的延遲，即，第一時段T0，并根據(jù)預(yù)定時段Delay和第一時段TO計算第二時段Tl和第三時段T2。這里，第一時段、第二時段與第三時段之和等于預(yù)定時段，即，Delay = T0+T1+T2。根據(jù)本發(fā)明實施例，計算電路12可以采用本領(lǐng)域技術(shù)人員熟知的任何適合的時間數(shù)字轉(zhuǎn)換電路(TDC)來確定第一時段TO。第一延遲電路14根據(jù)計算電路12計算的第二時段Tl，將第一同步信號Syn_Sigl延遲第二時段Tl，并輸出延遲后的第一同步信號，作為第一延遲信號Dly_Sigl。第二延遲電路16根據(jù)計算電路12計算的第三時段T2，將第一延遲信號Dly_Sigl延遲第三時段T2，獲得第二延遲信號Dly_Sig2，由此將輸入信號In_Sig延遲了預(yù)定時段Delay。根據(jù)本發(fā)明實施例，第一延遲電路14可以是基于參考時鐘周期的延遲電路。在本發(fā)明實施例中，基于時鐘周期的延遲電路可以是本領(lǐng)域技術(shù)人員熟知的任何適合的延遲電路。例如，第二時段Tl可以是 例如參考時鐘信號的周期T的整數(shù)倍，例如Tl = CNT*T,CNT是大于等于I的整數(shù)。第一延遲電路14利用計數(shù)器，以參考時鐘周期T為間隔進行計數(shù)，當(dāng)達到CNT時，就將信號延遲了 Tl。根據(jù)本發(fā)明實施例，第二延遲電路16可以是延遲鏈，例如是可編程延遲鏈。在本發(fā)明實施例中，延遲鏈可以是本領(lǐng)域技術(shù)人員熟知的任何適合的延遲鏈。根據(jù)第三時段T2對延遲鏈進行編程，以將經(jīng)過第一延遲電路14延遲后的信號進一步延遲T2。根據(jù)本發(fā)明實施例,基于公式Delay = T0+T1+T2,通過第一同步電路10、第一延遲電路14和第二延遲電路16這一路徑，信號延遲裝置能夠?qū)⑤斎胄盘朓n_Sig延遲所需的預(yù)定時段Delay。計算電路12對第一延遲電路14和第二延遲電路16需要延遲的時段進行計算，并分配給相應(yīng)的延遲電路。例如，在利用基于時鐘周期的延遲電路和延遲鏈的情況下，可以計算Delay-TO中包含的整數(shù)個時鐘周期的時長，然后計算不足一個時鐘周期的部分的時長。這樣，延遲尺度較大、精度較低的基于時鐘周期的延遲電路首先將信號延遲整數(shù)個時鐘周期。然后，對于剩余的不足一個時鐘周期的部分，采用延遲尺度較小、精度較高的延遲鏈將延遲后的信號再延遲。這樣，可以同時達到較高的延遲時間精度和較低的實現(xiàn)成本，避免了土 一個時鐘周期的誤差，并且避免了延遲鏈中過多的延遲單元級聯(lián)帶來的誤差。傳統(tǒng)的同步電路一直沒有很好地解決亞穩(wěn)態(tài)的問題，亞穩(wěn)態(tài)會造成輸出同步結(jié)果的隨機性，所以同步結(jié)果的準(zhǔn)確度就會降低。這也是電路測量和同步精度不高的原因之一。如本領(lǐng)域技術(shù)人員熟知的，在同步電路中，輸入信號作為數(shù)據(jù)，參考時鐘信號作為時鐘，只有在兩者關(guān)系滿足同步采樣所用的觸發(fā)器的建立(setup)和保持(hold)時間的要求時，才能確保利用參考時鐘信號的上升沿或下降沿進行同步時不會發(fā)生亞穩(wěn)態(tài)問題。然而，一般情況下很難滿足該要求，這是因為輸入信號和參考時鐘信號兩者頻率一般不一致，并且參考時鐘一般是本地時鐘，與外部輸入的輸入信號無任何相位信息。如果輸入信號到達時間點在采樣和同步所用的觸發(fā)器的亞穩(wěn)態(tài)窗中，則會引起采樣不確定性，該不確定性可能傷害頻率測量精度。為了避免上述問題，提出了根據(jù)本發(fā)明實施例的第一同步電路10，其采用同步狀態(tài)檢測和雙邊沿采樣來避免亞穩(wěn)態(tài)導(dǎo)致的不確定性。圖2示出了根據(jù)本發(fā)明實施例的第一同步電路10的示意框圖，第一同步電路10包括第一同步狀態(tài)檢測電路20和第一同步信號獲得電路22。第一同步狀態(tài)檢測電路20采用輸入信號In_Sig對經(jīng)過預(yù)定相移的參考時鐘信號Ref_Clk進行采樣，根據(jù)采樣結(jié)果，檢測應(yīng)當(dāng)使用參考時鐘信號的上升沿還是下降沿進行同步，得到指示應(yīng)當(dāng)使用參考時鐘的上升沿還是下降沿進行同步的第一同步指示信號Syn_Sell。第一同步信號獲得電路22利用參考時鐘信號Ref_Clk的上升沿和下降沿對輸入信號In_Sig進行同步，并在第一同步指示信號Syn_Sell指示參考時鐘信號Ref_Clk的上升沿時，選擇由參考時鐘信號Ref_Clk的上升沿進行同步后的輸入信號，作為第一同步信號Syn_Sigl，而在第一同步指示信號指示參考時鐘信號Ref_Clk的下降沿時，選擇由參考時鐘信號的下降沿進行同步后的輸入信號，作為第一同步信號Syn_Sigl。換言之，根據(jù)本發(fā)明實施例，第一同步電路10使用輸入信號In_Sig來采樣經(jīng)過預(yù)定相移(例如，90度)的參考時鐘，以確定輸入信號In_Sig到達時間與參考時鐘信號Ref_Clk的邊沿之間的關(guān)系。第一同步電路10同時使用Ref_Clk和Ref_Clk的180度反相時鐘來采樣輸入信號In_Sig，并根據(jù)所確定的邊沿關(guān)系，來選擇參考時鐘信號的上升沿或下降沿同步的信號。這樣，即便上升沿發(fā)現(xiàn)采樣發(fā)生了亞穩(wěn)態(tài)，也可以使用下降沿采樣的結(jié)果，反之亦然。稍后將參考具體示例，詳細(xì)描述根據(jù)本發(fā)明實施例的第一同步電路10的示例電路結(jié)構(gòu)。相應(yīng)于第一同步電路10采用同步狀態(tài)檢測和雙邊沿采樣，計算電路12在確定第一時段TO時也采用雙邊沿時間數(shù)字轉(zhuǎn)換電路(TDC)，從而進一步避免觸發(fā)器采樣過程中亞 穩(wěn)態(tài)問題。如圖3所示，示出了圖I所示信號延遲裝置中的計算電路12的示意框圖。計算電路12包括第一、第二和第三時段計算電路30、32和34。如上所述，第一時段計算電路30采用雙邊沿時間數(shù)字轉(zhuǎn)換技術(shù)，確定參考時鐘信號Ref_Clk的上升沿和下降沿相對于輸入信號In_Sig的延遲，并根據(jù)第一同步指示信號Syn_Sell，選擇參考時鐘信號Ref_Clk的上升沿或下降沿相對于輸入信號的延遲In_Sig作為第一時段TC。具體而言，當(dāng)?shù)谝煌街甘拘盘朣yn_Sell指示使用參考時鐘信號Ref_Clk的上升沿進行同步時，表明了第一同步信號Syn_Sigl是使用參考時鐘信號Ref_Clk的上升沿來同步的，從而第一時段計算電路30選擇參考時鐘信號Ref_Clk的上升沿相對于輸入信號In_Sig的延遲作為第一時段T0。當(dāng)?shù)谝煌街甘拘盘朣yn_Sell指示使用參考時鐘信號Ref_Clk的下降沿進行同步時，表明了第一同步信號Syn_Sigl是使用參考時鐘信號Ref_Clk的下降沿來同步的，從而第一時段計算電路30選擇參考時鐘信號Ref_Clk的下降沿相對于輸入信號In_Sig的延遲作為第一時段T0。第二時段計算電路32，接收第一時段T0，如下計算第二時段Tl Tl = FLOOR ((Delay-TO)/T)*T,(I)其中，F(xiàn)LOOR是向下取整運算符。第三時段計算電路34接收第一時段TO以及第二時段Tl，如下計算第三時段T2 T2 = Delay-(T0+T1)。(2)第二和第三時段計算電路32、34可以采用本領(lǐng)域技術(shù)人員熟知的任何適合的運算電路或計數(shù)電路來實現(xiàn)。稍后將參考具體示例，詳細(xì)描述根據(jù)本發(fā)明實施例的計算電路12的示例電路結(jié)構(gòu)。圖4是根據(jù)本發(fā)明另一實施例的信號延遲裝置的示意框圖。相比于圖I所示信號延遲裝置，圖4的信號延遲裝置還包括校正電路40，利用輸入信號In_Sig對參考時鐘信號Ref.Clk的周期T進行校正，并輸出校正后的周期，作為校正周期T_real。計算電路42與圖I所示信號延遲裝置的計算電路12的不同之處在于，接收從校正電路42輸出的校正周
并在計算中利用該校正周期T_real。具體地，計算電路42的第二時段計算電路如下計算第二時段Tl’ Tl，= FLOOR ((Delay-TO)/T_real)*T_real，(3)其中，F(xiàn)LOOR是向下取整運算符。
第三時段計算電路如下計算第三時段T2’ T2’ = Delay-(Τ0+ΤΓ )。(4)圖4的信號延遲裝置的其他電路部分與圖I所示信號延遲裝置的相應(yīng)電路部分基本相同，在此省略對其的詳細(xì)描述。圖4所示實施例主要考慮到對本地參考時鐘的頻率或周期誤差的校正，以進一步提高延遲時間精度。如上所述，當(dāng)要延遲的信號是如1PPS+T0D接口等高精度頻率信號時，可以采用這種信號對本地參考時鐘進行頻率或周期校正，并在信號延遲期間使用校正的參考時鐘周期。這樣，即使本地參考時鐘不具有精確的頻率或周期，也可以使用這種高精度頻率信號來校正本地參考時鐘周期。由此，避免了時間精度完全取決于本地參考時鐘的頻率精度和穩(wěn)定性這一弊端，進一步提聞了延遲時間精度。例如，以1PPS+T0D接口信號為例，根據(jù)1PPS+T0D定時規(guī)范，信號中TOD字段的定時值指示了 IPPS的上升沿的精確時間。兩個相鄰TOD之間的差異(標(biāo)記為Delta_T0D)指示了 IPPS的兩個相鄰上升沿之間的精確時間，如圖11所示。使用參考時鐘對IPPS信號采樣，并在采樣到IPPS的上升沿時啟動計數(shù)器，而在采樣到下一 IPPS的上升沿時停止計數(shù)器。當(dāng)采樣過程結(jié)束時，得到CNT*T的值，CNT表示計數(shù)值?？紤]到利用參考時鐘信號Ref_Clk對IPPS信號的上升沿進行采樣而導(dǎo)致的時間延遲T3以及對IPPS信號的下一上升沿進行采樣而導(dǎo)致的時間延遲T4，根據(jù)Delta_T0D = CNT*T+T3_T4，可以得到校正周期T_real=(Delta_T0D-T3+T4)/CNT。由此，延遲過程基于實際測量值T_real，而不是標(biāo)記的值，從而不僅校正頻率偏移，還消除頻率隨時間或溫度的變化導(dǎo)致的頻率偏移。圖5示出了圖4所示信號延遲裝置中的校正電路40的示意框圖。校正電路40包括第二同步電路50，利用參考時鐘信號Ref_Clk對輸入信號In_Sig進行同步，并輸出同步后的輸入信號，作為第二同步信號Syn_Sig2 ;第三同步電路52，利用參考時鐘信號Ref_Clk對第二輸入信號In_Sig2進行同步，并輸出同步后的第二輸入信號，作為第三同步信號Syn_Sig3，第二輸入信號In_Sig2是將輸入信號In_Sig進行預(yù)定延遲(例如，Delta_T0D)后的信號；第四時段計算電路54，計算第二同步信號Syn_Sig2相對于輸入信號In_Sig的延遲作為第四時段T3;第五時段計算電路56，計算第三同步信號Syn_Sig3相對于第二輸入信號In_Sig2的延遲，作為第五時段T4 ;周期數(shù)目獲得電路58，響應(yīng)于第二同步信號Syn_Sig2，開始以參考時鐘信號Ref_Clk的周期T為單位，利用計數(shù)器進行計數(shù)，并且響應(yīng)于第三同步信號Syn_Sig3，停止計數(shù)器的計數(shù)，并輸出計數(shù)器得到的計數(shù)值CNT，作為周期數(shù)目；以及校正周期計算電路59，利用第二輸入信號In_Sig2相對于輸入信號In_Sig的預(yù)定延遲、第四和第五六時段T3、T4以及周期數(shù)目CNT，計算校正周期T_real。根據(jù)本發(fā)明實施例，第二輸入信號In_Sig2是將輸入信號In_Sig進行預(yù)定延遲后的信號。為獲得第二輸入信號In_Sig2，可以采用I轉(zhuǎn)2的閘刀開關(guān)電路，將在輸入信號In_Sig2送入開關(guān)電路。在當(dāng)前時刻，該開關(guān)的輸出到第二同步電路50，在下一個時鐘周期中， 開關(guān)的輸出到第三同步電路52，由此得到了一前一后的脈沖。該開關(guān)電路的控制可以通過本領(lǐng)域技術(shù)人員熟知的邏輯來實現(xiàn)。根據(jù)本發(fā)明實施例，第二和第三同步電路50、52可以與第一同步電路10相同，第四和第五時段計算電路54、56可以與第一時段計算電路30相同。這樣，可以避免觸發(fā)器采樣過程中的亞穩(wěn)態(tài)問題。然而，由于采用了雙邊沿采樣以及雙邊沿時間數(shù)字轉(zhuǎn)換技術(shù)，第四和第五時段計算電路54、56分別確定的第四和第五時段T3、T4可能存在如下情況1)輸入信號In_Sig和第二輸入信號In_Sig2均是采用參考時鐘信號Ref_Clk的上升沿來同步的；2)輸入信號In_Sig和第二輸入信號In_Sig2均是采用參考時鐘信號Ref_Clk的下降沿來同步的；3)輸入信號In_Sig是采用參考時鐘信號Ref_Clk的上升沿來同步的，而第二輸入信號In_Sig2是采用參考時鐘信號Ref_Clk的下降沿來同步的；4)輸入信號In_Sig是采用參考時鐘信號Ref_Clk的下降沿來同步的，而第二輸入信號In_Sig2是采用參考時鐘信號Ref_Clk的上升沿來同步的。由此，相比于情況I)和2)，在情況3)和4)下，T3和T4之間還進一步相差了半個時鐘周期。具體而言，在情況3)下，Delta_TOD = CNT*T+T3_T4+T/2，在情況 4)下，Delta_TOD = CNT*T+T3_T4_T/2。因此，根據(jù)本發(fā)明實施例，校正周期T_real的計算包括三種情況在上述情況I)和2)下，T-real = (Delta_T0D_T3+T4)/CNT，(5)在上述情況3)下，T_real = (Delta_T0D-T3+T4)/(CNT+0. 5), (6)在上述情況4)下，T_real = (Delta_T0D-T3+T4)/(CNT-0. 5)， (7)稍后將參考具體示例，詳細(xì)描述根據(jù)本發(fā)明實施例的校正電路12的示例電路結(jié)構(gòu)。以上對圖I和圖4的本發(fā)明實施例的信號延遲裝置進行了原理上的描述。下面以1PPS+T0D時間接口信號作為輸入信號，來具體描述根據(jù)本發(fā)明實施例的信號延遲裝置的典型電路結(jié)構(gòu)。然而，本發(fā)明實施例并不限于該示例，而是可以根據(jù)需要和應(yīng)用，用于對現(xiàn)有和將來的任何適合的信號進行延遲。此外，以下描述省略了對本領(lǐng)域技術(shù)人員熟知的功能、元件等的詳細(xì)描述，以突出本發(fā)明實施例的相關(guān)特征。圖6是1PPS+T0D時間接口信號的示意圖。根據(jù)現(xiàn)有規(guī)范，1PPS+T0D時間接口信號包括兩種信號=IPPS信號和串行數(shù)據(jù)信號。如圖所示，IPPS信號每秒I個脈沖，并且IPPS信號的上升沿用作時鐘邊沿來驅(qū)動輸出串行數(shù)據(jù)，這種時鐘的上升時間應(yīng)當(dāng)小于50ns，并且脈沖寬度應(yīng)當(dāng)為20ms 200ms。串行數(shù)據(jù)信號攜帶TOD(—天中的時間)消息。TOD消息以一個起始比特(高有效)、一個停止比特(低有效)和8個數(shù)據(jù)比特傳輸。缺省傳輸波特率是9600bps。TOD消息應(yīng)當(dāng)在IPPS的上升沿之后Ims再傳輸，并且應(yīng)當(dāng)在從IPPS的上升沿開始500ms內(nèi)完成傳輸。由TOD攜帶的時間指示了 IPPS的最晚上升沿的時間。如上所述，由于必須進行接口協(xié)議轉(zhuǎn)換，接口轉(zhuǎn)換會帶來由于轉(zhuǎn)換處理時間導(dǎo)致的時間等待，這導(dǎo)致在一些情況下，IPPS脈沖不與整數(shù)秒的時間點對準(zhǔn)，此時應(yīng)當(dāng)將IPPS延遲，以使IPPS與整數(shù)秒時間點對準(zhǔn)。TOD信息可以攜帶時間偏移，例如，如果TOD值是2. 05s,即，IPPS的上升沿是在2. 05s,應(yīng)當(dāng)將IPPS延遲到3. OOs0圖7示出了 IPPS信號延遲的原理示意圖。如圖所示，Ref_ClK是本地參考時鐘，用于對時間周期進行計數(shù)。Original_lPPS是原始IPPS信號，未與整數(shù)秒對齊。根據(jù)TOD值，可以得到由Delay標(biāo)記的延遲值。Delay分為3個部分T0, Tl = CNT*T，T2。根據(jù)本發(fā)明實施例，通過同步電路對信號Original_lPPS進行同步，同步造成的時間延遲為T0。然后采用基于參考時鐘周期的延遲電路對同步后的信號Syn延遲CNT個時鐘周期，即Tl，得到Temp_lPPS。最后，采用可編程延遲鏈，將Temp_lPPS再延遲T2，由此得到 lPPS_Delay。圖8示出了根據(jù)本發(fā)明實施例的信號延遲裝置的具體示例電路結(jié)構(gòu)，結(jié)合圖1-3，可以看出，第一同步狀態(tài)檢測電路20實現(xiàn)為移相器Shift_90和其右側(cè)的第一寄存器組。移相器Shift_90接收參考時鐘信號Ref_Clk并將其移相90度。第一寄存器組包括串聯(lián)的第一、第二和第三寄存器，第一寄存器的時鐘輸入端接收輸入信號1PPS,數(shù)據(jù)輸入端接收來自移相器的移相后的參考時鐘信號Ref_cik_90，輸出端連接至第二寄存器的數(shù)據(jù)輸入端。第二寄存器的時鐘輸入端接收反相的參考時鐘信號Ref_Clk_180，輸出端連接至第三寄存器的數(shù)據(jù)輸入端，第三寄存器的時鐘輸入端接收參考時鐘信號Ref_Clk,輸出端輸出第一同步指示信號Clk_Sel。第一同步信號獲得電路22實現(xiàn)為雙邊沿寄存器電路和多路選擇器。雙 邊沿寄存器電路包括并聯(lián)的第二和第三寄存器組，第二寄存器組包括串聯(lián)的第四和第五寄存器，其中，第四和第五寄存器的時鐘輸入端均接收參考時鐘信號Ref_Clk，第四寄存器的數(shù)據(jù)輸入端接收輸入信號1PPS,輸出端連接至第五寄存器的數(shù)據(jù)輸入端,第五寄存器的輸出端連接至多路選擇器的選擇輸入端之一。第三寄存器組包括串聯(lián)的第六和第七寄存器，其中，第六寄存器的時鐘輸入端接收反相的參考時鐘信號Ref_cik_180，第六寄存器的數(shù)據(jù)輸入端接收輸入信號1PPS，輸出端連接至第七寄存器的數(shù)據(jù)輸入端，第七寄存器的時鐘輸入端接收參考時鐘信號Ref_Clk，輸出端連接至多路選擇器的另一選擇輸入端。多路選擇器的選擇控制端接收來自第一同步狀態(tài)檢測電路20的第一同步指示信號Clk_Sel，輸出端輸出第一同步信號Syn。稍后將參照校正電路中使用的相同的同步電路，對同步電路的工作過程進行詳細(xì)描述。第一時段計算電路30實現(xiàn)為雙邊沿時間數(shù)字轉(zhuǎn)換電路和多路選擇器MUX，雙邊沿時間數(shù)字轉(zhuǎn)換電路接收參考時鐘信號Ref_Clk和輸入信號1PPS，并輸出雙邊沿采樣后確定的兩種第一時段T0_0和Τ0_180至多路選擇器的數(shù)據(jù)輸入段。多路選擇器MUX的選擇控制端接收來自第一同步狀態(tài)檢測電路20的第一同步指示信號Clk_Sel，輸出端輸出根據(jù)Clk_Sel選擇的第一時段T0。具體而言，T0_0指示從IPPS的上升沿到Ref_Clk的上升沿的時間差，T0_180指示從IPPS的上升沿到Ref_Clk的下降沿的時間差。根據(jù)Clk_Sel選擇兩個時間值之一作為T0。圖9示出了圖8中雙邊沿時間數(shù)字轉(zhuǎn)換電路的示例電路結(jié)構(gòu)。如圖所示,雙邊沿時間數(shù)字轉(zhuǎn)換電路包括第一和第二寄存器組以及中間的延遲鏈。第一寄存器組和第二寄存器組中每一組包括并聯(lián)的η個寄存器，延遲鏈包括串聯(lián)的η-I個延遲單元，η是大于等于I的整數(shù)。η是可以根據(jù)應(yīng)用需求來設(shè)置的。第一寄存器組和第二寄存器組中每一個寄存器的輸出端連接至多路選擇器的選擇輸入端之一，第一寄存器組中第一個寄存器的時鐘輸入端接收參考時鐘信號Ref_Clk，數(shù)據(jù)輸入端接收輸入信號1PPS，第二寄存器組中第一個寄存器的時鐘輸入端接收反相的參考時鐘信號Ref_Clk_180，數(shù)據(jù)輸入端接收輸入信號1PPS，延遲鏈的第一個延遲單元的輸入端接收輸入信號1PPS。第一寄存器組和第二寄存器組的每一組中，第m個寄存器的數(shù)據(jù)輸入端連接至延遲鏈的第m-Ι個延遲單元的輸出端，m為大于I且小于等于η的整數(shù)。多路選擇器的選擇控制端接收來自第一同步電路的第一同步指示信號Clk_Sel，輸出端連接至計算引擎(第二和第三時段計算電路實現(xiàn)為計算引擎)。參照圖9的雙邊沿TDC電路，IPPS信號傳播通過延遲鏈，同時利用第一和第二寄存器組，在本地參考時鐘的下降沿和上升沿對IPPS采樣。根據(jù)第一同步指示信號Clk_Sel，MUX選擇ー個寄存器組的輸出作為輸出結(jié)果。例如，如果延遲鏈具有8個延遲単元，每個延遲單元的延遲值是Dps，則當(dāng)輸出寄存器第一次翻轉(zhuǎn)時輸出組寄存器是11110000。這表示TDC電路得到的時間值是 5*Dps, BP, TO = 5*Dps。第二和第三時段計算電路實現(xiàn)為計算引擎，計算引擎用于利用上述公式(I)和
(2)計算Tl和T2，并分別輸出給基于參考時鐘周期的延遲電路和可編程延遲鏈?；趨⒖紩r鐘周期的延遲電路(即，第一延遲電路14)可以采用計數(shù)器來實現(xiàn)，以參考時鐘周期T為間隔進行計數(shù)，將信號延遲了 Tl，得到Temp_lPPS。
圖10示出了圖8中可編程延遲鏈的示例電路結(jié)構(gòu)，包括延遲鏈和多路選擇器MUX。根據(jù)T2來得到延遲控制字，并將延遲控制字提供給多路選擇器MUX的選擇輸入端。延遲鏈中串聯(lián)的每個延遲単元的輸出連接至多路選擇器MUX的數(shù)據(jù)輸入端。信號Temp_lPPS傳播通過延遲鏈，井根據(jù)延遲控制字進行選擇，得到延遲后的信號lPPS_Delay。以下參照圖11-16對根據(jù)本發(fā)明實施例的校正電路40的示例電路結(jié)構(gòu)進行描述。圖11是說明采用IPPS信號對參考時鐘進行校正的原理示意圖。如上所述，根據(jù)1PPS+T0D定時規(guī)范，信號中TOD字段的定時值指示了 IPPS的上升沿的精確時間。兩個相鄰TOD之間的差異Delta_T0D指示了 IPPS的兩個相鄰上升沿之間的精確時間，Delta_T0D =T0D1-T0D2。因此，使用參考時鐘Ref_Clk對IPPS信號采樣，并在采樣到IPPS的上升沿時啟動計數(shù)器，而在采樣到下一 IPPS的上升沿時停止計數(shù)器。當(dāng)采樣過程結(jié)束時，得到CNT*T的值，CNT表示計數(shù)值。在一般情況下，考慮利用參考時鐘信號Ref_Clk對IPPS信號的上升沿進行采樣而導(dǎo)致的時間延遲T3以及對IPPS信號的下一上升沿進行采樣而導(dǎo)致的時間延遲T4，得到Delta_T0D = CNT*T+T3_T4。然而，根據(jù)本發(fā)明實施例，由于采用了雙邊沿同步技木，T3和T4之間可能還進一歩相差半個時鐘周期。對此，稍后將結(jié)合具體電路結(jié)構(gòu)和波形圖進行詳細(xì)描述。圖12示出了根據(jù)本發(fā)明實施例的校正單元40的示例電路結(jié)構(gòu)圖，其中Sync_Start、Sync_End、TDCl和TDC2分別對應(yīng)于第二同步電路50、第三同步電路52、第四時段計算電路54和第五時段計算電路56。計數(shù)器Count及其下面的寄存器構(gòu)成了周期數(shù)目獲得電路58，校正周期計算引擎構(gòu)成了校正周期計算電路59。此外，lPPS_Start和lPPS_End分別對應(yīng)于輸入信號In_Sig和第二輸入信號In_Sig2。信號lPPS_Start和Ref_Clk輸入電路Sync_Start，經(jīng)過雙邊沿同步之后，輸出同步信號Cnt_enable、以及指示了用參考時鐘的上升沿還是下降沿進行同步的同步指示信號Start_sel,其中，Cnt_enable還表示已采樣到lPPS_Start的上升沿,可以進行計數(shù)了。響應(yīng)于該信號Cnt_enable,計數(shù)器Count開始計數(shù),其計數(shù)值輸入到寄存器。TDCl接收信號lPPS_Start和Ref_Clk，針對信號lPPS_Start進行雙邊沿時間數(shù)字轉(zhuǎn)換。TDCl的結(jié)構(gòu)和功能與圖9所示的相同，在此不再詳細(xì)描述。TDCl的兩個輸出T3_180和Τ3_0輸入到多路選擇器的數(shù)據(jù)輸入端，多路選擇器的選擇輸入端接收同步指示信號Start_sel，據(jù)此選擇T3_180 和 Τ3_0 之一作為 Τ3。圖13示出了圖11所示校正單元中Syn_Start電路的示例電路結(jié)構(gòu)，圖14a和14b分別示出了采用參考時鐘信號的下降沿和上升沿對IPPS信號進行采樣時的各個相關(guān)信號的波形圖。
如圖13所示，Syn_Start電路的結(jié)構(gòu)與上述參照圖8所述的同步電路的結(jié)構(gòu)完全相同。移相器Shift_90和其右側(cè)的第一寄存器組Reg_E、Reg_F和Reg_G構(gòu)成了同步狀態(tài)檢測電路。移相器Shift_90接收參考時鐘信號Ref_Clk并將其移相90度。第一寄存器組包括串聯(lián)的第一、第二和第三寄存器Reg_E、Reg_F和Reg_G，第一寄存器Reg_E的時鐘輸入端接收輸入信號lPPS_Start，數(shù)據(jù)輸入端接收來自移相器的移相后的參考時鐘信號Ref_Clk_90，輸出端連接至第二寄存器Reg_F的數(shù)據(jù)輸入端。第二寄存器Reg_F的時鐘輸入端接收反相的參考時鐘信號Ref_Clk_180，輸出端連接至第三寄存器Reg_G的數(shù)據(jù)輸入端，第三寄存器的時鐘輸入端接收參考時鐘信號Ref_Clk，輸出端輸出同步指示信號Start_Sel。雙邊沿寄存器電路和多路選擇器構(gòu)成了同步信號獲得電路。雙邊沿寄存器電路包括并聯(lián)的第二和第三寄存器組，第二寄存器組包括串聯(lián)的第四和第五寄存器Reg_A、Reg_B，其中，第四和第五寄存器Reg_A、Reg_B的時鐘輸入端均接收參考時鐘信號Ref_Clk，第 四寄存器Reg_A的數(shù)據(jù)輸入端接收輸入信號lPPS_Start，輸出端連接至第五寄存器Reg_B的數(shù)據(jù)輸入端，第五寄存器的輸出端連接至多路選擇器的選擇輸入端之一。第三寄存器組包括串聯(lián)的第六和第七寄存器Reg_C、Reg_D，其中，第六寄存器Reg_C的時鐘輸入端接收反相的參考時鐘信號Ref_Clk_180，第六寄存器的數(shù)據(jù)輸入端接收輸入信號lPPS_Start，輸出端連接至第七寄存器Reg_D的數(shù)據(jù)輸入端，第七寄存器的時鐘輸入端接收參考時鐘信號Ref_Clk，輸出端連接至多路選擇器的另ー選擇輸入端。多路選擇器的選擇控制端接收來自Reg_G的輸出Start_Sel,根據(jù)Start_Sel來選擇Reg_B和Reg_D的輸出之一,作為從輸出端輸出的同步信號Cnt_enable。參照圖14a和14b，使用lPPS_Start信號來采樣90度相移的參考時鐘信號Ref_Clk_90,以確定lPPS_Start到達時間與參考時鐘信號Ref_Clk上升沿之間的關(guān)系。如圖14a所示，當(dāng)Reg_E/Q為O時，即，Start_Sel為O,表示使用Ref_ClK的下降沿采樣1PPS_Start,此時選擇Reg_D的輸出作為Cnt_enable ;當(dāng)Reg_E/Q為I時，即，Start_Sel為I,表示使用Ref_ClK的上升沿采樣lPPS_Start，此時選擇Reg_B的輸出作為Cnt_enable。這里注意，Reg_E也可以是亞穩(wěn)態(tài)，因為lPPS_Start到達時間與90度相移的參考時鐘信號Ref_Clk_90異步。然而，由于采用雙邊沿寄存器組來同步lPPS_Start，避免了亞穩(wěn)態(tài)的發(fā)生，從而Reg_E的采樣不確定性不會對功能和測量精度產(chǎn)生影響。以上描述了有關(guān)lPPS_Start信號的處理。對于lPPS_End信號，采用與lPPS_Start信號類似的處理，即，Sync_End電路和TDC2與Sync_Start電路和TDCl的功能和結(jié)構(gòu)類似，唯一不同之處在干，Sync_End電路的輸出端部分還包括單脈沖發(fā)生器，如圖15所示?？梢钥闯觯琒ync_End電路前面部分的結(jié)構(gòu)與Sync_Start電路的完全一致,僅僅在多路選擇器之后還添加了單脈沖發(fā)生器。單脈沖發(fā)生器由寄存器和與門構(gòu)成，其中，寄存器的數(shù)據(jù)輸入端連接至多路選擇器的輸出端，時鐘輸入端接收參考時鐘信號Ref_Clk，反相輸出端連接至與門輸入端之一，與門的另一輸入端連接至多路選擇器的輸出端。這樣，輸出端輸出的信號Sample_enable為單脈沖信號，該單脈沖信號輸出至周期數(shù)據(jù)獲得電路的寄存器的使能端(見圖12)，表示檢測到了 lPPS_End信號的上升沿，應(yīng)當(dāng)停止計數(shù)器的計數(shù)了。此時，將得到的計數(shù)值CNT從寄存器的輸出端Q輸出至校正周期計算引擎，后者根據(jù)Start_Sel和End_Sel，利用T3、CNT和T4來計算校正周期T_real。圖16a_16d分別示出了采用參考時鐘信號Ref_Clk的下降沿和上升沿對1PPS_Start和lPPS_End信號進行采樣而得到的四種情況下各個相關(guān)信號的波形圖。圖16a示出了對于 lPPS_Start 和 lPPS_End，Ref_ClK_90 = O 的情況，即，lPPS_Start 和 lPPS_End采樣到的Ref_ClK_90均為低電平?？梢钥闯?，在lPPS_Start和lPPS_End的上升沿之后，在Ref_Clk的下降沿檢測到lPPS_Start和lPPS_End，即lPPS_Start和lPPS_End均是用參考時鐘信號Ref_Clk的下降沿來同步的。在這種情況下，T3 = tO, T4 = tl, Delta_T0D =CNT*T_real+tO-tl,從而可以采用上述公式(5)來計算T_real。圖16b 示出了對于 lPPS_Start 和 lPPS_End, Ref_Clk_90 = I 的情況，即，1PPS_Start和lPPS_End采樣到的Ref_Clk_90均為高電平?？梢钥闯觯趌PPS_Start和1PPS_End的上升沿之后，在Ref_Clk的上升沿檢測到lPPS_Start和lPPS_End，即lPPS_Start和lPPS_End均是用參考時鐘信號Ref_Clk的上升沿來同步的。在這種情況下，T3 = tO，T4 =tl, Delta_T0D = CNT*T_real+tO_tl,從而可以采用上述公式(5)來計算 T_real。圖 16c 示出了對于 lPPS_Start，Ref_Clk 90 = 1，而對于 lPPS_End，Ref_Clk_90=O的情況，可以看出，在lPPS_Start的上升沿之后，在Ref_Clk的上升沿檢測到1PPS_ Start，而在lPPS_End的上升沿之后，在Ref_Clk的下降沿檢測到lPPS_End。即，lPPS_Start是用參考時鐘信號Ref_Clk的上升沿來同步的，而lPPS_End是用參考時鐘信號Ref_Clk的下降沿來同步的。此時，T3 = tO, T4 = tl, Delta_T0D = CNT*T_real+tO_tl+T/2，從而可以采用上述公式(6)來計算T_real。圖 16d 示出了對于 lPPS_Start，Ref_CLK_90 = O,而對于 lPPS_End，Ref_Clk_90=I的情況，可以看出，在lPPS_Start的上升沿之后，在Ref_Clk的下降沿檢測到1PPS_Start,而在lPPS_End的上升沿之后，在Ref_Clk的上升沿檢測到lPPS_End。即，lPPS_Start是用參考時鐘信號Ref_Clk的下降沿來同步的，而lPPS_End是用參考時鐘信號Ref_Clk的上升沿來同步的。此時，T3 = tO, T4 = tl, Delta_T0D = CNT*T_real+tO-tl_T/2，從而可以采用上述公式(7)來計算T_real。由此計算出的T_real可以提供給圖I所示計算電路12，或更具體地，提供給圖3所示第二時段計算電路32，以參照上述公式(3)和(4)來計算第二時段Tl和第三時段T2。由〒T_real是經(jīng)過校正的參考時鐘周期，因此避免了本地參考時鐘自身的頻率偏移以及由于溫度等外界因素導(dǎo)致的頻率偏移，進ー步提高了時間計算精度和延遲精度。以上采用IPPS信號作為輸入信號，對根據(jù)本發(fā)明實施例的信號延遲裝置及其示例電路結(jié)構(gòu)進行了詳細(xì)描述。然而，本領(lǐng)域技術(shù)人員可以理解，本發(fā)明不限于上述具體示例。下面參照圖17和18對根據(jù)本發(fā)明實施例的信號延遲方法進行描述。圖17示出了根據(jù)本發(fā)明實施例的信號延遲方法的流程圖。方法170包括步驟S171，利用參考時鐘信號對輸入信號進行同步，并輸出同步后的輸入信號作為第一同步信號，所述第一同步信號相對于輸入信號被延遲了第一時段；步驟S172，確定第一時段，并根據(jù)預(yù)定時段和第一時段計算第二時段和第三時段，其中，第一時段、第二時段與第三時段之和等于預(yù)定時段；步驟S173，將第一同步信號延遲第二時段，并輸出延遲后的第一同步信號，作為第一延遲信號；以及步驟S174，將第一延遲信號延遲第三時段，獲得第二延遲信號，作為將輸入信號遲延預(yù)定時段后的信號。根據(jù)本發(fā)明實施例，在步驟S171中，采用輸入信號對經(jīng)過預(yù)定相移的參考時鐘信號進行采樣，根據(jù)采樣結(jié)果，檢測應(yīng)當(dāng)使用參考時鐘信號的上升沿還是下降沿進行同步，得到指示應(yīng)當(dāng)使用參考時鐘的上升沿還是下降沿進行同步的第一同步指示信號；以及利用參考時鐘信號的上升沿和下降沿對輸入信號進行同步，并在第一同步指示信號指示參考時鐘信號的上升沿時，選擇由參考時鐘信號的上升沿進行同步后的輸入信號，作為第一同步信號，而在第一同步指示信號指示參考時鐘信號的下降沿時，選擇由參考時鐘信號的上升沿進行同步后的輸入信號，作為第一同步信號。 根據(jù)本發(fā)明實施例，在步驟S172中，確定參考時鐘信號的上升沿和下降沿相對于輸入信號的延遲，井根據(jù)第一同步指示信號，選擇參考時鐘信號的上升沿或下降沿相對于輸入信號的延遲作為第一時段T0，并且根據(jù)公式(I)和(2)計算第二時段Tl和第三時段T2。根據(jù)本發(fā)明實施例，在步驟S173中，利用基于參考時鐘周期的延遲電路將第一同步信號延遲第二時段。根據(jù)本發(fā)明實施例，在步驟S174中，利用可編程延遲鏈將第二延遲信號延遲第三時段。根據(jù)本發(fā)明實施例，方法170還可以包括校正步驟，在該步驟中利用輸入信號對參考時鐘信號的周期進行校正，并輸出校正后的周期，作為校正周期T_real。由此，在步驟S172中，采用公式(3)和(4)計算第二時段Tl’和第三時段T2’。圖18示出了根據(jù)本發(fā)明實施例的校正步驟的流程圖，如圖所示，流程180包括步驟S181，利用參考時鐘信號對輸入信號進行同步，并輸出同步后的輸入信號，作為第二同步信號；步驟S182，利用參考時鐘信號對第二輸入信號進行同步，并輸出同步后的第二輸入信號，作為第三同步信號，所述第二輸入信號是將輸入信號進行預(yù)定遲延后的信號；步驟S183，計算第二同步信號相對于輸入信號的延遲作為第四時段；步驟S184，計算第三同步信號相對于第二輸入信號的延遲，作為第五時段；步驟S185，響應(yīng)于在步驟S181得到的第ニ同步信號，開始以參考時鐘信號的周期為單位，利用計數(shù)器進行計數(shù)，并且響應(yīng)于在步驟S182得到的第三同步信號，停止計數(shù)器的計數(shù)，并輸出計數(shù)器得到的計數(shù)值，作為周期數(shù)目；步驟S186，利用第二輸入信號相對于輸入信號的預(yù)定延遲、第四和第五時段以及周期數(shù)目，計算校正周期。根據(jù)本發(fā)明實施例，在步驟S181中，采用輸入信號對經(jīng)過預(yù)定相移的參考時鐘信號進行采樣，根據(jù)采樣結(jié)果，檢測應(yīng)當(dāng)使用參考時鐘信號的上升沿還是下降沿進行同步，并輸出指示應(yīng)當(dāng)使用參考時鐘的上升沿還是下降沿的第二同步指示信號；以及利用參考時鐘信號的上升沿和下降沿對輸入信號進行同步，并在第二同步指示信號指示參考時鐘信號的上升沿時，選擇由參考時鐘信號的上升沿同步的輸入信號，作為第二同步信號，而在第二同步指示信號指示參考時鐘信號的下降沿時，選擇由參考時鐘信號的上升沿同步的輸入信號，作為第二同步信號。此時，在步驟S183中，確定參考時鐘信號的上升沿和下降沿相對于輸入信號的延遲，井根據(jù)第二同步指示信號，選擇參考時鐘信號的上升沿或下降沿相對于輸入信號的延遲，作為第四時段。根據(jù)本發(fā)明實施例，在步驟S182中，采用第二輸入信號對經(jīng)過預(yù)定相移的參考時鐘信號進行采樣，根據(jù)采樣結(jié)果，檢測應(yīng)當(dāng)使用參考時鐘信號的上升沿還是下降沿進行同歩，并輸出指示應(yīng)當(dāng)使用參考時鐘的上升沿還是下降沿的第三同步指示信號；利用參考時鐘信號的上升沿和下降沿對第二輸入信號進行同步，并在第三同步指示信號指示參考時鐘信號的上升沿時，選擇由參考時鐘信號的上升沿同步的第二輸入信號，作為第三同步信號，而在第三同步指示信號指示參考時鐘信號的下降沿時，選擇由參考時鐘信號的上升沿同步的第二輸入信號，作為第三同步信號。此時，在步驟S184中，確定參考時鐘信號的上升沿和下降沿相對于第二輸入信號的延遲，井根據(jù)第三同步指示信號，選擇參考時鐘信號的上升沿或下降沿相對于第二輸入信號的延遲，作為第五時段。在步驟S186中，根據(jù)第二和第三同步指示信號的指示，分別采用上述公式(5)-(7)來計算校正周期T_real。
以上方法流程雖然順序地示出了各個步驟，但是本領(lǐng)域技術(shù)人員可以理解，某些步驟是可以并行執(zhí)行或者可以交換執(zhí)行的順序的。本發(fā)明的信號延遲方法不限于這里示出的具體方法流程。以上描述了根據(jù)本發(fā)明優(yōu)選實施例的信號延遲裝置和方法。在以上的描述中，僅以示例的方式，示出了本發(fā)明的優(yōu)選實施例，但并不意味著本發(fā)明局限于上述步驟和単元結(jié)構(gòu)。在可能的情形下，可以根據(jù)需要對步驟和単元進行調(diào)整、取舍和組合。此外，某些步驟和單元并非實施本發(fā)明的總體發(fā)明思想所必需的元素。因此，本發(fā)明所必需的技術(shù)特征僅受限于能夠?qū)崿F(xiàn)本發(fā)明的總體發(fā)明思想的最低要求，而不受以上具體實例的限制。至此已經(jīng)結(jié)合優(yōu)選實施例對本發(fā)明進行了描述。應(yīng)該理解，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍的情況下，可以進行各種其它的改變、替換和添加。因此，本發(fā)明的范圍不局限于上述特定實施例，而應(yīng)由所附權(quán)利要求所限定。
權(quán)利要求
1.ー種信號延遲裝置，能夠?qū)⑤斎胄盘栄舆t預(yù)定時段，該信號延遲裝置包括 第一同步電路，利用參考時鐘信號對輸入信號進行同步，并輸出同步后的輸入信號，作為第一同步信號，所述第一同步信號相對于輸入信號被延遲了第一時段； 計算電路，確定第一時段，并根據(jù)預(yù)定時段和第一時段計算第二和第三時段，其中，第ー時段、第二時段與第三時段之和等于預(yù)定時段； 第一延遲電路，將第一同步信號延遲第二時段，并輸出延遲后的第一同步信號，作為第一延遲信號；以及 第二延遲電路，將第一延遲信號延遲第三時段，獲得第二延遲信號，作為將輸入信號遲延預(yù)定時段后的信號。
2.根據(jù)權(quán)利要求I所述的信號延遲裝置，其中，第一同步電路包括 第一同步狀態(tài)檢測電路，采用輸入信號對經(jīng)過預(yù)定相移的參考時鐘信號進行采樣，根據(jù)采樣結(jié)果，檢測應(yīng)當(dāng)使用參考時鐘信號的上升沿還是下降沿進行同步，得到指示應(yīng)當(dāng)使用參考時鐘的上升沿還是下降沿進行同步的第一同步指示信號；以及 第一同步信號獲得電路，利用參考時鐘信號的上升沿和下降沿對輸入信號進行同歩，并在第一同步指示信號指示參考時鐘信號的上升沿時，選擇由參考時鐘信號的上升沿進行同步后的輸入信號，作為第一同步信號，而在第一同步指示信號指示參考時鐘信號的下降沿時，選擇由參考時鐘信號的下降沿進行同步后的輸入信號，作為第一同步信號。
3.根據(jù)權(quán)利要求2所述的信號延遲裝置，其中，第一同步狀態(tài)檢測電路包括移相器和第一寄存器組， 移相器接收參考時鐘信號并將其移相90度， 第一寄存器組包括串聯(lián)的第一、第二和第三寄存器， 第一寄存器的時鐘輸入端接收輸入信號，數(shù)據(jù)輸入端接收來自移相器的移相后的參考時鐘信號，輸出端連接至第二寄存器的數(shù)據(jù)輸入端， 第二寄存器的時鐘輸入端接收反相的參考時鐘信號，輸出端連接至第三寄存器的數(shù)據(jù)輸入端， 第三寄存器的時鐘輸入端接收參考時鐘信號，輸出端輸出所述第一同步指示信號。
4.根據(jù)權(quán)利要求2所述的信號延遲裝置，其中，第一同步信號獲得電路包括雙邊沿寄存器電路和多路選擇器， 雙邊沿寄存器電路包括并聯(lián)的第二和第三寄存器組， 第二寄存器組包括串聯(lián)的第四和第五寄存器，其中，第四和第五寄存器的時鐘輸入端均接收參考時鐘信號，第四寄存器的數(shù)據(jù)輸入端接收輸入信號，輸出端連接至第五寄存器的數(shù)據(jù)輸入端，第五寄存器的輸出端連接至多路選擇器的選擇輸入端之一； 第三寄存器組包括串聯(lián)的第六和第七寄存器，其中，第六寄存器的時鐘輸入端接收反相的參考時鐘信號，第六寄存器的數(shù)據(jù)輸入端接收輸入信號，輸出端連接至第七寄存器的數(shù)據(jù)輸入端，第七寄存器的時鐘輸入端接收參考時鐘信號，輸出端連接至多路選擇器的另一選擇輸入端； 多路選擇器的選擇控制端接收來自第一同步狀態(tài)檢測電路的第一同步指示信號，輸出端輸出第一同步信號。
5.根據(jù)權(quán)利要求2所述的信號延遲裝置，其中，計算電路包括第一時段計算電路，確定參考時鐘信號的上升沿和下降沿相對于輸入信號的延遲，并根據(jù)第一同步指示信號，選擇參考時鐘信號的上升沿或下降沿相對于輸入信號的延遲作為第一時段； 第二時段計算電路，接收第一時段，如下計算第二時段Tl Tl = FLOOR ((Delay-TO)/T)*T, 其中，F(xiàn)LOOR是向下取整運算符，Delay表示所述預(yù)定時段，TO表示第一時段，T表示參考時鐘信號的周期； 第三時段計算電路，接收第一時段以及第ニ時段，如下計算第三時段T2:T2 = Delay- (T0+T1)。
6.根據(jù)權(quán)利要求I所述的信號延遲裝置，其中，第一延遲電路包括基于參考時鐘周期的延遲電路，以將第一同步信號延遲第二時段。
7.根據(jù)權(quán)利要求I所述的信號延遲裝置，其中，第二延遲電路包括可編程延遲鏈，根據(jù)第三時段對延遲鏈進行編程，并通過編程后的延遲鏈將第二延遲信號延遲第三時段。
8.根據(jù)權(quán)利要求5所述的信號延遲裝置，其中，第一時段計算電路包括雙邊沿時間數(shù)字轉(zhuǎn)換電路和多路選擇器， 雙邊沿時間數(shù)字轉(zhuǎn)換電路包括第一和第二寄存器組以及延遲鏈， 第一寄存器組和第二寄存器組中每ー組包括并聯(lián)的n個寄存器，延遲鏈包括串聯(lián)的n-1個延遲単元，n是大于等于I的整數(shù)， 第一寄存器組和第二寄存器組中每ー個寄存器的輸出端連接至多路選擇器的選擇輸入端之一， 第一寄存器組中第一個寄存器的時鐘輸入端接收參考時鐘信號，數(shù)據(jù)輸入端接收輸入信號，第二寄存器組中第一個寄存器的時鐘輸入端接收反相的參考時鐘信號，數(shù)據(jù)輸入端接收輸入信號，延遲鏈的第一個延遲単元的輸入端接收輸入信號， 第一寄存器組和第二寄存器組的每ー組中，第m個寄存器的數(shù)據(jù)輸入端連接至延遲鏈的第m-1個延遲単元的輸出端，m為大于I且小于等于n的整數(shù)； 多路選擇器的選擇控制端接收來自第一同步電路的第一同步指示信號，輸出端連接至第二和第三時段計算電路。
9.根據(jù)權(quán)利要求5所述的信號延遲裝置，還包括 校正電路，利用輸入信號對參考時鐘信號的周期進行校正，并輸出校正后的周期，作為校正周期； 其中，計算電路接收從校正電路輸出的校正周期，并在計算中利用所述校正周期。
10.根據(jù)權(quán)利要求9所述的信號延遲裝置，其中， 第二時段計算電路如下計算第二時段Tl’ Tl’ = FLOOR ((Delay-TO)/T_real)*T_real, 第三時段計算電路如下計算第三時段T2’ T2，= Delay-(T0+Tr )， 其中，F(xiàn)LOOR是向下取整運算符，Delay表示所述預(yù)定時段，TO表示第一時段，T_real表示所述校正周期。
11.根據(jù)權(quán)利要求9所述的信號延遲裝置，其中，校正電路包括第二同步電路，利用參考時鐘信號對輸入信號進行同步，并輸出同步后的輸入信號，作為第二同步信號； 第三同步電路，利用參考時鐘信號對第二輸入信號進行同步，并輸出同步后的第二輸入信號，作為第三同步信號，所述第二輸入信號是將輸入信號進行預(yù)定延遲后的信號； 第四時段計算電路，計算第二同步信號相對于輸入信號的延遲作為第四時段； 第五時段計算電路，計算第三同步信號相對于第二輸入信號的延遲，作為第五時段；周期數(shù)目獲得電路，響應(yīng)于第二同步信號，開始以參考時鐘信號的周期為單位，利用計數(shù)器進行計數(shù)，并且響應(yīng)于第三同步信號，停止計數(shù)器的計數(shù)，并輸出計數(shù)器得到的計數(shù)值，作為周期數(shù)目；以及 校正周期計算電路，利用第二輸入信號相對于輸入信號的預(yù)定延遲、第四和第五時段以及周期數(shù)目，計算校正周期。
12.根據(jù)權(quán)利要求11所述的信號延遲裝置，其中，第二同步電路包括 第二同步狀態(tài)檢測電路，采用輸入信號對經(jīng)過預(yù)定相移的參考時鐘信號進行采樣，根據(jù)采樣結(jié)果，檢測應(yīng)當(dāng)使用參考時鐘信號的上升沿還是下降沿進行同步，并輸出指示應(yīng)當(dāng)使用參考時鐘的上升沿還是下降沿的第二同步指示信號；以及 第二同步信號獲得電路，利用參考時鐘信號的上升沿和下降沿對輸入信號進行同歩，并在第一同步指示信號指示參考時鐘信號的上升沿時，選擇由參考時鐘信號的上升沿進行同步后的輸入信號，作為第一同步信號，而在第一同步指示信號指示參考時鐘信號的下降沿時，選擇由參考時鐘信號的上升沿進行同步后的輸入信號，作為第一同步信號； 其中，第四時段計算電路確定參考時鐘信號的上升沿和下降沿相對于輸入信號的延遲，井根據(jù)第二同步指示信號，選擇參考時鐘信號的上升沿或下降沿相對于輸入信號的延遲，作為第四時段。
13.根據(jù)權(quán)利要求11所述的信號延遲裝置，其中，第三同步電路包括 第三同步狀態(tài)檢測電路，采用第二輸入信號對經(jīng)過預(yù)定相移的參考時鐘信號進行采樣，根據(jù)采樣結(jié)果，檢測應(yīng)當(dāng)使用參考時鐘信號的上升沿還是下降沿進行同步，并輸出指示應(yīng)當(dāng)使用參考時鐘的上升沿還是下降沿的第三同步指示信號；以及 第三同步信號獲得電路，利用參考時鐘信號的上升沿和下降沿對第二輸入信號進行同步，并在第三同步指示信號指示參考時鐘信號的上升沿時，選擇由參考時鐘信號的上升沿同步的第二輸入信號，作為第三同步信號，而在第三同步指示信號指示參考時鐘信號的下降沿時，選擇由參考時鐘信號的上升沿同步的第二輸入信號，作為第三同步信號； 其中，第五時段計算電路確定參考時鐘信號的上升沿和下降沿相對于第二輸入信號的延遲，井根據(jù)第三同步指示信號，選擇參考時鐘信號的上升沿或下降沿相對于第二輸入信號的延遲，作為第五時段。
14.ー種信號延遲方法，能夠?qū)⑤斎胄盘栄舆t預(yù)定時段，該信號延遲方法包括如下步驟 a.利用參考時鐘信號對輸入信號進行同步，并輸出同步后的輸入信號作為第一同步信號，所述第一同步信號相對于輸入信號被延遲了第一時段； b.確定第一時段，并根據(jù)預(yù)定時段和第一時段計算第二時段和第三時段，其中，第一時段、第二時段與第三時段之和等于預(yù)定時段；C.將第一同步信號延遲第二時段，并輸出延遲后的第一同步信號，作為第一延遲信號；以及 d.將第一延遲信號延遲第三時段，獲得第二延遲信號，作為將輸入信號遲延預(yù)定時段后的信號。
15.根據(jù)權(quán)利要求14所述的信號延遲方法，其中，在步驟a中， 采用輸入信號對經(jīng)過預(yù)定相移的參考時鐘信號進行采樣，根據(jù)采樣結(jié)果，檢測應(yīng)當(dāng)使用參考時鐘信號的上升沿還是下降沿進行同步，得到指示應(yīng)當(dāng)使用參考時鐘的上升沿還是下降沿進行同步的第一同步指示信號， 利用參考時鐘信號的上升沿和下降沿對輸入信號進行同步，并在第一同步指示信號指示參考時鐘信號的上升沿時，選擇由參考時鐘信號的上升沿進行同步后的輸入信號，作為第一同步信號，而在第一同步指示信號指示參考時鐘信號的下降沿時，選擇由參考時鐘信號的上升沿進行同步后的輸入信號，作為第一同步信號。
16.根據(jù)權(quán)利要求14所述的信號延遲方法，其中，在步驟b中，確定參考時鐘信號的上升沿和下降沿相對于輸入信號的延遲，井根據(jù)第一同步指示信號，選擇參考時鐘信號的上升沿或下降沿相對于輸入信號的延遲作為第一時段T0，并且如下計算第二時段Tl和第三時段T2 Tl = FLOOR((Delay-TO)/T)*T, T2 = Delay-(T0+T1) 其中，F(xiàn)LOOR是向下取整運算符，Delay表示所述預(yù)定時段，T表示參考時鐘信號的周期。
17.根據(jù)權(quán)利要求14所述的信號延遲方法，其中，在步驟c中，利用基于參考時鐘周期的延遲電路將第一同步信號延遲第二時段。
18.根據(jù)權(quán)利要求14所述的信號延遲方法，其中，在步驟d中，利用可編程延遲鏈將第ニ延遲信號延遲第三時段。
19.根據(jù)權(quán)利要求14所述的信號延遲方法，還包括如下步驟 e.利用輸入信號對參考時鐘信號的周期進行校正，并輸出校正后的周期，作為校正周期； 其中，在步驟b中，在計算中利用所計算的校正周期。
20.根據(jù)權(quán)利要求19所述的信號延遲方法，其中，在步驟b中，如下計算第二時段Tl’和第三時段T2’ Tl，= FLOOR((Delay-TO)/T_real)*T_real, T2’ = Delay-(T0+T1，) 其中，F(xiàn)LOOR是向下取整運算符，Delay表示所述預(yù)定時段，TO表示第一時段，T_real表示校正周期。
21.根據(jù)權(quán)利要求19所述的信號延遲方法，其中，步驟e包括 f.利用參考時鐘信號對輸入信號進行同步，并輸出同步后的輸入信號，作為第二同步信號; g.利用參考時鐘信號對第二輸入信號進行同歩，并輸出同步后的第二輸入信號，作為第三同步信號，所述第二輸入信號是將輸入信號進行預(yù)定遲延后的信號； h.計算第二同步信號相對于輸入信號的延遲作為第四時段； i.計算第三同步信號相對于第二輸入信號的延遲，作為第五時段；j.響應(yīng)于在步驟f得到的第二同步信號，開始以參考時鐘信號的周期為單位，利用計數(shù)器進行計數(shù)，并且響應(yīng)于在步驟g得到的第三同步信號，停止計數(shù)器的計數(shù)，并輸出計數(shù)器得到的計數(shù)值，作為周期數(shù)目；以及 k.利用第二輸入信號相對于輸入信號的預(yù)定延遲、第四和第五時段以及周期數(shù)目，計算校正周期。
22.根據(jù)權(quán)利要求21所述的信號延遲方法，其中，在步驟f中， 采用輸入信號對經(jīng)過預(yù)定相移的參考時鐘信號進行采樣，根據(jù)采樣結(jié)果，檢測應(yīng)當(dāng)使用參考時鐘信號的上升沿還是下降沿進行同步，并輸出指示應(yīng)當(dāng)使用參考時鐘的上升沿還是下降沿的第二同步指示信號， 利用參考時鐘信號的上升沿和下降沿對輸入信號進行同步，并在第二同步指示信號指示參考時鐘信號的上升沿時，選擇由參考時鐘信號的上升沿同步的輸入信號，作為第二同步信號，而在第二同步指示信號指示參考時鐘信號的下降沿時，選擇由參考時鐘信號的上升沿同步的輸入信號，作為第二同步信號； 在步驟h中，確定參考時鐘信號的上升沿和下降沿相對于輸入信號的延遲，井根據(jù)第ニ同步指示信號，選擇參考時鐘信號的上升沿或下降沿相對于輸入信號的延遲，作為第四時段。
23.根據(jù)權(quán)利要求22所述的信號延遲方法，其中，在步驟f中， 采用第二輸入信號對經(jīng)過預(yù)定相移的參考時鐘信號進行采樣，根據(jù)采樣結(jié)果，檢測應(yīng)當(dāng)使用參考時鐘信號的上升沿還是下降沿進行同步，并輸出指示應(yīng)當(dāng)使用參考時鐘的上升沿還是下降沿的第三同步指示信號， 利用參考時鐘信號的上升沿和下降沿對第二輸入信號進行同步，并在第三同步指示信號指示參考時鐘信號的上升沿時，選擇由參考時鐘信號的上升沿同步的第二輸入信號，作為第三同步信號，而在第三同步指示信號指示參考時鐘信號的下降沿時，選擇由參考時鐘信號的上升沿同步的第二輸入信號，作為第三同步信號； 在步驟i中，確定參考時鐘信號的上升沿和下降沿相對于第二輸入信號的延遲，井根據(jù)第三同步指示信號，選擇參考時鐘信號的上升沿或下降沿相對于第二輸入信號的延遲，作為第五時段。
24.根據(jù)權(quán)利要求23所述的信號延遲方法，其中，在步驟k中， 當(dāng)?shù)诙街甘拘盘栔甘臼褂脜⒖紩r鐘信號的上升沿，并且第三同步指示信號指示使用參考時鐘信號的上升沿時，或者當(dāng)?shù)诙街甘拘盘栔甘臼褂脜⒖紩r鐘信號的下降沿，并且第三同步指示信號指示使用參考時鐘信號的下降沿時，如下計算校正周期T_real = (Delta_T0D_T3+T4)/CNT， 當(dāng)?shù)诙街甘拘盘栔甘臼褂脜⒖紩r鐘信號的上升沿，而第三同步指示信號指示使用參考時鐘信號的下降沿時，如下計算校正周期T_real = (Delta_T0D_T3+T4)/(CNT+0. 5)， 當(dāng)?shù)诙街甘拘盘栔甘臼褂脜⒖紩r鐘信號的下降沿，而第三同步指示信號指示使用參考時鐘信號的上升沿時，如下計算校正周期T_real = (Delta_T0D_T3+T4)/(CNT-0. 5)， 其中，T_real表示校正周期，Delta_TOD表示預(yù)定延遲，T3表示第四時段，T4表示第五時段，CNT表示周期數(shù)目。
25.根據(jù)權(quán)利要求21所述的信號延遲方法,其中,輸入信號具有對該輸入信號的相鄰上升沿或下降沿之間的時間差進行指示的字段， 利用所述時間差作為輸入信號與第二輸入信號之間的所述預(yù)定延遲。
26.根據(jù)權(quán)利要求14所述的信號延遲方法，其中，輸入信號是1PPS+T0D時間接ロ信號。
全文摘要
公開了一種信號延遲裝置和方法，信號延遲裝置能夠?qū)⑤斎胄盘栄舆t預(yù)定時段，包括第一同步電路，獲得參考時鐘同步后的輸入信號，作為相對于輸入信號被延遲了第一時段的第一同步信號；計算電路，確定第一時段，并根據(jù)預(yù)定時段和第一時段計算第二和第三時段；第一延遲電路，將第一同步信號延遲第二時段，并輸出第一延遲信號；以及第二延遲電路，將第一延遲信號延遲第三時段，獲得將輸入信號遲延預(yù)定時段后的信號。根據(jù)本發(fā)明，可以結(jié)合延遲尺度較大的基于時鐘周期的延遲電路和延遲尺度較小的延遲鏈的優(yōu)點，同時達到較高的延遲時間精度和較低的實現(xiàn)成本。此外還提出了在延遲過程中對本地參考時鐘的校正，進一步提高了精度。
文檔編號H04L7/08GK102651685SQ20111004813
公開日2012年8月29日 申請日期2011年2月24日 優(yōu)先權(quán)日2011年2月24日
發(fā)明者文敢, 李文佳, 高同海 申請人:愛立信(中國)通信有限公司