專利名稱：采用cpld設(shè)計(jì)的dds短波發(fā)射機(jī)用頻率合成源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及頻率合成器技術(shù)領(lǐng)域，特別是一種基于復(fù)雜可編程器件(CPLD)采用直接數(shù)字頻率合成技術(shù)的短波波段發(fā)射機(jī)用頻率合成信號(hào)源。
背景技術(shù)：
目前，在短波無線發(fā)射機(jī)中，需要頻率合成源產(chǎn)生所需的1. 5MHz 30MHz的短波頻率激勵(lì)信號(hào)，其特性直接關(guān)系到短波無線發(fā)射機(jī)的性能指標(biāo)。現(xiàn)在，隨著短波通信設(shè)備的大量使用，信道越來越擁擠，干擾日益增多，造成電磁環(huán)境的不斷惡化，我們要求頻率合成源噪聲更低、雜散更小。另外，跳頻等短波通信新技術(shù)的發(fā)展也對(duì)頻率掃描的范圍及其切換速度等性能指標(biāo)提出了更高的要求。我們希望合成信號(hào)源的輸出頻率捷變，頻段范圍盡量覓ο采用鎖相頻率合成電路，會(huì)易受頻率間隔和頻率轉(zhuǎn)換時(shí)間的限制，很難滿足跳頻通信對(duì)輸出頻率捷變和高速切換的要求；采用直接數(shù)字頻率合成器，具有頻率切換速度快的特點(diǎn)，可達(dá)到數(shù)十納秒量級(jí)，但是專用DDS芯片由于其內(nèi)部結(jié)構(gòu)固定，且一般采用串口設(shè)置，在某些情況下使用不方便。直接數(shù)字頻率合成器首先對(duì)需要產(chǎn)生的波形進(jìn)行采樣，將采樣值數(shù)字化后存入正弦波形存貯器，而后再通過相位累加器查表將數(shù)據(jù)讀出，再經(jīng)過高速DAC轉(zhuǎn)換器轉(zhuǎn)換成階梯正弦模擬量。專用DDS集成芯片將高速DAC轉(zhuǎn)換器集成在芯片內(nèi)部，采用FPGA等可編程器件設(shè)計(jì)的DDS頻率合成電路需專用高速DAC轉(zhuǎn)換器芯片，增加了系統(tǒng)的復(fù)雜性和成本。DAC轉(zhuǎn)換器輸出為階梯正弦模擬量，需濾波器平滑DAC轉(zhuǎn)換器的輸出，以濾除不必要的雜散和諧波信號(hào)。在一般專用DDS集成芯片的典型應(yīng)用中，所推薦的濾波器為寬帶低通或?qū)拵V波器。寬帶低通濾波器的頻率上限取決于DDS輸出頻率的上限，如果帶通濾波器的帶寬超過了輸出頻率的倍頻程，它們對(duì)高速DAC轉(zhuǎn)換器輸出的雜散和諧波信號(hào)基本上無能為力，特別在輸出頻率較高時(shí)采樣點(diǎn)很少，此時(shí)濾波特能會(huì)非常差。若采用頻率跟蹤窄帶選頻濾波，由于其具有很高的Q值，諧振點(diǎn)始終位于中心頻率點(diǎn)，將能從根本上解決寬帶低通濾波器濾波性能不好的問題。圖4分別給出了寬帶帶通濾波與跟蹤窄帶選頻濾波的特性，顯然，跟蹤窄帶選頻濾波的特性遠(yuǎn)優(yōu)于前者。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種采用CPLD設(shè)計(jì)的DDS短波發(fā)射機(jī)用頻率合成源，以解決上述現(xiàn)有技術(shù)存在的問題。本發(fā)明解決其技術(shù)問題采用以下的技術(shù)方案
本發(fā)明提供的DDS短波發(fā)射機(jī)用頻率合成源，是一種采用CPLD設(shè)計(jì)的DDS短波發(fā)射機(jī)用頻率合成源，該頻率合成源主要由直接數(shù)字合成電路、高速DAC變換電路、跟蹤濾波與增益控制電路、控制器及鎖相晶振源組成，其中高速DAC變換電路將直接數(shù)字合成電路輸出的頻率數(shù)據(jù)變換成正弦頻率信號(hào)；跟蹤濾波與增益控制電路濾除高速DAC變換電路中的雜散與諧波分量，增益控制電路使頻率合成源在頻率范圍內(nèi)保持幅度穩(wěn)定的輸出；控制器包括微處理器和微機(jī)，由微處理器實(shí)現(xiàn)頻率的設(shè)置與工作方式的操作，或者微處理器通過微機(jī)接口電路連接微機(jī)，并通過上位機(jī)實(shí)現(xiàn)頻率的設(shè)置與工作方式的轉(zhuǎn)換；鎖相晶振源產(chǎn)生超高頻高穩(wěn)時(shí)鐘源信號(hào)，作為該頻率合成源的時(shí)鐘信號(hào)。所述直接數(shù)字頻率合成器由以電信號(hào)依次連接的數(shù)據(jù)寄存器、相位累加器和正弦波形查詢表組成，其中數(shù)據(jù)寄存器產(chǎn)生并行或串行的頻率控制字，通過查詢正弦波形查詢表，獲得對(duì)應(yīng)的頻率控制數(shù)據(jù)，該頻率控制數(shù)據(jù)通過數(shù)據(jù)寄存器并行輸入至相位累加器。所述相位累加器，其位數(shù)依據(jù)直接數(shù)字頻率合成器所要求的分辨率靈活選取?？刂破鬏敵龅念l率控制字并行或串行的輸入至數(shù)據(jù)寄存器，數(shù)據(jù)寄存器存儲(chǔ)的頻率控制數(shù)據(jù)并行輸入至相位累加器，通過查詢正弦波形查詢表，獲得對(duì)應(yīng)的階梯正弦波形。所述高速DAC變換電路由以電信號(hào)依次連接的寄存器與位切換開關(guān)、R-2R電阻網(wǎng)絡(luò)及緩沖放大器組成。所述跟蹤濾波與增益控制電路主要由以電信號(hào)依次連接的輸入波段電模擬開關(guān)、 分波段切換跟蹤濾波放大器與增益控制電路、輸出波段電模擬開關(guān)、寬帶緩沖放大器及幅度撿測(cè)電路組成。所述跟蹤濾波與增益控制電路，其采用分波段切換電路將高速DAC變換電路輸出的頻率范圍切換成四個(gè)波段，每波段先經(jīng)波段濾波器濾波，再經(jīng)跟蹤選頻放大電路放大，使正弦階梯頻率信號(hào)中的雜散與諧波成份消除，然后利用增益控制電路使輸出的頻率范圍內(nèi)的輸出幅度穩(wěn)定。所述鎖相晶振源由以電信號(hào)依次連接的鑒相器、CPLD設(shè)計(jì)的可變分頻器、外接環(huán)路濾波器及超高頻諧波晶體振蕩器組成。所述鎖相晶振源采用IOMHz溫補(bǔ)晶振，通過相位鎖定環(huán)路鎖定超高頻諧波晶振。所述IOMHz溫補(bǔ)晶振可接受外輸入高穩(wěn)IOMHz信號(hào)的同步控制，使己鎖定超高頻諧波晶體振蕩器的輸出達(dá)到很高的頻率穩(wěn)定度。本發(fā)明提供的上述DDS短波發(fā)射機(jī)用頻率合成源，其在工作于1. 5MHz 30MHz的短波頻率激勵(lì)信號(hào)的短波無線發(fā)射機(jī)中使用。本發(fā)明與現(xiàn)有技術(shù)相比具有以下主要的優(yōu)點(diǎn)
1.采用CPLD設(shè)計(jì)的直接數(shù)字頻率合成電路，兼顧了直接數(shù)字頻率合成器專用集成芯片所具有的頻率切換速度快及復(fù)雜可編程器件靈活、控制方便的雙重特點(diǎn)。2.基于CPLD的高速DAC電路，省去了專用DAC集成芯片，存貯單元選擇靈活，功耗低，響應(yīng)速度快，且大大降低了成本和電路的復(fù)雜性。3.所設(shè)計(jì)的跟蹤濾波選頻放大電路，真正做到每個(gè)頻率點(diǎn)都處于最佳的諧振狀態(tài)，顯著的消除正弦階梯頻率信號(hào)中的雜散與諧波成份，大大提高了輸出頻率信號(hào)的頻譜純度。4.所設(shè)計(jì)的增益控制放大電路大大提髙了輸出信號(hào)的幅頻特性，減小了輸出頻率范圍內(nèi)的不平坦度。5.鎖相晶振源選用IOMHz溫補(bǔ)晶振，通過相位鎖定環(huán)路鎖定超高頻諧波晶振。同時(shí)外輸入高穩(wěn)IOMHz時(shí)鐘信號(hào)還可同步控制IOMHz溫補(bǔ)晶振，可使己鎖定超高頻諧波晶體振蕩器的輸出達(dá)到很高的頻率穩(wěn)定度。
6.所設(shè)計(jì)的控制器與微機(jī)接口電路，易于實(shí)現(xiàn)頻率的設(shè)置與工作方式的轉(zhuǎn)換，且功能升級(jí)方便。7.工作于短波發(fā)射機(jī)1.5MHz 30MHz頻率范圍內(nèi)，輸出具有低相噪，達(dá)到了 -90dBc/Hz (OlOkHz偏移)，比未采用窄帶跟蹤選頻濾波電路的同頻段DDS頻率合成器提高了 20dB以上，非常適用于作為短波波段發(fā)射機(jī)的載波源。8.采用高性能溫補(bǔ)晶體振蕩器鎖定的超高頻諧波晶振，在頻率為140MHz時(shí)，測(cè)噪聲水平達(dá)到-120dBc/Hz (ilkHz偏移)，將其作為參考頻率供給DDS芯片?？傊景l(fā)明工作穩(wěn)定可靠且功耗低，分辨率高，實(shí)現(xiàn)了輸出頻率的捷變和高速切換，特別是大大減少了輸出雜散和諧波分量。


圖1為本發(fā)明的結(jié)構(gòu)框圖。圖2為本發(fā)明的高速DAC變換的電路結(jié)構(gòu)圖。圖3為本發(fā)明的笫三波段的工作原理圖。圖4為本發(fā)明的窄帶跟蹤濾波器與寬帶帶通濾波器的特性比較圖。圖5為本發(fā)明的具體結(jié)構(gòu)框圖。
具體實(shí)施例方式下面結(jié)合實(shí)施例及附圖對(duì)本發(fā)明作進(jìn)一步說明。本發(fā)明提供的采用CPLD設(shè)計(jì)的DDS短波發(fā)射機(jī)用頻率合成源，其結(jié)構(gòu)如圖5所示包括直接數(shù)字合成電路，高速DAC變換電路，跟蹤濾波與增益控制電路，鎖相晶振源，控制器。其中圖5中虛框(1)為由復(fù)雜可編程器件設(shè)計(jì)的直接數(shù)字頻率合成器(DDS)，它由以電信號(hào)依次連接的數(shù)據(jù)寄存器、相位累加器和正弦波形查詢表組成。虛框(2)為由復(fù)雜可編程器件設(shè)計(jì)的高速DAC變換電路，參考圖2，它由以電信號(hào)依次連接的寄存器與位切換開關(guān)、R—2R電阻網(wǎng)絡(luò)及緩沖放大器組成。虛框(3)為跟蹤濾波與增益控制電路，參考圖3， 它由以電信號(hào)依次連接的輸入波段電模擬開關(guān)、分波段跟蹤濾波放大器與增益控制、輸出波段電模擬開關(guān)、寬帶緩沖放大器及幅度撿測(cè)等組成。虛框(4)為鎖相晶振源，它由以電信號(hào)依次連接的鑒相器、CPLD設(shè)計(jì)的可變分頻器、外接環(huán)路濾波器及超高頻諧波晶體振蕩器組成。虛框(5)為控制器，包括微處理器和微機(jī)，微處理器的接口電路包括鍵盤、顯示、D/A1 與D/A2、A/D、串口電路等；微機(jī)可通過串口電路或USB實(shí)現(xiàn)對(duì)微處理器的操作。所述的直接數(shù)字合成電路是由復(fù)雜可編器件CPLD設(shè)計(jì)的。參見圖1和圖5，它包括數(shù)據(jù)寄存器、相位累加器、正弦波形查詢表等部分。其中數(shù)據(jù)寄存器存儲(chǔ)頻率控制數(shù)據(jù) (頻率控制字)，具有串行/并行數(shù)據(jù)輸入功能，串行輸入來自控制器或微機(jī)，并行數(shù)據(jù)來自 CPLD，可實(shí)現(xiàn)快速跳頻功能。數(shù)據(jù)寄存器的頻率控制數(shù)據(jù)并行輸入至相位累加器，由CPLD 設(shè)計(jì)的相位累加器的位數(shù)可依據(jù)頻率合成器所要求的分辨率靈活選取。相位累加器輸出序列的高m位并行輸入至由CPLD設(shè)計(jì)的正弦波形查詢表，正弦波形查詢表的存貯容量綜合考慮了 DDS精度、誤差、及占用資源等因素，一般選用256或512位存儲(chǔ)單元。其中并行輸入相位累加器電路需要并行多少位，由時(shí)鐘頻率和分辨率決定。所述相位累加器電路的結(jié)構(gòu)如圖2中adc^8所示。因DDS的工作頻率取決于所選用的CPLD，若從性價(jià)比考慮選擇通用CPLD，為了保證工作的可靠性，應(yīng)使CPLD工作在 200MHz 以下，
若，，為最小分辯率，則可計(jì)算出分辯率為Hz。所述正弦波形存儲(chǔ)器電路的結(jié)構(gòu)如圖3中Sin256所示，顯然存儲(chǔ)器單元越大，采樣點(diǎn)越多則分辨率越高。但是此結(jié)論只在較低頻率時(shí)有效，當(dāng)頻率很高時(shí)，大多數(shù)樣值被舍棄。因此折衷選擇256字節(jié)存儲(chǔ)器單元，每字節(jié)八位二進(jìn)制，共八位地址線八位數(shù)據(jù)線。正弦波形存儲(chǔ)器與并行輸入相位累加器的高八位并行連接，其他位被舍棄。上述的CPLD可以是ALTERA公司的MAX II系列的CPLD，也可以是XILINX或其它公司的CPLD。所述的高速DAC變換電路如圖2和圖3所示，它給出了由CPLD設(shè)計(jì)的一個(gè)8位高速DAC變換電路的結(jié)構(gòu)。圖中的DAC256即為CPLD設(shè)計(jì)的高速數(shù)據(jù)緩沖寄存器及高速位切換開關(guān)，它們工作頻率與所選用的CPLD工作頻率相當(dāng)，完全能滿足短波發(fā)射機(jī)頻率合成源對(duì)DAC轉(zhuǎn)換電路的要求。外接的高精度參考電壓源及低誤差R-2R電阻網(wǎng)絡(luò)受位切換開關(guān)的控制，其輸出經(jīng)高速運(yùn)箅放大器緩沖放大后輸出，將正弦波形查詢表的頻率數(shù)據(jù)變換成正弦階梯頻率信號(hào)輸出。R-2R電阻網(wǎng)絡(luò)中的電阻取值越小，則響應(yīng)速度越高，但對(duì)參考電壓源的要求就越高。R-2R電阻網(wǎng)絡(luò)的接入受高速位切換開關(guān)的控制，其輸出經(jīng)高速運(yùn)箅放大器緩沖放大后輸出，將正弦波形查詢表的頻率數(shù)據(jù)變換成正弦階梯頻率信號(hào)輸出。顯然輸出中除正弦基頻信號(hào)處，還包含了許多雜散和諧波分量，需由濾波電路濾除。本發(fā)明所述的跟蹤濾波與增益控制電路，由輸入分波段切換開關(guān)、波段寬帶濾波器、跟蹤選頻、與增益控制放大電路等組成。圖3中給出了笫三波段的跟蹤濾波與增益控制電路，完整的電路組成如圖5所示將1. 5MHz 30MHz的頻率范圍切換成四個(gè)波段，波段切換電路采用高速模擬開關(guān)，其中笫一波段的頻率范圍為1. 5MHz 8MHz，由于其頻率較低， 采樣點(diǎn)較多，故橢圓函數(shù)濾波器即可獲得理想的輸出波形。笫二 四波段的頻率范圍分別為8MHz 12MHz，12MHz 19MHz和19MHz 30MHz，其頻率復(fù)蓋系數(shù)小于1. 6，故容易采用壓控跟蹤濾波電路。 所述增益控制電路參考圖3和圖5，由CPLD設(shè)計(jì)的DDS及高速DAC變換電路及放大電路等都具有一定的幅頻特性，產(chǎn)生失真。增益控制電路根據(jù)系統(tǒng)的幅頻特性，由頻率控制字及信號(hào)輸出端的幅度檢測(cè)電路(檢波及ADC轉(zhuǎn)換電路)，通過控制器的DAC給出增益控制電壓，有效的補(bǔ)償幅頻特性誤差，使1. 5MHz 30MHz的頻率范圍內(nèi)的輸出幅度穩(wěn)定。所述的跟蹤濾波與增益控制電路，其工作過程是先將高速DAC變換電路輸出的二 四波段分別經(jīng)寬帶緩沖放大器濾波，再經(jīng)各自的跟蹤選頻放大電路放大。跟蹤壓控調(diào)諧電壓取自控制器的DAC輸出，其輸出電壓大小由頻率控制字決定，輸出電壓控制回路的變?nèi)荻O管，使跟蹤選頻放大電路處于最佳調(diào)諧狀態(tài)。通過這樣處理后，能有效消除正弦階梯頻率信號(hào)中的雜散與諧波成份。增益控制電路根據(jù)系統(tǒng)的幅頻特性，由頻率控制字通過另一 DAC給出增益控制電壓，有效的補(bǔ)償幅頻特性誤差，使1. 5MHz 30MHz的輸出頻率范圍內(nèi)的輸出幅度穩(wěn)定。所述的跟蹤濾波電路實(shí)際上是一增益可控的選頻放大器，選用的放大器件為雙柵場(chǎng)效應(yīng)管3SK223，也可采用類似型號(hào)，非常方便利用笫二柵極進(jìn)行幅度控制。所述的寬帶緩沖放大器選用AD603，也可采用類似型號(hào)，也非常方便進(jìn)行增益控制。所述的鎖相晶振源，可選用IOMHz溫補(bǔ)晶振，參見圖5，由外接鑒相器、CPLD設(shè)計(jì)的可變分頻器、外接環(huán)路濾波器及超高頻諧波晶體振蕩器組成的鎖相環(huán)路鎖定超高頻諧波晶振，其鎖定超高頻諧波晶振方法是通過由鑒相器、可變分頻器、環(huán)路濾波器及超高頻諧波晶體振蕩器組成的相位鎖定環(huán)路，由溫補(bǔ)晶振輸出的高穩(wěn)IOMHz信號(hào)，作為參考源鎖定超高頻諧波晶振，可使IOMHz晶振與超高頻諧波晶振特性互補(bǔ)。同時(shí)IOMHz晶振還可受外輸入高穩(wěn)IOMHz時(shí)鐘信號(hào)的同步控制，己鎖定超高頻諧波晶體振蕩器的輸出可以達(dá)到很高的頻率穩(wěn)定度，作為本發(fā)明的主時(shí)鐘信號(hào)。所述的鎖相環(huán)路可采用鎖相芯片74LVC4046，也可采用上述CPLD設(shè)計(jì)，可預(yù)置分頻器由可編程器件完成，超高頻諧波晶體振蕩器及緩沖電路采用門電路74LVC04。所述的控制器主要用來配置由CPLD設(shè)計(jì)的數(shù)據(jù)寄存器中的頻率控制字及其工作方式、波段轉(zhuǎn)換控制、壓控窄帶跟蹤調(diào)諧、增益控制電壓及輸出幅度檢測(cè)電路等。通過修改 CPLD中的數(shù)據(jù)寄存器的頻率控制字，系統(tǒng)可以獲得1. 5MHz 30MHz頻率范圍內(nèi)任意頻率的合成輸出。該控制器是ATMEL公司的AT91RM9200或是其他單片機(jī)，也可選用ARM單片機(jī)。所述的接口電路，參見圖5，主要有鍵盤輸入、液晶顯示、波段控制、跟蹤濾波壓控DAC、增益控制DAC、輸出幅度檢測(cè)及串口電路等。其中鍵盤輸入與液晶顯示設(shè)置工作頻率及方式并給出顯示；跟蹤濾波壓控DAC根據(jù)頻率控制字給出對(duì)應(yīng)的壓控電壓，使跟蹤濾波電路始終處于最佳調(diào)諧狀態(tài)；增益控制DAC與輸出幅度撿測(cè)電路可同時(shí)根據(jù)頻率控制字及輸出幅度大小，通過控制增益控制DAC的輸出電壓，使輸出高頻信號(hào)在整個(gè)輸出頻率范圍內(nèi)保持幅度一定。所述的微機(jī)，其通過接口電路連接控制器(圖1和圖5)，由上位機(jī)軟件界面實(shí)現(xiàn)頻率的設(shè)置與工作方式的轉(zhuǎn)換。本發(fā)明提供的上述實(shí)施例，是基于復(fù)雜可編程器件(CPLD)的直接數(shù)字頻率合成 (DDS)技術(shù)，它所設(shè)計(jì)的直接數(shù)字頻率合成電路，兼顧了直接數(shù)字頻率合成器所具有頻率切換速度快及復(fù)雜可編程器件靈活方便的特點(diǎn)，特別是采用自創(chuàng)的基于CPLD的高速DAC電路，省去了專用DAC集成芯片合成出存儲(chǔ)在存儲(chǔ)器內(nèi)的波形。參見圖4，采用分波段跟蹤選頻濾波器濾波，能有效消除正弦階梯頻率信號(hào)中的雜散與諧波成份，使輸出波形非常完美。 此外，根據(jù)頻率控制字并結(jié)合輸出幅度的波動(dòng)，通過輸出增益控制電壓，能有效的補(bǔ)償DDS 幅頻特性誤差，使其頻率范圍內(nèi)的輸出幅度穩(wěn)定。以上所述，僅為本發(fā)明的較佳實(shí)施例，并非對(duì)本發(fā)明的結(jié)構(gòu)作任何形式上的限制。 凡是依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化，均仍屬于本發(fā)明的技術(shù)方案的范圍內(nèi)，本發(fā)明的技術(shù)方案也可用于短波接收機(jī)的本振信源其他用途的 DDS合成信號(hào)源。
權(quán)利要求
1.一種DDS短波發(fā)射機(jī)用頻率合成源，其特征是一種采用CPLD設(shè)計(jì)的DDS短波發(fā)射機(jī)用頻率合成源，該頻率合成源主要由直接數(shù)字合成電路、高速DAC變換電路、跟蹤濾波與增益控制電路、控制器及鎖相晶振源組成，其中高速DAC變換電路將直接數(shù)字合成電路輸出的頻率數(shù)據(jù)變換成正弦頻率信號(hào)；跟蹤濾波與增益控制電路濾除高速DAC變換電路中的雜散與諧波分量，增益控制電路使頻率合成源在頻率范圍內(nèi)保持保持幅度穩(wěn)定的輸出；控制器包括微處理器和微機(jī)，由微處理器實(shí)現(xiàn)頻率的設(shè)置與工作方式的操作，或者微處理器通過微機(jī)接口電路連接微機(jī)，并通過上位機(jī)實(shí)現(xiàn)頻率的設(shè)置與工作方式的轉(zhuǎn)換；鎖相晶振源產(chǎn)生超高頻高穩(wěn)時(shí)鐘源信號(hào)，作為該頻率合成源的時(shí)鐘信號(hào)。
2.根據(jù)權(quán)利要求1所述的DDS短波發(fā)射機(jī)用頻率合成源，其特征是所述直接數(shù)字頻率合成器由以電信號(hào)依次連接的數(shù)據(jù)寄存器、相位累加器和正弦波形查詢表組成，其中數(shù)據(jù)寄存器產(chǎn)生并行或串行的頻率控制字，通過查詢正弦波形查詢表，獲得對(duì)應(yīng)的頻率控制數(shù)據(jù)，該頻率控制數(shù)據(jù)通過數(shù)據(jù)寄存器并行輸入至相位累加器。
3.根據(jù)權(quán)利要求2所述的DDS短波發(fā)射機(jī)用頻率合成源，其特征是所述相位累加器，其位數(shù)依據(jù)直接數(shù)字頻率合成器所要求的分辨率靈活選取。
4.根據(jù)權(quán)利要求1所述的DDS短波發(fā)射機(jī)用頻率合成源，其特征是所述高速DAC變換電路由以電信號(hào)依次連接的寄存器與位切換開關(guān)、R—2R電阻網(wǎng)絡(luò)及緩沖放大器組成。
5.根據(jù)權(quán)利要求1所述的DDS短波發(fā)射機(jī)用頻率合成源，其特征是所述跟蹤濾波與增益控制電路主要由以電信號(hào)依次連接的輸入波段電模擬開關(guān)、分波段切換跟蹤濾波放大器與增益控制電路、輸出波段電模擬開關(guān)、寬帶緩沖放大器及幅度撿測(cè)電路組成。
6.根據(jù)權(quán)利要求5所述的DDS短波發(fā)射機(jī)用頻率合成源，其特征是所述跟蹤濾波與增益控制電路，其采用分波段切換電路將高速DAC變換電路輸出的頻率范圍切換成四個(gè)波段，每波段先經(jīng)波段濾波器濾波，再經(jīng)跟蹤選頻放大電路放大，使正弦階梯頻率信號(hào)中的雜散與諧波成份消除，然后利用增益控制電路使輸出的頻率范圍內(nèi)的輸出幅度穩(wěn)定。
7.根據(jù)權(quán)利要求1所述的DDS短波發(fā)射機(jī)用頻率合成源，其特征是所述鎖相晶振源由以電信號(hào)依次連接的鑒相器、CPLD設(shè)計(jì)的可變分頻器、外接環(huán)路濾波器及超高頻諧波晶體振蕩器組成。
8.根據(jù)權(quán)利要求7所述的DDS短波發(fā)射機(jī)用頻率合成源，其特征是所述鎖相晶振源采用IOMHz溫補(bǔ)晶振，通過相位鎖定環(huán)路鎖定超高頻諧波晶振。
9.根據(jù)權(quán)利要求8所述的DDS短波發(fā)射機(jī)用頻率合成源，其特征是所述IOMHz溫補(bǔ)晶振接受外輸入高穩(wěn)IOMHz信號(hào)的同步控制，使己鎖定超高頻諧波晶體振蕩器的輸出達(dá)到很高的頻率穩(wěn)定度。
10.權(quán)利要求1至9中任一權(quán)利要求所述DDS短波發(fā)射機(jī)用頻率合成源的用途，其特征是所述頻率合成源在工作于1. 5MHz 30MHz的短波頻率激勵(lì)信號(hào)的短波無線發(fā)射機(jī)中使用。
全文摘要
本發(fā)明是采用CPLD設(shè)計(jì)的DDS短波發(fā)射機(jī)用頻率合成源，它主要由直接數(shù)字合成電路、高速DAC變換電路、跟蹤濾波與增益控制電路、控制器及鎖相晶振源組成，其中高速DAC變換電路將直接數(shù)字合成電路輸出的頻率數(shù)據(jù)變換成正弦頻率信號(hào)；跟蹤濾波電路濾除高速DAC變換電路中的雜散與諧波分量，增益控制電路使直接數(shù)字合成電路在頻率范圍內(nèi)保持幅度穩(wěn)定的輸出；控制器包括微處理器和微機(jī)，微處理器通過其接口電路連接微機(jī)，并通過上位機(jī)實(shí)現(xiàn)頻率的設(shè)置與工作方式的轉(zhuǎn)換；鎖相晶振源產(chǎn)生超高頻高穩(wěn)時(shí)鐘源信號(hào)，作為該頻率合成源的時(shí)鐘信號(hào)。本發(fā)明具有頻率精度及分辨率高，頻率信號(hào)切換時(shí)間短，輸出幅度恒定，電路簡(jiǎn)潔且可靠性高等優(yōu)點(diǎn)。
文檔編號(hào)H04B1/02GK102201819SQ20111005310
公開日2011年9月28日 申請(qǐng)日期2011年3月7日 優(yōu)先權(quán)日2011年3月7日
發(fā)明者劉泉, 唐靜, 鐘小虎, 陳永泰 申請(qǐng)人:武漢理工大學(xué)