專利名稱：一種無(wú)線電防作弊系統(tǒng)的中頻信號(hào)處理模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種無(wú)線電信號(hào)的信號(hào)處理模塊，尤其是一種無(wú)線電防作弊系統(tǒng)的中 頻信號(hào)處理模塊，屬于頻譜監(jiān)測(cè)接收機(jī)領(lǐng)域。
背景技術(shù)：
目前，無(wú)線電通信得到了廣泛的應(yīng)用，無(wú)線電通信技術(shù)中的軟件無(wú)線電技術(shù)，它給 現(xiàn)代通信的軟件化、智能化、通用化、個(gè)人化帶來(lái)了巨大的影響，同時(shí)軟件無(wú)線電也是無(wú)線 電的基礎(chǔ)。通過(guò)靈活的軟件處理，可以在通用的硬件平臺(tái)上實(shí)現(xiàn)多種信號(hào)處理功能。這大大 增強(qiáng)了實(shí)時(shí)信號(hào)處理系統(tǒng)的整體性能，也是由于數(shù)字信號(hào)處理的廣泛應(yīng)用，存在大量的通 用的數(shù)字信號(hào)處理模塊。這些處理模塊主要用于通用的應(yīng)用開(kāi)發(fā)和實(shí)驗(yàn)平臺(tái)，大部分處理 模塊是數(shù)字信號(hào)輸入，很少針對(duì)于中頻模擬信號(hào)輸入的。而且很多現(xiàn)有的信號(hào)處理模塊是 基于PCI/CPCI接口的處理模塊，雖然這種接口得到了眾多計(jì)算機(jī)設(shè)備廠商的支持，已經(jīng)在 PC機(jī)、工業(yè)控制等相關(guān)領(lǐng)域得到了廣泛的應(yīng)用，但是這種接口大都在機(jī)箱內(nèi)部，使用起來(lái)不 便。但是對(duì)于考試作弊信號(hào)監(jiān)測(cè)而言，需要專用的頻譜數(shù)據(jù)監(jiān)測(cè)模塊和算法，并希望有模擬 信號(hào)輸入、方便告訴的數(shù)據(jù)輸入接口。由于現(xiàn)存的信號(hào)處理模塊的結(jié)構(gòu)過(guò)于通用化，器件和 算法對(duì)于頻譜監(jiān)測(cè)來(lái)講效率低下，數(shù)據(jù)輸出接口也不能靈活應(yīng)用于各種場(chǎng)合，所以不能很 好的用于無(wú)線電作弊信號(hào)的監(jiān)測(cè)。因此本發(fā)明基于軟件無(wú)線電思想出發(fā)的一種新的具有網(wǎng)絡(luò)接口的針對(duì)于考試無(wú) 線電作弊信號(hào)監(jiān)測(cè)的信號(hào)處理模塊，接口應(yīng)用場(chǎng)合廣、速度快。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種應(yīng)用于監(jiān)測(cè)考試無(wú)線電作弊信號(hào)的信號(hào)處理模塊，它具 有完整的模擬中頻信號(hào)采集、兩路信號(hào)下變頻通路、基帶信號(hào)處理單元、任務(wù)調(diào)度控制單 元，并且動(dòng)態(tài)可配置、具有網(wǎng)絡(luò)化輸出接口，可以對(duì)作弊信號(hào)進(jìn)行識(shí)別、解調(diào)和取證。本發(fā)明解決上述技術(shù)問(wèn)題所采用的技術(shù)方案如下面所描述一種無(wú)線電防作弊系統(tǒng)的中頻信號(hào)處理模塊，包括電源模塊、信號(hào)采集模塊、信號(hào) 處理通道、基帶信號(hào)處理模塊和任務(wù)調(diào)度控制模塊以及網(wǎng)絡(luò)通信模塊；其中，所述信號(hào)采 集模塊分別與寬帶信號(hào)處理通道和窄帶信號(hào)處理通道相連，寬帶信號(hào)處理通道和窄帶信號(hào) 處理通道分別與基帶信號(hào)處理模塊、任務(wù)調(diào)度控制模塊、網(wǎng)絡(luò)通信模塊依次相連，存儲(chǔ)器單 元分別與寬帶信號(hào)處理通道、窄帶信號(hào)處理通道、基帶信號(hào)處理模塊、任務(wù)調(diào)度控制模塊相 連；電源模塊與所有模塊相連供電；所述信號(hào)采集模塊的輸入端為中頻模擬信號(hào)，信號(hào)采集模塊對(duì)所述中頻模擬信號(hào) 進(jìn)行處理，形成數(shù)字信號(hào)；所述信號(hào)處理通道包括寬帶信號(hào)處理通道和窄帶信號(hào)處理通道，對(duì)信號(hào)采集模塊 輸出的數(shù)字信號(hào)分別進(jìn)行寬帶和窄帶下變頻處理、加窗、完成快速傅里葉變換，得到頻譜數(shù) 據(jù)；
所述頻譜數(shù)據(jù)在基帶信號(hào)處理模塊經(jīng)過(guò)解調(diào)處理后，將處理后的頻譜數(shù)據(jù)與存儲(chǔ) 器模塊中存儲(chǔ)的背景頻譜信息進(jìn)行比較并搜索得到過(guò)電平警戒信號(hào)；經(jīng)任務(wù)調(diào)度模塊通過(guò) 網(wǎng)絡(luò)通信模塊上傳到上級(jí)模塊。所述存儲(chǔ)器用于存儲(chǔ)與監(jiān)測(cè)信號(hào)比對(duì)所需的背景頻譜信息，以及提供緩存空間。進(jìn)一步地，優(yōu)選的結(jié)構(gòu)是，信號(hào)采集模塊包括中頻模擬信號(hào)輸入接口、變壓器、模 數(shù)轉(zhuǎn)換芯片；其中，中頻模擬信號(hào)輸入接口用于接收中頻模擬信號(hào)輸入，變壓器用于將模擬 信號(hào)轉(zhuǎn)換成差分信號(hào)，然后送到模數(shù)轉(zhuǎn)換芯片轉(zhuǎn)換為數(shù)字信號(hào)。進(jìn)一步地，優(yōu)選的結(jié)構(gòu)是，所述窄帶信號(hào)處理通道包括一個(gè)可配置的窄帶下變頻 芯片和一個(gè)可編程邏輯門列陣。進(jìn)一步地，優(yōu)選的結(jié)構(gòu)是，所述寬帶信號(hào)處理通道包括一個(gè)可編程邏輯門列陣。對(duì)比現(xiàn)有技術(shù)，本發(fā)明對(duì)于輸入的一定帶寬中頻模擬信號(hào)，依托于數(shù)模轉(zhuǎn)換芯片、 邏輯運(yùn)算芯片以及數(shù)字信號(hào)處理芯片等進(jìn)行，對(duì)模擬的時(shí)間域數(shù)據(jù)變換到數(shù)字頻率域進(jìn) 行，然后對(duì)數(shù)字信號(hào)進(jìn)行寬帶和窄帶下變頻處理，加窗、做快速傅里葉變換，得到頻譜數(shù)據(jù)， 并對(duì)頻譜數(shù)據(jù)進(jìn)行搜索得到過(guò)電平警戒信號(hào)。對(duì)窄帶下變頻數(shù)據(jù)進(jìn)行實(shí)時(shí)的多種解調(diào)處 理，并將各類數(shù)據(jù)按照一定的格式通過(guò)網(wǎng)口傳送給上級(jí)模塊(例如個(gè)人電腦)，從而完成考 試作弊無(wú)線電信號(hào)的監(jiān)測(cè)，該模塊分工明確，組成的統(tǒng)一的整體，提高的處理效率，性能優(yōu) 越，具有非常好的技術(shù)效果和技術(shù)優(yōu)點(diǎn)。


圖1是本發(fā)明所述的無(wú)線電防作弊中頻信號(hào)處理模塊的結(jié)構(gòu)框圖；圖2是本發(fā)明所述的無(wú)線電防作弊中頻信號(hào)處理模塊的實(shí)施例電路原理圖，其 中，各元件的名稱依次為電源輸入插座1、電源電路模塊2中頻模擬信號(hào)輸入模塊3、變壓 器4、模數(shù)轉(zhuǎn)換芯片5、測(cè)試信號(hào)輸入模塊6、變壓器7、多通道下變頻芯片8、可編程邏輯器件 FPGA9、FPGA復(fù)位電路10、程序下載電路JTAG接口 11、PR0M存儲(chǔ)器12、晶振13、串口 RS232 模塊14、串口芯片15、網(wǎng)口 16、網(wǎng)口變壓器17、網(wǎng)卡芯片18、數(shù)字信號(hào)處理芯片19、靜態(tài)存 儲(chǔ)器20、芯片復(fù)位電路21、存儲(chǔ)器FLASH22以及程序下載電路JTAG接口 23和晶振M。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的描述。圖1是本發(fā)明所述的用于無(wú)線電防作弊系統(tǒng)的中頻信號(hào)處理模塊的結(jié)構(gòu)框圖；見(jiàn) 如圖1，所述無(wú)線電防作弊中頻處理模塊，其主要包括信號(hào)采集模塊Si、寬帶信號(hào)處理通道 S2和窄帶信號(hào)處理通道S3，其中，所述信號(hào)采集模塊Sl分別與寬帶信號(hào)處理通道S2和窄 帶信號(hào)處理通道S3連接在一起，寬帶信號(hào)處理通道S2和窄帶信號(hào)處理通道S3與基帶信號(hào) 處理模塊S5、任務(wù)調(diào)度控制模塊S6、網(wǎng)絡(luò)通信模塊S7依次相連，存儲(chǔ)器單元S4分別與寬帶 信號(hào)處理通道S2、窄帶信號(hào)處理通道S3、基帶信號(hào)處理模塊S5、任務(wù)調(diào)度控制模塊S6相連。 電源模塊S8與所有模塊相連供電。其中，所述電源模塊S8包括多種電源轉(zhuǎn)換芯片，主要是將輸入電壓轉(zhuǎn)換為所需的 電壓；信號(hào)采集模塊Sl包括中頻模擬信號(hào)輸入接口 3、變壓器4、模數(shù)轉(zhuǎn)換芯片5。中頻模 擬信號(hào)輸入接口 3用于接收中頻模擬信號(hào)輸入，本實(shí)施例中所述的中頻模擬信號(hào)輸入接口的最大電壓為IV，最大帶寬為10MHz，中心頻率為10. 7MHz。通過(guò)一個(gè)變壓器4將模擬信號(hào) 轉(zhuǎn)換成差分信號(hào)，然后送到模數(shù)轉(zhuǎn)換芯片5 (A/D)轉(zhuǎn)換為數(shù)字信號(hào)數(shù)據(jù)，例如采用高精度A/ D轉(zhuǎn)換器，由A/D芯片輸出并行數(shù)字信號(hào)。寬帶信號(hào)處理通道S2，由可編程邏輯門列陣FPGA9實(shí)現(xiàn)。由A/D轉(zhuǎn)換芯片輸出 的并行數(shù)據(jù)輸入到FPGA芯片中，下變頻后，與數(shù)字控制振蕩器NCO相乘，變換成正交兩路信 號(hào)，經(jīng)過(guò)數(shù)字有限沖激響應(yīng)(FIR)濾波器、進(jìn)行加窗，快速傅里葉變換(FFT)，求取對(duì)數(shù)，放 入緩存(存儲(chǔ)器單元S4)中，上述操作過(guò)程都在可編程邏輯門列陣FPGA中完成。窄帶信號(hào)處理通道S3，由可配置的窄帶下變頻芯片8 (DDC芯片)和FPGA構(gòu)成。由 A/D轉(zhuǎn)換器輸出的另一路并行數(shù)據(jù)輸入到下變頻芯片8中，芯片內(nèi)部有四個(gè)下變頻通道，可 以動(dòng)態(tài)配置數(shù)字控制振蕩器(NCO)和數(shù)字濾波濾波器，獲得多種帶寬的下變頻正交IQ數(shù) 據(jù)。下變頻芯片的動(dòng)態(tài)配置由微控單元完成。并將輸出的窄帶IQ基帶數(shù)據(jù)放到FPGA中緩 存等待基帶信號(hào)處理和控制單元?；鶐盘?hào)處理模塊S5，由DSP及其外圍電路構(gòu)成。作用是完成作弊信號(hào)檢測(cè)和識(shí) 別，以及信號(hào)的解調(diào)，還包括作弊信號(hào)的記錄存儲(chǔ)。任務(wù)調(diào)度控制模塊S6，在DSP上實(shí)現(xiàn)。通過(guò)在DSP運(yùn)行嵌入式μ Clinux操作系統(tǒng) 完成對(duì)FPGA的時(shí)序控制、對(duì)下變頻芯片的配置、對(duì)網(wǎng)絡(luò)通信模塊的配置和使用。它通過(guò)邏 輯控制，從FPGA緩存中讀取數(shù)據(jù)，經(jīng)由片上基帶信號(hào)處理模塊處理后再將數(shù)據(jù)傳給網(wǎng)絡(luò)通 信模塊。網(wǎng)絡(luò)通信模塊S7包括DSP和網(wǎng)口芯片以及變壓器和RJ45接口。主要用于向上級(jí) 模塊傳輸滿足特定網(wǎng)絡(luò)協(xié)議的數(shù)據(jù)。所述上級(jí)模塊是個(gè)人電腦或監(jiān)控終端。存儲(chǔ)器單元S4，包括同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM、快閃存儲(chǔ)器Flash和可編程只讀 存儲(chǔ)器PR0M12。SDRAM和DSP相連，作為上電時(shí)運(yùn)行μ Clinux時(shí)的內(nèi)存空間和數(shù)據(jù)存儲(chǔ)空 間。Flash也和DSP相連，用于固定存儲(chǔ)DSP上運(yùn)行的代碼。PROM與FPGA相連，用于固定 存儲(chǔ)FPGA芯片上運(yùn)行的代碼，加電是自動(dòng)寫入FPGA芯片10中。下面結(jié)合具體電路圖對(duì)本發(fā)明進(jìn)行一個(gè)描述。圖2是本發(fā)明所述的無(wú)線電防作弊中頻信號(hào)處理模塊的一個(gè)實(shí)施例的電路原理 圖。其中，在選擇信號(hào)采集模塊的模數(shù)轉(zhuǎn)換芯片時(shí)，采用了美國(guó)TI公司的AD6645，它是14 位量化，保持采樣率可達(dá)80MS/s，無(wú)寄生動(dòng)態(tài)范圍(SFDR)為IOOdB,數(shù)字輸出可以在3. 3V 下工作，功耗為1. 5W，可以很好的完成數(shù)據(jù)采集任務(wù)。寬帶信號(hào)處理通道，使用可編程邏輯門列陣FPGA芯片實(shí)現(xiàn)。這里選擇Altera公 司的芯片Xilinx XC4VSX35，它是速度快、功率極低的FPGA器件500MHz Smart RAM分級(jí)存 儲(chǔ)器18kb，雙端口塊RAM單元；16/32bit LUT RAM單元；外圍存儲(chǔ)接口 ；可從RAM模塊實(shí)現(xiàn) FIFO,而不需要任何附加邏輯；可從LUT模塊實(shí)現(xiàn)分布式存儲(chǔ)器或移位寄存器，而不需要任 何附加邏輯。500MHz靈活的LUT結(jié)構(gòu)，更快的壓縮CLB模塊，擁有350萬(wàn)門級(jí)電路。對(duì)于窄帶信號(hào)處理通道，選擇Craychip公司生產(chǎn)的一種高性能多通道數(shù)字下變 頻器GC4016。它有4個(gè)獨(dú)立的數(shù)字下變頻通道輸入信號(hào)速率可達(dá)lOOMsps，具有大于115dB 的無(wú)寄生動(dòng)態(tài)范圍；此外，GC4016還具有靈活的可編程特性，其內(nèi)部共有255個(gè)32位控制 字寄存器，可用于決定內(nèi)部各功能模塊的參數(shù)設(shè)置(如載波中心頻率、^R濾波器系數(shù)、抽 取因子、數(shù)據(jù)輸出的格式和方式等)；用戶通過(guò)控制接口既能寫控制字，也能讀出某些狀態(tài)fn息ο存儲(chǔ)器單元由三種存儲(chǔ)器構(gòu)成，分別完成不同的存儲(chǔ)功能。PROM型號(hào)選為XCF 16PV048，存儲(chǔ)FPGA程序代碼；SDRAM型號(hào)選為ffl~48LC32M8A2，用于DSP外接數(shù)據(jù)存儲(chǔ)和程 序運(yùn)行空間；FLASH型號(hào)選為M29W320DB，存儲(chǔ)DSP程序和參數(shù)?；鶐盘?hào)處理模塊利用數(shù)字信號(hào)處理芯片實(shí)現(xiàn)。這里選擇AD公司的ADSP-BF537， 它是ADI(Anal0g Device he.)公司推出的一系列高性能低功耗DSP芯片，而基于 Blackfin處理器的ADSP-BF533 —經(jīng)推出便被很多國(guó)家的設(shè)計(jì)人員立即采用，后續(xù)系列產(chǎn) 品ADSP-BF5XX也被更多的系統(tǒng)設(shè)計(jì)廠家應(yīng)用到各自的產(chǎn)品中。正是因?yàn)锳DSP_BF5xx系列 芯片是以功能強(qiáng)大性能卓越的Blackfin處理器為內(nèi)核而推出的高效DSP芯片。任務(wù)調(diào)度控制模塊在DSP上實(shí)現(xiàn)。通過(guò)在DSP運(yùn)行嵌入式μ Clinux操作系統(tǒng)實(shí) 現(xiàn)對(duì)FPGA的時(shí)序控制、對(duì)下變頻芯片的配置、對(duì)網(wǎng)絡(luò)通信模塊的配置和使用。它通過(guò)邏輯 控制，從FPGA緩存中讀取各種數(shù)據(jù)，經(jīng)由片上基帶信號(hào)處理模塊處理后再將數(shù)據(jù)傳給網(wǎng)絡(luò) 模塊。這樣本發(fā)明中的基帶信號(hào)處理模塊和任務(wù)調(diào)度控制模塊可以在同一片芯片上實(shí)現(xiàn)， 這樣既簡(jiǎn)化的結(jié)構(gòu)，又節(jié)約了成本。網(wǎng)絡(luò)通信模塊中的網(wǎng)卡芯片的型號(hào)為L(zhǎng)AN83C185。它是低功耗高集成度模擬接口 IC,包括有編碼頭器/譯碼器，擾碼器/解擾碼器，帶整形和輸出驅(qū)動(dòng)器的發(fā)送器，帶片內(nèi)自 適應(yīng)均衡器和基線漫游(BLW)修正的雙絞線接收器，時(shí)鐘和數(shù)據(jù)恢復(fù)電路以及媒體單獨(dú)接 口 0ΟΙ)部分，集成了帶自適應(yīng)均衡器的DSP，支持自動(dòng)流通和平行檢測(cè)，工作電壓3. 3V， 完全和IEEE 802. 2/802/3U標(biāo)準(zhǔn)兼容，經(jīng)過(guò)網(wǎng)絡(luò)變壓器YL18-2050S及YT37-1107S，進(jìn)行數(shù) 據(jù)包的收發(fā)。有全雙工10BASE-T/100BASE-TX收發(fā)器，支持IOMbps和IOOMbos不屏蔽雙絞 線，完整的功率管理特性，通用降功耗模式。電源模塊的電源芯片的型號(hào)選為pth05000和LT1117和LT3338。三片pth05000 分別生成3. 3v 2. 5V和1. 2V的電壓。3. 3V為AD6645、FPGA、網(wǎng)口芯片、BF537和FLASH供 電。2. 5V為GC4016和FPGA供電。1. 2V為FPGA和BF537供電。LT117則產(chǎn)生1. 8V電壓為 I3ROM供電。AD芯片為5V供電，由LT3338提供。本發(fā)明對(duì)于輸入的一定帶寬中頻模擬信號(hào)，依托于數(shù)模轉(zhuǎn)換芯片、邏輯運(yùn)算芯片 以及數(shù)字信號(hào)處理芯片等進(jìn)行，對(duì)模擬的時(shí)間域數(shù)據(jù)變換到數(shù)字頻率域進(jìn)行，然后對(duì)數(shù)字 信號(hào)進(jìn)行寬帶和窄帶下變頻處理，加窗、做快速傅里葉變換，得到頻譜數(shù)據(jù)，并對(duì)頻譜數(shù)據(jù) 進(jìn)行搜索得到過(guò)電平警戒信號(hào)。對(duì)窄帶下變頻數(shù)據(jù)進(jìn)行實(shí)時(shí)的多種解調(diào)處理，并將各類數(shù) 據(jù)按照一定的格式通過(guò)網(wǎng)口傳送給上級(jí)模塊(例如個(gè)人電腦)，從而完成考試作弊無(wú)線電 信號(hào)的監(jiān)測(cè)，該模塊分工明確，組成的統(tǒng)一的整體，提高的處理效率，性能優(yōu)越，具有非常好 的技術(shù)效果和技術(shù)優(yōu)點(diǎn)。以上所述的具體描述，對(duì)發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō) 明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限定本發(fā)明的保護(hù)范 圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明 的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種無(wú)線電防作弊中頻信號(hào)處理模塊，其特征在于，包括電源模塊、信號(hào)采集模塊、 信號(hào)處理通道、基帶信號(hào)處理模塊和任務(wù)調(diào)度控制模塊以及網(wǎng)絡(luò)通信模塊；其中，所述信號(hào) 采集模塊分別與寬帶信號(hào)處理通道和窄帶信號(hào)處理通道相連；寬帶信號(hào)處理通道和窄帶信 號(hào)處理通道分別與基帶信號(hào)處理模塊、任務(wù)調(diào)度控制模塊、網(wǎng)絡(luò)通信模塊依次相連，存儲(chǔ)器 單元分別與寬帶信號(hào)處理通道、窄帶信號(hào)處理通道、基帶信號(hào)處理模塊、任務(wù)調(diào)度控制模塊 相連；電源模塊與所有模塊相連供電；所述信號(hào)采集模塊的輸入端為中頻模擬信號(hào)，信號(hào)采集模塊對(duì)所述中頻模擬信號(hào)進(jìn)行 處理，形成數(shù)字信號(hào)；所述信號(hào)處理通道包括寬帶信號(hào)處理通道和窄帶信號(hào)處理通道，對(duì)信號(hào)采集模塊輸出 的數(shù)字信號(hào)分別進(jìn)行寬帶和窄帶下變頻處理、加窗、完成快速傅里葉變換，得到頻譜數(shù)據(jù)；所述頻譜數(shù)據(jù)在基帶信號(hào)處理模塊經(jīng)過(guò)解調(diào)處理后，將處理后的頻譜數(shù)據(jù)與存儲(chǔ)器模 塊中存儲(chǔ)的背景頻譜信息進(jìn)行比較并搜索得到過(guò)電平警戒信號(hào)；經(jīng)任務(wù)調(diào)度模塊通過(guò)網(wǎng)絡(luò) 通信模塊上傳到上級(jí)模塊；所述存儲(chǔ)器單元用于存儲(chǔ)與監(jiān)測(cè)信號(hào)比對(duì)所需的背景頻譜信息，以及提供緩存空間。
2.根據(jù)權(quán)利要求1所述的無(wú)線電防作弊中頻信號(hào)處理模塊，其特征在于，所述窄帶信 號(hào)處理通道包括一個(gè)可配置的窄帶下變頻芯片和一個(gè)可編程邏輯門列陣。
3.根據(jù)權(quán)利要求1所述的無(wú)線電防作弊中頻信號(hào)處理模塊，其特征在于，所述寬帶信 號(hào)處理通道包括一個(gè)可編程邏輯門列陣。
4.根據(jù)權(quán)利要求1-3任一所述的無(wú)線電防作弊中頻信號(hào)處理模塊，其特征在于，信號(hào) 采集模塊包括中頻模擬信號(hào)輸入接口、變壓器、模數(shù)轉(zhuǎn)換芯片；其中，中頻模擬信號(hào)輸入接 口用于接收中頻模擬信號(hào)輸入，變壓器用于將模擬信號(hào)轉(zhuǎn)換成差分信號(hào)，然后送到模數(shù)轉(zhuǎn) 換芯片轉(zhuǎn)換為數(shù)字信號(hào)。
5.根據(jù)權(quán)利要求1-3任一所述的無(wú)線電防作弊中頻信號(hào)處理模塊，其特征在于，基帶 信號(hào)處理模塊由DSP及其外圍電路構(gòu)成，用于完成作弊信號(hào)檢測(cè)和識(shí)別，以及信號(hào)的解 調(diào)，還包括對(duì)作弊信號(hào)進(jìn)行記錄存儲(chǔ)。
6.根據(jù)權(quán)利要求1-3任一所述的無(wú)線電防作弊中頻信號(hào)處理模塊，其特征在于，網(wǎng)絡(luò) 通信模塊包括DSP和網(wǎng)口芯片以及變壓器和RJ45接口，用于向上級(jí)模塊傳輸滿足特定網(wǎng)絡(luò) 協(xié)議的數(shù)據(jù)。
7.根據(jù)權(quán)利要求1-3任一所述的無(wú)線電防作弊中頻信號(hào)處理模塊，其特征在于，電源 模塊包括多種電源轉(zhuǎn)換芯片，用于將輸入電壓轉(zhuǎn)換為所需的電壓。
8.根據(jù)權(quán)利要求1-3任一所述的無(wú)線電防作弊中頻信號(hào)處理模塊，其特征在于，所述 上級(jí)模塊是個(gè)人電腦或監(jiān)控終端。
全文摘要
本發(fā)明公開(kāi)了一種無(wú)線電防作弊中頻信號(hào)處理模塊，屬于頻譜監(jiān)測(cè)接收機(jī)領(lǐng)域，包括電源模塊、信號(hào)采集模塊、信號(hào)處理通道、基帶信號(hào)處理模塊和任務(wù)調(diào)度控制模塊以及網(wǎng)絡(luò)通信模塊，從信號(hào)采集模塊得到的數(shù)字信號(hào)經(jīng)過(guò)信號(hào)處理通道后形成頻譜數(shù)據(jù)，所述頻譜數(shù)據(jù)經(jīng)過(guò)基帶信號(hào)處理模塊處理后，經(jīng)過(guò)任務(wù)調(diào)度模塊再通過(guò)網(wǎng)絡(luò)通信模塊上傳到上級(jí)模塊。上述信號(hào)處理模塊通過(guò)內(nèi)部的各個(gè)不同的信號(hào)處理電路，進(jìn)而從而完成考試作弊無(wú)線電信號(hào)的監(jiān)測(cè)，該模塊分工明確，組成的統(tǒng)一的整體，提高的處理效率，性能優(yōu)越，具有非常好的技術(shù)效果和技術(shù)優(yōu)點(diǎn)。
文檔編號(hào)H04B17/00GK102142914SQ20111008002
公開(kāi)日2011年8月3日 申請(qǐng)日期2011年3月31日 優(yōu)先權(quán)日2011年3月31日
發(fā)明者劉珩, 卜祥元, 朱夏劼, 楊淼, 陳寧 申請(qǐng)人:北京理工大學(xué)