專(zhuān)利名稱(chēng)：積分型模數(shù)轉(zhuǎn)換器與轉(zhuǎn)換方法、固態(tài)成像器件和相機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能夠應(yīng)用于以CMOS傳感器為代表的固態(tài)成像器件的積分型A/D轉(zhuǎn)換器、積分型A/D轉(zhuǎn)換方法、固態(tài)成像器件和相機(jī)系統(tǒng)。
背景技術(shù)：
提出了在圖像傳感器的各個(gè)列中并行地安置積分型模擬/數(shù)字轉(zhuǎn)換器(下文稱(chēng)為 A/D轉(zhuǎn)換器(模數(shù)轉(zhuǎn)換器))的配置(參見(jiàn)JP-A-2005-323331 (專(zhuān)利文獻(xiàn)1))。圖1是示出作為專(zhuān)利文獻(xiàn)1中所示的一個(gè)列取出的積分型A/D轉(zhuǎn)換器的塊配置的圖。積分型A/D轉(zhuǎn)換器1包括比較器2、紋波計(jì)數(shù)器3和傳輸總線(xiàn)4。在積分型A/D轉(zhuǎn)換器1中，具有斜坡波形的、電壓值隨著時(shí)間線(xiàn)性變化的基準(zhǔn)電壓 (基準(zhǔn)信號(hào))RAMP在比較器2中與輸入電壓VSL進(jìn)行比較，并且將比較結(jié)果輸出為信號(hào)VC0。紋波計(jì)數(shù)器3的操作在信號(hào)V⑶變化時(shí)的時(shí)刻開(kāi)始或停止，并且通過(guò)對(duì)計(jì)數(shù)時(shí)段進(jìn)行計(jì)數(shù)將電壓變化轉(zhuǎn)換為數(shù)字值。

發(fā)明內(nèi)容
在積分型A/D轉(zhuǎn)換器1中，需要以相同的電壓變化增大計(jì)數(shù)器的計(jì)數(shù)以用于增大
分辨率。圖2A和2B是用于說(shuō)明為了增大圖1的積分型A/D轉(zhuǎn)換器中的分辨率而增大計(jì)數(shù)器中的計(jì)數(shù)的情況的圖。例如，假設(shè)通過(guò)使用時(shí)鐘頻率f [Hz]在時(shí)段H[s]中進(jìn)行A/D轉(zhuǎn)換的積分型A/D轉(zhuǎn)換器的分辨率增大1位。當(dāng)轉(zhuǎn)換時(shí)段要保持在H[s]中的時(shí)候，需要將時(shí)鐘信號(hào)CLK的頻率增大至雙倍(其為2f [Hz])，以用于將計(jì)數(shù)器的計(jì)數(shù)增大至雙倍(如圖2A所示)。另一方面，當(dāng)時(shí)鐘頻率要保持在f[Hz]時(shí)，轉(zhuǎn)換時(shí)段將加倍(其為2H[s])，以用于將計(jì)數(shù)器的計(jì)數(shù)增大至雙倍(如圖2B所示)。當(dāng)時(shí)鐘頻率增大時(shí)，時(shí)鐘的電流消耗急劇地增大。當(dāng)轉(zhuǎn)換時(shí)段加倍時(shí)，幀速降低。如上所述，積分型A/D轉(zhuǎn)換器具有性能的折中在理論上很大的問(wèn)題。因此，期望用于在保持時(shí)鐘頻率的同時(shí)增大分辨率的技術(shù)。響應(yīng)于上述問(wèn)題，JP-A-2005-229263(專(zhuān)利文獻(xiàn)2、中提出了在保持分辨率的同時(shí)實(shí)現(xiàn)高速轉(zhuǎn)換的積分型A/D轉(zhuǎn)換器。在專(zhuān)利文獻(xiàn)2所示的系統(tǒng)中，環(huán)形振蕩器通過(guò)指示A/D轉(zhuǎn)換時(shí)段開(kāi)始的信號(hào)進(jìn)行振蕩，以允許計(jì)數(shù)器可以通過(guò)將振蕩信號(hào)用作基準(zhǔn)時(shí)鐘而操作。環(huán)形振蕩器的中間級(jí)中的多個(gè)信號(hào)被取出作為脈沖信號(hào)的相位信息，并且通過(guò)將指示A/D轉(zhuǎn)換時(shí)段的結(jié)束的信號(hào)用作觸發(fā)來(lái)同時(shí)鎖存該相位信息，從而獲得比時(shí)鐘頻率更高的分辨率。換言之，系統(tǒng)中環(huán)形振蕩器的中間級(jí)中的信號(hào)是通過(guò)相對(duì)于對(duì)計(jì)數(shù)進(jìn)行計(jì)數(shù)的基準(zhǔn)時(shí)鐘平移相位所獲得的時(shí)鐘，并且具有不同相位的多個(gè)時(shí)鐘通過(guò)使用比較結(jié)果的信號(hào)而同時(shí)被鎖存。另外，JP-A-2008_92091(專(zhuān)利文獻(xiàn)幻中提出了這樣的系統(tǒng)在該系統(tǒng)中，具有不同相位的時(shí)鐘信號(hào)由環(huán)形振蕩器生成并通過(guò)比較結(jié)果的信號(hào)鎖存而獲得相位信息并增大分辨率。在該系統(tǒng)中，環(huán)形振蕩器和積分型A/D轉(zhuǎn)換器分離，因此，也給出了對(duì)于圖像傳感器的列AD系統(tǒng)的應(yīng)用示例。關(guān)于將具有不同相位的時(shí)鐘分配給A/D轉(zhuǎn)換器并且通過(guò)使用比較結(jié)果的信號(hào)將多個(gè)時(shí)鐘一齊鎖存以獲得相位信息的這點(diǎn)上，A/D轉(zhuǎn)換的系統(tǒng)與專(zhuān)利文獻(xiàn)2中提出的系統(tǒng)相同。S卩，期望提供具有小的折中并且能夠在不增大時(shí)鐘頻率的情況下改善分辨率的積分型A/D轉(zhuǎn)換器、積分型A/D轉(zhuǎn)換方法、固態(tài)成像器件和相機(jī)系統(tǒng)。根據(jù)本發(fā)明的一實(shí)施例，提供了一種積分型A/D轉(zhuǎn)換器，包含比較器，其將輸入電壓與具有斜坡波形的、電壓值隨著時(shí)間線(xiàn)性變化的基準(zhǔn)電壓進(jìn)行比較；高階位計(jì)數(shù)器，其通過(guò)使用比較器的輸出信號(hào)的反轉(zhuǎn)作為觸發(fā)而開(kāi)始工作或停止工作，并且通過(guò)以時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)以輸出高階位；以及時(shí)間數(shù)字轉(zhuǎn)換器，其對(duì)與通過(guò)延遲比較器的輸出信號(hào)所獲得的多個(gè)信號(hào)相對(duì)應(yīng)的時(shí)鐘信號(hào)的相位信息進(jìn)行鎖存，并對(duì)鎖存值進(jìn)行譯碼以輸出相比于時(shí)鐘周期具有更高分辨率的低階位。根據(jù)本發(fā)明的另一實(shí)施例，提供了一種積分型A/D轉(zhuǎn)換方法，包含以下步驟由比較器將輸入電壓與具有斜坡波形的、電壓值隨著時(shí)間線(xiàn)性變化的基準(zhǔn)電壓進(jìn)行比較；通過(guò)使用比較器的輸出信號(hào)的反轉(zhuǎn)作為觸發(fā)而開(kāi)始工作或停止工作，并且通過(guò)計(jì)數(shù)器以時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)以輸出高階位；以及對(duì)與通過(guò)延遲比較器的輸出信號(hào)所獲得的多個(gè)信號(hào)相對(duì)應(yīng)的時(shí)鐘信號(hào)的相位信息進(jìn)行鎖存，并對(duì)鎖存值進(jìn)行譯碼以輸出相比于時(shí)鐘周期具有更高分辨率的低階位。根據(jù)本發(fā)明的又一實(shí)施例，提供了一種固態(tài)成像器件，包含像素單元，其中進(jìn)行光電轉(zhuǎn)換的多個(gè)像素以矩陣狀態(tài)安置；以及像素信號(hào)讀取單元，其以多個(gè)像素為單位從像素單元進(jìn)行像素信號(hào)的讀取，其中，所述像素信號(hào)讀取單元包括積分型模擬/數(shù)字(A/D) 轉(zhuǎn)換器，其將讀取的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)以對(duì)應(yīng)于像素的列布置，并且其中積分型A/D 轉(zhuǎn)換器包含比較器，其將輸入電壓與具有斜坡波形的、電壓值隨著時(shí)間線(xiàn)性變化的基準(zhǔn)電壓進(jìn)行比較；高階位計(jì)數(shù)器，其通過(guò)使用比較器的輸出信號(hào)的反轉(zhuǎn)作為觸發(fā)而開(kāi)始工作或停止工作，并通過(guò)以時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)以輸出高階位；以及時(shí)間數(shù)字轉(zhuǎn)換器，其對(duì)與通過(guò)延遲比較器的輸出信號(hào)所獲得的多個(gè)信號(hào)相對(duì)應(yīng)的時(shí)鐘信號(hào)的相位信息進(jìn)行鎖存，并對(duì)鎖存值進(jìn)行譯碼以輸出相比于時(shí)鐘周期具有更高分辨率的低階位。根據(jù)本發(fā)明的再一實(shí)施例，提供了一種相機(jī)系統(tǒng)，包含固態(tài)成像器件；以及光學(xué)系統(tǒng)，其將被攝體圖像成像于固態(tài)成像器件，其中，所述固態(tài)成像器件包含像素單元，其中進(jìn)行光電轉(zhuǎn)換的多個(gè)像素以矩陣狀態(tài)安置；以及像素信號(hào)讀取單元，其以多個(gè)像素為單位從像素單元進(jìn)行像素信號(hào)的讀取，并且其中，所述像素信號(hào)讀取單元包括積分型模擬/數(shù)字(A/D)轉(zhuǎn)換器，其將讀取的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)以對(duì)應(yīng)于像素的列布置，并且進(jìn)一步， 積分型A/D轉(zhuǎn)換器包含比較器，其將輸入電壓與具有斜坡波形的、電壓值隨著時(shí)間線(xiàn)性變化的基準(zhǔn)電壓進(jìn)行比較；高階位計(jì)數(shù)器，其通過(guò)使用比較器的輸出信號(hào)的反轉(zhuǎn)作為觸發(fā)而開(kāi)始工作或停止工作，并通過(guò)以時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)以輸出高階位；以及時(shí)間數(shù)字轉(zhuǎn)換器，其對(duì)與通過(guò)延遲比較器的輸出信號(hào)所獲得的多個(gè)信號(hào)相對(duì)應(yīng)的時(shí)鐘信號(hào)的相位信息進(jìn)行鎖存，并對(duì)鎖存值進(jìn)行譯碼以輸出相比于時(shí)鐘周期具有更高分辨率的低階位。根據(jù)本發(fā)明的實(shí)施例，性能的折中較小，并且可以在不增大時(shí)鐘頻率的情況下增大分辨率。


圖1是示出作為專(zhuān)利文獻(xiàn)1中所示的一個(gè)列取出的積分型A/D轉(zhuǎn)換器的塊配置的圖；圖2A和2B是用于說(shuō)明為了增大圖1的積分型A/D轉(zhuǎn)換器上的分辨率而增大計(jì)數(shù)器中的計(jì)數(shù)的情況的圖；圖3是示出根據(jù)本發(fā)明第一實(shí)施例的積分型A/D轉(zhuǎn)換器的配置示例的圖；圖4說(shuō)明根據(jù)實(shí)施例的延遲電路的第一配置示例；圖5是示出在應(yīng)用圖4的延遲電路時(shí)所獲得的工作波形的圖；圖6是示出反相器的基本配置的圖；圖7說(shuō)明根據(jù)實(shí)施例的延遲電路的第二配置示例；圖8是示出在應(yīng)用圖7的延遲電路時(shí)所獲得的工作波形的圖；圖9說(shuō)明根據(jù)實(shí)施例的延遲電路的第三配置示例；圖10是示出在應(yīng)用圖9的延遲電路時(shí)所獲得的工作波形的圖；圖11是示出根據(jù)第一實(shí)施例的TDC中的鎖存器的配置示例的圖；圖12是示出作為獲得2位分辨率的示例的、用于通過(guò)基于具有延時(shí)差的信號(hào) VC0A.VC0B的時(shí)鐘信號(hào)的鎖存定時(shí)和擴(kuò)展碼來(lái)獲得時(shí)鐘信號(hào)CLK的相位信息的詳細(xì)原理的圖；圖13是共同示出擴(kuò)展碼的組合以及要在獲得2位分辨率時(shí)譯碼的值的圖；圖14是示出根據(jù)本發(fā)明第二實(shí)施例的積分型A/D轉(zhuǎn)換器的配置示例的圖；圖15是示出根據(jù)第二實(shí)施例的TDC中的鎖存器的配置示例的圖；圖16是示出作為獲得3位分辨率的示例的、用于通過(guò)基于具有延時(shí)差的信號(hào) VC0A、VC0B、VC0C和VCOD的時(shí)鐘信號(hào)CLK的鎖存定時(shí)以及擴(kuò)展碼來(lái)獲得時(shí)鐘信號(hào)CLK的相位信息的詳細(xì)原理的圖；圖17是共同示出擴(kuò)展碼的組合以及要在獲得3位分辨率時(shí)譯碼的值的圖；圖18是示出根據(jù)本發(fā)明第三實(shí)施例的積分型A/D轉(zhuǎn)換器的配置示例的圖；圖19是示出根據(jù)第三實(shí)施例的DLL電路和TDC的配置示例的圖；圖20A和20B是示出延遲量可通過(guò)外加電壓控制的延遲元件的配置示例的圖；圖21是示出根據(jù)本發(fā)明第四實(shí)施例的安裝了列并行ADC的固態(tài)成像器件(CMOS 圖像傳感器)的配置示例的框圖；圖22是更確切示出圖21的安裝了列并行ADC的固態(tài)成像器件(CMOS圖像傳感器)中的ADC組的框圖； 圖23是示出根據(jù)實(shí)施例的包括四個(gè)晶體管的CMOS圖像傳感器中的像素的示例的圖； 圖M是示出圖21和圖22的D/A轉(zhuǎn)換器生成的斜坡(RAMP)波形的示例和ADC的工作時(shí)序的圖；以及圖25是示出應(yīng)用了根據(jù)實(shí)施例的固態(tài)成像器件的相機(jī)系統(tǒng)的配置示例的圖。
具體實(shí)施例方式下文參照

本發(fā)明的實(shí)施例。將按照下列順序進(jìn)行說(shuō)明。1.第一實(shí)施例(積分型A/D轉(zhuǎn)換器的第一配置示例)2.第二實(shí)施例(積分型A/D轉(zhuǎn)換器的第二配置示例)3.第三實(shí)施例(積分型A/D轉(zhuǎn)換器的第三配置示例)4.第四實(shí)施例(固態(tài)成像器件的整體配置示例)5.第五實(shí)施例(相機(jī)系統(tǒng)的配置示例)<1.第一實(shí)施例>[積分型A/D轉(zhuǎn)換器的第一配置示例]圖3是示出根據(jù)本發(fā)明第一實(shí)施例的積分型A/D轉(zhuǎn)換器的配置示例的圖。根據(jù)第一實(shí)施例的A/D轉(zhuǎn)換器10包括比較器11、作為高階位計(jì)數(shù)器的紋波計(jì)數(shù)器
12、時(shí)間數(shù)字轉(zhuǎn)換器(time-to-digitalconverter，TDC) 13 和傳輸總線(xiàn) 14。比較器11將具有斜坡波形的、電壓值隨著時(shí)間線(xiàn)性變化的基準(zhǔn)電壓(基準(zhǔn)信號(hào)) RAMP與輸入電壓VSL進(jìn)行比較，并將對(duì)應(yīng)于結(jié)果的信號(hào)VCO輸出至紋波計(jì)數(shù)器12和TDC13。紋波計(jì)數(shù)器12基本上通過(guò)使用比較器11的輸出信號(hào)VCO的反轉(zhuǎn)作為觸發(fā)而開(kāi)始工作或停止工作，其用作以時(shí)鐘信號(hào)CLK的周期進(jìn)行計(jì)數(shù)的高階位計(jì)數(shù)器。TDC 13對(duì)時(shí)鐘信號(hào)CLK的相位信息進(jìn)行鎖存，并且對(duì)鎖存值進(jìn)行譯碼，從而輸出相比于時(shí)鐘周期具有更高分辨率的低階位。TDC 13具有2位分辨率。這里，假設(shè)時(shí)鐘信號(hào)CLK的頻率為f [Hz]，并且其周期為T(mén) [s]。當(dāng)期望在TDC 13中獲得η位分辨率時(shí)，需要存在具有延時(shí)差的2114個(gè)信號(hào)VC0，并且需要延遲間隔為T(mén)/2n[s]。當(dāng)如在第一實(shí)施例中那樣獲得2位分辨率時(shí)，具有延時(shí)差的信號(hào)VCO是兩個(gè)信號(hào) VCOA、VOCB,并且其之間的延遲間隔為T(mén)/4[s]。TDC 13包括作為延遲單元的延遲電路13-1以及鎖存&譯碼單元13_2。延遲單元13-1在接收比較器11的輸出信號(hào)VCO時(shí)生成具有固定延時(shí)差的信號(hào) VCOA, VCOB,并且將信號(hào)輸出至鎖存&譯碼單元13-2。鎖存&譯碼單元13-2與從延遲電路13-1輸出的具有延時(shí)差的信號(hào)VCOA、VCOB 同步地對(duì)時(shí)鐘信號(hào)CLK進(jìn)行鎖存，并且存儲(chǔ)鎖存值，作為指示相位信息的擴(kuò)展碼EB[1]、 EB
。
鎖存&譯碼單元13-2通過(guò)對(duì)存儲(chǔ)的擴(kuò)展碼EB [1]、EB
進(jìn)行譯碼，以獲得比時(shí)鐘周期更小的A/D轉(zhuǎn)換結(jié)果。這里，將說(shuō)明對(duì)要成為獲取相位信息的關(guān)鍵的、延遲比較器11的輸出信號(hào)VCO的延遲電路的特定配置示例。這里示出TDC 13的分辨率是2位的示例。對(duì)于生成信號(hào)VCO中的延遲，大致存在兩種原理。其之一是如下的第一方法其隨著輸出信號(hào)VCO由于比較器11中基準(zhǔn)信號(hào)RAMP 和像素信號(hào)VSL之間的比較的波形變化非常地平緩而使用信號(hào)VCO自身?yè)碛械男甭?。另一個(gè)是延遲信號(hào)VCO的變化自身的第二方法。將示出兩個(gè)配置作為前者第一方法的示例，并且將示出一個(gè)配置作為后者第二方法的示例。[延遲電路的第一配置示例]圖4說(shuō)明根據(jù)實(shí)施例的延遲電路的第一配置示例。圖5是示出在應(yīng)用圖4的延遲電路時(shí)所獲得的工作波形的圖。圖6是示出反相器的基本配置的圖。圖4的延遲電路13A-1配置為通過(guò)使用具有不同邏輯閾值電壓的反相器IV1、IV2 來(lái)生成延遲差的電路。反相器IV基本上通過(guò)如圖6中所示那樣在電源VDD和基準(zhǔn)電位VSS之間串聯(lián)連接ρ溝道MOS (PMOS)晶體管PT和η溝道MOS (NMOS)晶體管NT來(lái)配置。然后，反相器IVl、IV2可以通過(guò)改變PMOS和NMOS之間的尺寸平衡(size balance)來(lái)改變邏輯閾值。在圖4的示例中，反相器IVl的邏輯閾值設(shè)為VTA，反相器IV2的邏輯閾值設(shè)為 VTB0在此示例中，利用VTA > VTB的關(guān)系設(shè)置邏輯閾值。在此情況下，適當(dāng)?shù)卦O(shè)置反相器的邏輯閾值，從而如圖5所示那樣形成T/4[s]的延遲。[延遲電路的第二配置示例]圖7說(shuō)明根據(jù)實(shí)施例的延遲電路的第二配置示例。圖8是示出在應(yīng)用圖7的延遲電路時(shí)所獲得的工作波形的圖。圖7的延遲電路UB-I形成為通過(guò)使用具有不同閾值電壓的比較器CMP1、CMP2來(lái)生成延遲差的電路。將比較器11的輸出信號(hào)VCO施加至具有不同輸入的比較器CMP1、CMP2中每一個(gè)的一個(gè)輸入，而將閾值電壓VREFA、VREFB施加至比較器CMP1、CMP2中每一個(gè)的另一個(gè)輸入。同樣在這種情況下，通過(guò)使用輸出信號(hào)VCO由于比較器11中基準(zhǔn)信號(hào)RAMP和像素信號(hào)VSL之間的比較的波形變化非常平緩的事實(shí)，適當(dāng)?shù)厥┘娱撝惦妷海瑥亩耘c上面相同的方式形成T/4[s]的延遲(如圖8所示)。[延遲電路的第二配置示例]圖9說(shuō)明根據(jù)實(shí)施例的延遲電路的第三配置示例。圖10是示出在應(yīng)用圖9的延遲電路時(shí)所獲得的工作波形的圖。圖9的延遲電路13C-1是應(yīng)用了第二方法的電路，其形成為在生成延遲信號(hào)VC0A、VCOB的路徑之間直接夾著延遲元件DLYl的電路。在圖9的延遲電路13C-1中，反相器IV3安置在比較器11的輸出側(cè)，反相器IV3 的輸出用作信號(hào)VC0A，通過(guò)延遲反相器的輸出所獲得的信號(hào)用作信號(hào)VC0B。延遲元件DLYl可以應(yīng)用諸如反相器鏈或NAND鏈之類(lèi)的一些配置方法。此外，在上述配置中，適當(dāng)?shù)卦O(shè)置延遲量，從而如圖10所示那樣形成T/4[s]的延遲。圖11是示出根據(jù)第一實(shí)施例的TDC中的鎖存器的配置示例的圖。鎖存器LTCl包括觸發(fā)器FFl、FFO。觸發(fā)器FFl與延遲電路13-1輸出的信號(hào)VCOA同步地對(duì)時(shí)鐘信號(hào)CLK進(jìn)行鎖存。觸發(fā)器FFl存儲(chǔ)鎖存值，作為指示相位信息的擴(kuò)展碼EB[1]。觸發(fā)器FFO與延遲電路13-1輸出的相對(duì)于信號(hào)VCOA具有延時(shí)差的信號(hào)VCOB同步地對(duì)時(shí)鐘信號(hào)CLK進(jìn)行鎖存。觸發(fā)器FFO存儲(chǔ)鎖存值，作為指示相位信息的擴(kuò)展碼EB
。鎖存&譯碼單元13-2對(duì)觸發(fā)器FF1、FF0中存儲(chǔ)的擴(kuò)展碼EB [1]、EB
進(jìn)行譯碼， 以獲得比時(shí)鐘周期更小的A/D轉(zhuǎn)換結(jié)果。如上所述，當(dāng)在積分型A/D轉(zhuǎn)換器10中時(shí)鐘信號(hào)CLK的頻率為f [Hz]并且其周期為T(mén) [s]時(shí)，在期望在TDC 13中獲得η位分辨率的情況下，需要存在具有延時(shí)差的2"-1個(gè)信號(hào)VC0，并且需要其之間的延遲間隔為T(mén)/2n[s]。當(dāng)獲得2位分辨率時(shí)，如上所述那樣，具有延時(shí)差的信號(hào)VCO是兩個(gè)信號(hào)VC0A、 VC0B，其之間的延遲間隔是T/4[s]。圖12是示出作為獲得2位分辨率的示例的、用于通過(guò)基于具有延時(shí)差的信號(hào) VC0A.VC0B的時(shí)鐘信號(hào)CLK的鎖存定時(shí)和擴(kuò)展碼來(lái)獲得時(shí)鐘信號(hào)CLK的相位信息的詳細(xì)原理的圖。信號(hào)VCOA和信號(hào)VCOB之間的延遲間隔恒定為T(mén)/4[s]，并且對(duì)于信號(hào)VCOA、VCOB 根據(jù)信號(hào)VCOA的鎖存定時(shí)所鎖存的擴(kuò)展碼EB [1]、EB
，可能存在四種組合。圖13是共同示出擴(kuò)展碼的組合以及要在獲得2位分辨率時(shí)譯碼的值的圖。獲得四條不同的相位信息，從而獲得22 = 2位分辨率。在圖13的示例中，當(dāng)擴(kuò)展碼EB[1]、EB
為[1,1]時(shí)，譯碼值為“00”。當(dāng)擴(kuò)展碼EB [1]、EB
% [1,0]時(shí)，譯碼值為 “01”。當(dāng)擴(kuò)展碼EB[1]、EB
為
時(shí)，譯碼值為“10”。當(dāng)擴(kuò)展碼EB [1]、EB
為
時(shí)，譯碼值為“11”。擴(kuò)展碼EB[1]、EB
和譯碼值之間的對(duì)應(yīng)關(guān)系不限于此示例。在前一計(jì)數(shù)方法 (其中計(jì)數(shù)器的計(jì)數(shù)操作受到來(lái)自比較器的輸出信號(hào)VCO的反轉(zhuǎn)的觸發(fā)而停止)的情況下， 對(duì)應(yīng)關(guān)系是段落W041]中所示的示例。然而，在后一計(jì)數(shù)方法(其中計(jì)數(shù)器的計(jì)數(shù)操作受到來(lái)自比較器的輸出信號(hào)VCO的反轉(zhuǎn)的觸發(fā)而啟動(dòng))的情況下，組合EB [1]、EB
和譯碼值+0 +3之間的對(duì)應(yīng)關(guān)系將會(huì)像譯碼值+3 +0這樣倒轉(zhuǎn)。如上所述，基準(zhǔn)時(shí)鐘自身是第一實(shí)施例中的基準(zhǔn)時(shí)鐘，并且比較器11的比較結(jié)果之后的信號(hào)被延遲，且鎖存定時(shí)被延遲，從而獲得相位信息。在第一實(shí)施例中，充分增大分辨率的方法(即，獲取相位信息的方法)與普通的積分型A/D轉(zhuǎn)換器不同。據(jù)此，無(wú)需分配具有平移的相位的多個(gè)時(shí)鐘，并且該方法根據(jù)功耗的觀點(diǎn)是有利的。另外，由于該電路是所謂的事件驅(qū)動(dòng)電路(其中該電路受到作為比較結(jié)果的信號(hào) VCO被改變的定時(shí)的觸發(fā)而工作)，因而僅在工作時(shí)消耗電流，因此可以非常有效地增大分辨率。<2.第二實(shí)施例〉圖14是示出根據(jù)本發(fā)明第二實(shí)施例的積分型A/D轉(zhuǎn)換器的配置示例的圖。根據(jù)第二實(shí)施例的A/D轉(zhuǎn)換器IOA與根據(jù)第一實(shí)施例的A/D轉(zhuǎn)換器10不同之點(diǎn)在于TDC 13A的分辨率從2位擴(kuò)展到3位。響應(yīng)于以上，從TDC 13A中包括的延遲電路13D-1輸出的具有固定延時(shí)差的信號(hào)是四個(gè)信號(hào) VCOA, VCOB, VCOC 和 VC0D。當(dāng)如這樣情況下那樣獲得3位分辨率時(shí)，具有延時(shí)差的信號(hào)VCO是四個(gè)信號(hào)VC0A、 VCOB, VCOC和VC0D，并且其之間的延遲間隔是T/8 [s]。鎖存器&譯碼器單元13A-2與延遲電路13D-1輸出的具有延時(shí)差的信號(hào)VC0A、 VCOB, VCOC和VCOD同步地對(duì)時(shí)鐘信號(hào)CLK進(jìn)行鎖存。鎖存器&譯碼器單元13A-2存儲(chǔ)鎖存值，作為指示相位信息的擴(kuò)展碼EB[3]、 EB [2]、EB [1]和 EB
。鎖存器&譯碼器單元13A-2對(duì)存儲(chǔ)的擴(kuò)展碼EB[3]、EB[2]、EB[1]和ΕΒ
進(jìn)行譯碼，以獲得比時(shí)鐘周期更小的A/D轉(zhuǎn)換結(jié)果。圖15是示出根據(jù)第二實(shí)施例的TDC中的鎖存器的配置示例的圖。圖15的鎖存器LTC2包括觸發(fā)器FF3、FF2、FFl和FF0。觸發(fā)器FF3與延遲電路13D-1輸出的信號(hào)VCOA同步地對(duì)時(shí)鐘信號(hào)CLK進(jìn)行鎖存。觸發(fā)器FF3存儲(chǔ)鎖存值，作為指示相位信息的擴(kuò)展碼EB [3]。觸發(fā)器FF2與延遲電路13D-1輸出的信號(hào)VCOB同步地對(duì)時(shí)鐘信號(hào)CLK進(jìn)行鎖存。觸發(fā)器FF2存儲(chǔ)鎖存值，作為指示相位信息的擴(kuò)展碼EB [2]。觸發(fā)器FFl與延遲電路13D-1輸出的信號(hào)VCOC同步地對(duì)時(shí)鐘信號(hào)CLK進(jìn)行鎖存。觸發(fā)器FFl存儲(chǔ)鎖存值，作為指示相位信息的擴(kuò)展碼EB[1]。觸發(fā)器FFO與延遲電路13D-1輸出的信號(hào)VCOD同步地對(duì)時(shí)鐘信號(hào)CLK進(jìn)行鎖存。觸發(fā)器FFO存儲(chǔ)鎖存值，作為指示相位信息的擴(kuò)展碼EB
。鎖存&譯碼單元13A-2對(duì)觸發(fā)器FF3、FF2、FFl和FFO中存儲(chǔ)的擴(kuò)展碼EB[3]、 EB[2]、EB[1]和ΕΒ
進(jìn)行譯碼，從而獲得比時(shí)鐘周期更小的A/D轉(zhuǎn)換結(jié)果。圖16是示出作為獲得3位分辨率的示例的、用于通過(guò)基于具有延時(shí)差的信號(hào) VC0A、VC0B、VC0C和VCOD的時(shí)鐘信號(hào)CLK的鎖存定時(shí)以及擴(kuò)展碼來(lái)獲得時(shí)鐘信號(hào)CLK的相位信息的詳細(xì)原理的圖。信號(hào)VCOA和信號(hào)VCOB之間的延遲間隔、信號(hào)VCOB和信號(hào)VCOC之間的延遲間隔以及信號(hào)VCOC和信號(hào)VCOD之間的延遲間隔恒定為T(mén)/8[s]。對(duì)于信號(hào)VCOA、VCOB, VCOC和VCOD根據(jù)信號(hào)VCOA的鎖存定時(shí)所鎖存的擴(kuò)展碼 EB [3]、EB [2]、EB [1]和EB
，可能存在八種組合。
圖17是共同示出擴(kuò)展碼的組合以及要在獲得3位分辨率時(shí)譯碼的值的圖。獲得八條不同的相位信息，從而獲得23 = 2位分辨率。在圖17的示例中，當(dāng)擴(kuò)展碼EB[3]、EB[2]、EB[1]和ΕΒ
為[1,1,1,1]時(shí)，譯碼值為“000”。當(dāng)擴(kuò)展碼EB [3]、EB[2]、EB[1]禾口 EB
為[1，1，1,0]時(shí)，譯碼值為‘‘001”。
當(dāng)擴(kuò)展碼EB [3]、EB[2]、EB[1]禾口 EB
為[1，1，0,0]時(shí)，譯碼值為‘‘010”。
當(dāng)擴(kuò)展碼EB [3]、EB[2]、EB[1]禾口 EB
為[1，0，0,0]時(shí)，譯碼值為‘‘011”。
當(dāng)擴(kuò)展碼EB [3]、EB[2]、EB[1]禾口 EB
為
時(shí)，譯碼值為‘‘100”。
當(dāng)擴(kuò)展碼EB [3]、EB[2]、EB[1]禾口 EB
為
時(shí)，譯碼值為‘‘101”。
當(dāng)擴(kuò)展碼EB [3]、EB[2]、EB[1]禾口 EB
為
時(shí)，譯碼值為‘‘110”。
當(dāng)擴(kuò)展碼EB [3]、EB[2]、EB[1]禾口 EB
為
時(shí)，譯碼值為‘‘111”。擴(kuò)展碼EB [3]、EB [2]、EB [1]和ΕΒ
與譯碼值之間的對(duì)應(yīng)關(guān)系不限于此示例。根據(jù)第二實(shí)施例，可以獲得與第一實(shí)施例相同的優(yōu)點(diǎn)。<3.第三實(shí)施例〉[積分型A/D轉(zhuǎn)換器的第三配置示例]圖18是示出根據(jù)本發(fā)明第三實(shí)施例的積分型A/D轉(zhuǎn)換器的配置示例的圖。根據(jù)第三實(shí)施例的A/D轉(zhuǎn)換器IOB與根據(jù)第二實(shí)施例的A/D轉(zhuǎn)換器IOA不同點(diǎn)在于通過(guò)使用延遲鎖定環(huán)(DLL)電路15來(lái)執(zhí)行TDC 13B的延遲電路13E-1的延遲控制。在第一和第二實(shí)施例中，應(yīng)用了圖4、圖7和圖9中所示的延遲電路。然而，圖4、圖7和圖9中所示的延遲電路具有晶體管的器件變化、溫度和電源電壓的變化以及基準(zhǔn)信號(hào)RAMP的增益設(shè)定(其包括用于生成精確的延遲差的問(wèn)題)的缺點(diǎn)。據(jù)此，在第三實(shí)施例中，實(shí)現(xiàn)了這樣的使用DLL電路15的延遲電路13E-1中的延遲元件的控制其抵抗溫度和電源電壓的變化，并且其不依賴(lài)于基準(zhǔn)信號(hào)RAMP的增益設(shè)定。在A/D轉(zhuǎn)換器IOB中，時(shí)鐘信號(hào)CLK也提供給DLL電路15，并且控制TDC 1 的延遲電路13E-1的電壓VCONT從DLL 15提供。圖19是示出根據(jù)第三實(shí)施例的TDC的DLL電路和延遲電路的配置示例的圖。DLL電路15包括其中時(shí)鐘信號(hào)CLK用作輸入并且多個(gè)延遲元件DLY級(jí)聯(lián)連接的延遲線(xiàn)15-1。DLL電路15包括相位比較器(PD) 15_2，其比較兩個(gè)輸入時(shí)鐘之間的相位差。DLL電路15包括電荷泵(CP) 15_3，其在提供或抽取的方向上使電流移動(dòng)，以便根據(jù)相位比較器15-2的比較結(jié)果消除相位差。DLL電路15包括低通濾波器(LPF) 15_4，其通過(guò)電荷泵15_3提供的電流量來(lái)確定控制延遲元件的控制電壓VCONT的特性。DLL電路15包括延遲環(huán)15_5，其具有通過(guò)比較輸入時(shí)鐘信號(hào)CLK和經(jīng)由延遲線(xiàn) 15-1延遲一個(gè)周期的時(shí)鐘之間的相位以輸出延遲并鎖定的控制電壓的DLL功能。當(dāng)獲得TDC 1 的3位分辨率時(shí)，在用于形成精確的T/8 [s]的基準(zhǔn)的延遲線(xiàn)15_1 中的負(fù)載之前和之后，十個(gè)延遲元件DLY 10 DLY 19級(jí)聯(lián)連接(包括用于平衡的各元件)。
第一級(jí)延遲元件DLY 10的輸出和最后一級(jí)延遲元件DLY 19的輸入被輸入至相位比較器15-2以消除相位差并對(duì)準(zhǔn)周期，從而將插入在延遲線(xiàn)15-1中間的八級(jí)延遲元件 DLYll DLY18的延遲量固定至T/8[s]。在工作時(shí)控制延遲元件DLYlO DLY19的電壓VCONT從DLL電路15取出作為控制電壓，并供給積分型A/D轉(zhuǎn)換器IOB中TDC 13B的延遲電路13E-1。在積分型A/D轉(zhuǎn)換器IOB的延遲電路13E-1中，安置了復(fù)制(Mplica)RPC 10 RPC 14，其具有與DLL電路15的延遲線(xiàn)15-1中使用的延遲元件DLYlO DLY 19相同的電路配置和相同的晶體管設(shè)計(jì)尺寸。延遲電路13E-1通過(guò)將DLL電路提供的控制電壓VCONT施加給復(fù)制RPC，生成與 DLL電路15中相同的延遲量T/8[s]。圖20A和20B是示出延遲量可通過(guò)外加電壓控制的延遲元件的配置示例的圖。延遲元件DLY 20A具有這樣的配置作為電流源的晶體管插入在電源和NMOS晶體管之間，并且插入在電源和CMOS反相器中所包括的PMOS晶體管之間。將控制電壓VCONTP、VCONTN施加給電源晶體管的柵極，從而控制電流量并調(diào)節(jié) NMOS和PMOS的驅(qū)動(dòng)性能，結(jié)果，延遲量改變。圖20A的延遲元件DLY20A包括PMOS晶體管PTll PT14和匪OS晶體管NTll NT14。PMOS晶體管PTll和匪OS晶體管NTll形成CMOS反相器CIVl，在該CMOS反相器 CIVl中，晶體管的漏極相互連接，并且比較器11的輸出信號(hào)VCO經(jīng)由反相器IV4輸入至晶體管的柵極。PMOS晶體管PT12和匪OS晶體管NT12形成CMOS反相器CIV2，在該CMOS反相器 CIV2中，晶體管的漏極相互連接，并且CMOS反相器CIVl的輸出信號(hào)輸入至晶體管的柵極。要作為電流源的PMOS晶體管PT13、PT14分別插入在PMOS晶體管PTll、ΡΤ12的源極與電源VDD之間。要作為電流源的NMOS晶體管ΝΤ13、ΝΤ14分別插入在NMOS晶體管NTll、ΝΤ12的源極與基準(zhǔn)電位VSS之間。將控制電壓VCONTP施加至PMOS晶體管PT13、PT14的柵極，控制電壓VCONTN施加至NMOS晶體管ΝΤ13、ΝΤ14的柵極。根據(jù)上述，CMOS反相器CIVl、CIV2的電流量受到控制，并且調(diào)節(jié)PMOS和NMOS的驅(qū)動(dòng)性能以改變延遲元件DLY 20A中的延遲量。圖20B的延遲元件DLY20B具有這樣的配置CM0S反相器CIVl、CIV2的電源電壓直接是通過(guò)改變電源電壓控制反相器CIV1、CIV2的延遲量的控制電壓VC0NT。除了如上所述的配置之外，已知許多種可控制延遲量的延遲元件的配置，并且所提出的積分型A/D轉(zhuǎn)換器的配置所需要的延遲元件不限于如實(shí)施例所示那樣的配置。如上所述，通過(guò)根據(jù)實(shí)施例的積分型A/D轉(zhuǎn)換器，可以獲得下列優(yōu)點(diǎn)?？梢栽诓辉龃髸r(shí)鐘頻率的情況下實(shí)現(xiàn)具有更高分辨率的A/D轉(zhuǎn)換。由于在加速基準(zhǔn)時(shí)鐘和A/D轉(zhuǎn)換時(shí)段的延長(zhǎng)之間沒(méi)有折中，因此該實(shí)施例在加速、高精度和低功耗方面是有效的。例如，當(dāng)在維持分辨率的同時(shí)使用本配置時(shí)，可以減小應(yīng)當(dāng)由更高階紋波計(jì)數(shù)器計(jì)數(shù)的位數(shù)，因此，也可以通過(guò)減小A/D轉(zhuǎn)換時(shí)段來(lái)增大幀速。
另外，使用DLL可以提供具有通過(guò)作為A/D轉(zhuǎn)換特性的降低的DNL阻抗電源電壓和溫度的變化的良好性能的A/D轉(zhuǎn)換器。系統(tǒng)自身僅使用一個(gè)基準(zhǔn)時(shí)鐘，這與通過(guò)使用具有不同相位差的多個(gè)時(shí)鐘來(lái)取出相位差信息的系統(tǒng)不同，因此，可以抑制用于在列中分配時(shí)鐘的電流消耗。在列中的A/D轉(zhuǎn)換器中，TDC的延遲電路沒(méi)有正常地運(yùn)行，并且僅在比較結(jié)果的信號(hào)VCO運(yùn)行時(shí)只運(yùn)行一次。由于該運(yùn)行被時(shí)間驅(qū)動(dòng)，因此未出現(xiàn)穩(wěn)定的電流消耗。據(jù)此，由于增大分辨率所添加的TDC的電流消耗的增加非常小。<4.第四實(shí)施例〉[固態(tài)成像器件的整體配置示例]圖21是示出根據(jù)本發(fā)明第四實(shí)施例的安裝了列并行ADC的固態(tài)成像器件(CMOS 圖像傳感器)的配置示例的框圖。圖22是更確切示出圖21的安裝了列并行ADC的固態(tài)成像器件(CMOS圖像傳感器)中的ADC組的框圖。固態(tài)成像器件100包括作為成像單元的像素單元110、垂直掃描電路120、水平傳輸掃描電路130、定時(shí)控制電路140和作為像素信號(hào)讀取單元的A/D轉(zhuǎn)換器(ADC)組150。 像素信號(hào)讀取單元包括垂直掃描電路120等。固態(tài)成像器件100包括含有DA轉(zhuǎn)換器161的DAC偏置電路160、放大器電路(S/ A) 170、信號(hào)處理電路180和線(xiàn)存儲(chǔ)器190。在這些組件之中，像素單元110、垂直掃描電路120、水平傳輸掃描電路130、ADC組 150、DAC偏置電路160和放大器電路(S/A) 170通過(guò)模擬電路形成。另一方面，定時(shí)控制電路140、信號(hào)處理電路180和線(xiàn)存儲(chǔ)器190通過(guò)數(shù)字電路形成。定時(shí)控制電路140通過(guò)包括DLL電路141配置，然而，在圖22中，DLL電路141示出為與定時(shí)控制電路140分離以便對(duì)應(yīng)于圖18的配置。將固態(tài)成像器件100形成為其中積分型A/D轉(zhuǎn)換器按列并行方式安置的列AD系統(tǒng)中的圖像傳感器，所述積分型A/D轉(zhuǎn)換器特征在于使用圖18的DLL控制的延遲元件控制，其能夠通過(guò)使用延遲線(xiàn)將分辨率增加3位。積分型A/D轉(zhuǎn)換器以相對(duì)于像素陣列的各個(gè)列的列并行方式安置?；鶞?zhǔn)信號(hào)RAMP 的斜率由DAC生成，將其提供至所有列。DLL電路以相同的方式安置在列的一端，并且將控制電壓供給所有列。在像素單元110中，每一個(gè)均具有光電二極管和像素放大器的像素以矩陣狀態(tài)安置。圖23是示出根據(jù)實(shí)施例的包括四個(gè)晶體管的CMOS圖像傳感器中的像素的示例的圖。像素電路IOlA例如包括作為光電轉(zhuǎn)換器件的光電二極管111。像素電路IOlA包括作為一個(gè)光電轉(zhuǎn)換元件的光電二極管111。相對(duì)于一個(gè)光電二極管111，像素電路IOlA包括作為傳輸元件的傳輸晶體管112、 作為復(fù)位元件的復(fù)位晶體管113、以及作為有源元件的放大晶體管114和選擇晶體管115。光電二極管111將入射光光電地轉(zhuǎn)換為對(duì)應(yīng)于光量的電荷(在此情況下為電子)。
傳輸晶體管112連接在光電二極管111和作為輸出節(jié)點(diǎn)的浮空擴(kuò)散FD之間。傳輸晶體管112在經(jīng)由傳輸控制線(xiàn)LTx向其柵極(傳輸門(mén))供給驅(qū)動(dòng)信號(hào)TG時(shí)， 將光電二極管111中光電轉(zhuǎn)換的電子傳輸至浮空擴(kuò)散FD。復(fù)位晶體管113連接在電源線(xiàn)LVDD和浮空擴(kuò)散FD之間。復(fù)位晶體管113在經(jīng)由復(fù)位控制線(xiàn)LRST向其柵極供給復(fù)位信號(hào)RST時(shí)，將浮空擴(kuò)散FD的電位復(fù)位至電源線(xiàn)LVDD的電位。放大晶體管114的柵極連接至浮空擴(kuò)散FD。放大晶體管114經(jīng)由選擇晶體管115 連接至垂直信號(hào)線(xiàn)116，連同像素單元外部的恒流源一起形成源極跟隨器。當(dāng)將控制信號(hào)(地址信號(hào)或選擇信號(hào))SEL經(jīng)由選擇控制線(xiàn)LSEL供給選擇晶體管 115的柵極時(shí)，選擇晶體管115導(dǎo)通。當(dāng)選擇晶體管115導(dǎo)通時(shí)，放大晶體管114將浮空擴(kuò)散FD的電位放大，并且將對(duì)應(yīng)于該電位的電壓輸出至垂直信號(hào)線(xiàn)116。各個(gè)像素輸出的電壓經(jīng)由垂直信號(hào)線(xiàn)116輸出至作為像素信號(hào)讀取電路的ADC組150。由于例如傳輸晶體管112、復(fù)位晶體管113和選擇晶體管115的柵極以行為單元連接，因此同時(shí)對(duì)一行的各個(gè)像素執(zhí)行這些操作。像素單元110中布置的復(fù)位控制線(xiàn)LRST、傳輸控制線(xiàn)LTx和選擇控制線(xiàn)LSEL線(xiàn)接為相對(duì)于像素布置的每一行的組。復(fù)位控制線(xiàn)LRST、傳輸控制線(xiàn)LTx和選擇控制線(xiàn)LSEL由作為像素驅(qū)動(dòng)單元的垂直掃描電路120進(jìn)行驅(qū)動(dòng)。在固態(tài)成像器件100中，安置生成內(nèi)部時(shí)鐘的定時(shí)控制電路140，其作為依次讀取像素單元Iio的信號(hào)的控制電路；垂直掃描電路120，其控制行尋址和行掃描；以及水平傳輸掃描電路130，其控制列尋址和列掃描。定時(shí)控制電路140生成像素單元110、垂直掃描電路120、水平傳輸掃描電路130、 A/D轉(zhuǎn)換器組(ADC組)150、DAC偏置電路160、信號(hào)處理電路180和線(xiàn)存儲(chǔ)器190中的信號(hào)處理所需要的定時(shí)信號(hào)。在像素單元110中，通過(guò)例如利用線(xiàn)快門(mén)(line shutter)對(duì)光子進(jìn)行累積和放電，在像素行單元中對(duì)視頻和屏幕圖像進(jìn)行光電轉(zhuǎn)換，從而將模擬信號(hào)VSL輸出至ADC組。在ADC組150中，通過(guò)使用來(lái)自DA轉(zhuǎn)換器(DAC) 161的基準(zhǔn)電壓RAMP，對(duì)ADC塊 (各個(gè)列單元)中的像素單元110的模擬輸出執(zhí)行APGA積分式ADC和數(shù)字CDS，從而輸出
若干位的數(shù)字信號(hào)。圖M是示出圖21和圖22的DAC生成的斜坡(RAMP)波形的示例和ADC的工作時(shí)序的圖。在ADC組150中，安置了圖18中所示的積分型A/D轉(zhuǎn)換器IOB的多個(gè)列。DAC 161生成基準(zhǔn)電壓RAMP，其是如圖M中所示那樣以樓梯圖案傾斜的斜坡 (RAMP)波形。每個(gè)A/D轉(zhuǎn)換器151包括比較器152、高階位計(jì)數(shù)器153、TDC(時(shí)間數(shù)字轉(zhuǎn)換器)154和邏輯電路155。比較器152、高階位計(jì)數(shù)器153和TDC 154具有與圖18的比較器11、高階位計(jì)數(shù)器12和TDC 13相同的功能，因此，其詳細(xì)說(shuō)明在此予以省略。
邏輯電路155將高階位計(jì)數(shù)器153中生成的高階位(例如，11個(gè)位)添加至低階位TDC 154中生成的低階位(例如，3個(gè)位)，并將它們連接在一起。各個(gè)邏輯電路155的輸出連接至水平傳輸線(xiàn)LTRF。另外，安置對(duì)應(yīng)于水平傳輸線(xiàn)LTRF的k個(gè)放大電路170以及信號(hào)處理電路180。在完成以上A/D轉(zhuǎn)換時(shí)段之后，邏輯電路巧4的數(shù)據(jù)通過(guò)水平傳輸掃描電路130 傳輸至水平傳輸線(xiàn)LTRF，并經(jīng)由放大電路170輸入至信號(hào)處理電路180，以通過(guò)給定的信號(hào)處理生成二維圖像。在水平傳輸掃描電路130中，執(zhí)行若干通道同時(shí)并行傳輸以保證傳輸速度。在定時(shí)控制電路140中，生成諸如像素單元110和ADC組150之類(lèi)的各個(gè)塊的信號(hào)處理所需要的定時(shí)。在后級(jí)的信號(hào)處理電路180中，通過(guò)線(xiàn)存儲(chǔ)器190中存儲(chǔ)的信號(hào)執(zhí)行垂直線(xiàn)缺陷和點(diǎn)缺陷的校正以及信號(hào)鉗位，或者執(zhí)行數(shù)字信號(hào)處理(如，并-串轉(zhuǎn)換、壓縮、編碼、相加、 平均和間歇操作)。在線(xiàn)存儲(chǔ)器190中，存儲(chǔ)以像素行單元傳送的數(shù)字信號(hào)。在根據(jù)實(shí)施例的固態(tài)成像器件100中，發(fā)送信號(hào)處理電路180的數(shù)字輸出作為ISP 或基帶LSI的輸入。根據(jù)第二實(shí)施例的作為固態(tài)成像器件的CMOS圖像傳感器100包括圖18的A/D轉(zhuǎn)換器(ADC) IOB0據(jù)此，該固態(tài)成像器件可以獲得下列優(yōu)點(diǎn)。具有更高分辨率的A/D轉(zhuǎn)換可以在不增大時(shí)鐘頻率的情況下實(shí)現(xiàn)。由于在加速基準(zhǔn)時(shí)鐘和A/D轉(zhuǎn)換時(shí)段的延長(zhǎng)之間沒(méi)有折中，因此該實(shí)施例在加速、高精度和更低功耗方面是有效的。例如，當(dāng)在維持分辨率的同時(shí)使用本配置時(shí)，可以減小應(yīng)當(dāng)由更高階紋波計(jì)數(shù)器計(jì)數(shù)的位數(shù)，因此，也可以通過(guò)減小A/D轉(zhuǎn)換時(shí)段來(lái)增大幀速。另外，使用DLL可以提供具有通過(guò)作為A/D轉(zhuǎn)換特性的降低的DNL阻抗電源電壓和溫度的變化的良好性能的A/D轉(zhuǎn)換器。系統(tǒng)自身僅使用一個(gè)基準(zhǔn)時(shí)鐘，這與通過(guò)使用具有不同相位差的多個(gè)時(shí)鐘來(lái)取出相位差信息的系統(tǒng)不同，因此，可以抑制用于在列中分配時(shí)鐘的電流消耗。在列中的A/D轉(zhuǎn)換器中，TDC的延遲電路沒(méi)有正常地運(yùn)行，并且僅在比較結(jié)果的信號(hào)VCO運(yùn)行時(shí)只運(yùn)行一次。由于該運(yùn)行被時(shí)間驅(qū)動(dòng)，因此未出現(xiàn)穩(wěn)定的電流消耗。據(jù)此，由于增大分辨率所添加的TDC的電流消耗的增加非常小具有上述優(yōu)點(diǎn)的固態(tài)成像器件可以用作數(shù)字相機(jī)或攝像機(jī)的成像器件。<5.第五實(shí)施例>[相機(jī)系統(tǒng)的配置示例]圖25是示出應(yīng)用了根據(jù)實(shí)施例的固態(tài)成像器件的相機(jī)系統(tǒng)的配置示例的圖。如圖25中所示，相機(jī)系統(tǒng)200包括根據(jù)實(shí)施例的固態(tài)成像器件100可應(yīng)用到的成像器件210。相機(jī)系統(tǒng)200例如包括作為將入射光引導(dǎo)(成像被攝體圖像)至成像器件210的像素區(qū)域的光學(xué)系統(tǒng)的鏡頭220，其將入射光(圖像光)成像在成像面上。相機(jī)系統(tǒng)200進(jìn)一步包括驅(qū)動(dòng)電路(DRV) 230，其驅(qū)動(dòng)成像器件210 ；以及信號(hào)處理電路(PRC) 240，其處理成像器件210的輸出信號(hào)。驅(qū)動(dòng)電路230包括定時(shí)發(fā)生器(未示出)，其生成各種類(lèi)型的定時(shí)信號(hào)(包括開(kāi)始脈沖)，以及成像器件210中的時(shí)鐘脈沖驅(qū)動(dòng)電路，其以給定的定時(shí)信號(hào)驅(qū)動(dòng)成像器件210。信號(hào)處理電路240對(duì)成像器件210的輸出信號(hào)執(zhí)行給定的信號(hào)處理。信號(hào)處理電路240中處理的圖像信號(hào)記錄在諸如存儲(chǔ)器之類(lèi)的記錄介質(zhì)中。記錄在記錄記錄介質(zhì)中的圖像信息由打印機(jī)等進(jìn)行硬拷貝(hard copy)。信號(hào)處理電路MO中處理的圖像信號(hào)作為運(yùn)動(dòng)圖像再現(xiàn)在諸如液晶顯示器之類(lèi)的監(jiān)視器上。如上所述，通過(guò)將上述固態(tài)成像器件100作為成像器件210安裝在諸如數(shù)碼相機(jī)之類(lèi)的成像裝置中，以實(shí)施高精度的相機(jī)。本申請(qǐng)包含與2010年6月1日向日本專(zhuān)利局提交的日本優(yōu)先權(quán)專(zhuān)利申請(qǐng)JP 2010-U6069中公開(kāi)的主題有關(guān)的主題，其全部?jī)?nèi)容通過(guò)引用的方式合并在此。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，依據(jù)設(shè)計(jì)要求和其它因素，可以出現(xiàn)各種修改、組合、部分組合和變更，只要其在所附權(quán)利要求或其等效體的范圍內(nèi)即可。
權(quán)利要求
1.一種積分型A/D轉(zhuǎn)換器，包含比較器，其將輸入電壓與具有斜坡波形的、電壓值隨著時(shí)間線(xiàn)性變化的基準(zhǔn)電壓進(jìn)行比較；高階位計(jì)數(shù)器，其通過(guò)使用比較器的輸出信號(hào)的反轉(zhuǎn)作為觸發(fā)而開(kāi)始工作或停止工作，并且通過(guò)以時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)以輸出高階位；以及時(shí)間數(shù)字轉(zhuǎn)換器，其對(duì)與通過(guò)延遲比較器的輸出信號(hào)所獲得的多個(gè)信號(hào)相對(duì)應(yīng)的時(shí)鐘信號(hào)的相位信息進(jìn)行鎖存，并對(duì)鎖存值進(jìn)行譯碼以輸出相比于時(shí)鐘周期具有更高分辨率的低階位。
2.如權(quán)利要求1所述的積分型A/D轉(zhuǎn)換器，其中，時(shí)間數(shù)字轉(zhuǎn)換器包括延遲單元，其對(duì)比較器的輸出信號(hào)進(jìn)行延遲，并且所述延遲單元包括具有不同邏輯閾值的、并聯(lián)連接至所述比較器的輸出信號(hào)的供應(yīng)線(xiàn)的多個(gè)反相器。
3.如權(quán)利要求1所述的積分型A/D轉(zhuǎn)換器，其中，時(shí)間數(shù)字轉(zhuǎn)換器包括延遲單元，其對(duì)比較器的輸出信號(hào)進(jìn)行延遲，并且所述延遲單元包括具有不同邏輯閾值電壓的、并聯(lián)連接至所述比較器的輸出信號(hào)的供應(yīng)線(xiàn)的多個(gè)比較器。
4.如權(quán)利要求1所述的積分型A/D轉(zhuǎn)換器，其中，時(shí)間數(shù)字轉(zhuǎn)換器包括延遲單元，其對(duì)比較器的輸出信號(hào)進(jìn)行延遲，并且所述延遲單元包括并聯(lián)連接至所述比較器的輸出信號(hào)的供應(yīng)線(xiàn)的至少一個(gè)延遲元件。
5.如權(quán)利要求1所述的積分型A/D轉(zhuǎn)換器，進(jìn)一步包含 延遲鎖定環(huán)DLL電路，其包括延遲線(xiàn)，其由相對(duì)于時(shí)鐘輸入級(jí)聯(lián)連接的多個(gè)第一延遲元件形成，以及延遲環(huán)，其具有DLL功能，將輸入時(shí)鐘的相位與經(jīng)由延遲線(xiàn)延遲了一個(gè)周期的時(shí)鐘的相位進(jìn)行比較，并且輸出延遲并鎖定的控制電壓，其中，時(shí)間數(shù)字轉(zhuǎn)換器包括延遲單元，其對(duì)比較器的輸出信號(hào)進(jìn)行延遲，并且所述延遲單元包括級(jí)聯(lián)連接至所述比較器的輸出信號(hào)的供應(yīng)線(xiàn)的多個(gè)第二延遲元件， 其中DLL電路根據(jù)所述控制電壓控制第二延遲元件的延遲量。
6.如權(quán)利要求5所述的積分型A/D轉(zhuǎn)換器，其中，由具有與第一延遲元件相同配置的復(fù)制電路形成第二延遲元件。
7.一種積分型A/D轉(zhuǎn)換方法，包含以下步驟由比較器將輸入電壓與具有斜坡波形的、電壓值隨著時(shí)間線(xiàn)性變化的基準(zhǔn)電壓進(jìn)行比較；通過(guò)使用比較器的輸出信號(hào)的反轉(zhuǎn)作為觸發(fā)而開(kāi)始工作或停止工作，并且通過(guò)計(jì)數(shù)器以時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)以輸出高階位；以及對(duì)與通過(guò)延遲比較器的輸出信號(hào)所獲得的多個(gè)信號(hào)相對(duì)應(yīng)的時(shí)鐘信號(hào)的相位信息進(jìn)行鎖存，并對(duì)鎖存值進(jìn)行譯碼以輸出相比于時(shí)鐘周期具有更高分辨率的低階位。
8.一種固態(tài)成像器件，包含像素單元，其中進(jìn)行光電轉(zhuǎn)換的多個(gè)像素以矩陣狀態(tài)安置；以及像素信號(hào)讀取單元，其以多個(gè)像素為單位從像素單元進(jìn)行像素信號(hào)的讀取，其中，所述像素信號(hào)讀取單元包括積分型模擬/數(shù)字(A/D)轉(zhuǎn)換器，其將讀取的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)以對(duì)應(yīng)于像素的列布置，并且積分型A/D轉(zhuǎn)換器包含比較器，其將輸入電壓與具有斜坡波形的、電壓值隨著時(shí)間線(xiàn)性變化的基準(zhǔn)電壓進(jìn)行比較；高階位計(jì)數(shù)器，其通過(guò)使用比較器的輸出信號(hào)的反轉(zhuǎn)作為觸發(fā)而開(kāi)始工作或停止工作，并通過(guò)以時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)以輸出高階位；以及時(shí)間數(shù)字轉(zhuǎn)換器，其對(duì)與通過(guò)延遲比較器的輸出信號(hào)所獲得的多個(gè)信號(hào)相對(duì)應(yīng)的時(shí)鐘信號(hào)的相位信息進(jìn)行鎖存，并對(duì)鎖存值進(jìn)行譯碼以輸出相比于時(shí)鐘周期具有更高分辨率的低階位。
9. 一種相機(jī)系統(tǒng)，包含 固態(tài)成像器件；以及光學(xué)系統(tǒng)，其將被攝體圖像成像于固態(tài)成像器件上， 其中，所述固態(tài)成像器件包含像素單元，其中進(jìn)行光電轉(zhuǎn)換的多個(gè)像素以矩陣狀態(tài)安置；以及像素信號(hào)讀取單元，其以多個(gè)像素為單位從像素單元進(jìn)行像素信號(hào)的讀取， 其中，所述像素信號(hào)讀取單元包括積分型模擬/數(shù)字(A/D)轉(zhuǎn)換器，其將讀取的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)以對(duì)應(yīng)于像素的列布置，并且積分型A/D轉(zhuǎn)換器包含比較器，其將輸入電壓與具有斜坡波形的、電壓值隨著時(shí)間線(xiàn)性變化的基準(zhǔn)電壓進(jìn)行比較；高階位計(jì)數(shù)器，其通過(guò)使用比較器的輸出信號(hào)的反轉(zhuǎn)作為觸發(fā)而開(kāi)始工作或停止工作，并通過(guò)以時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)以輸出高階位；以及時(shí)間數(shù)字轉(zhuǎn)換器，其對(duì)與通過(guò)延遲比較器的輸出信號(hào)所獲得的多個(gè)信號(hào)相對(duì)應(yīng)的時(shí)鐘信號(hào)的相位信息進(jìn)行鎖存，并對(duì)鎖存值進(jìn)行譯碼以輸出相比于時(shí)鐘周期具有更高分辨率的低階位。
全文摘要
在此公開(kāi)積分型模數(shù)轉(zhuǎn)換器與轉(zhuǎn)換方法、固態(tài)成像器件和相機(jī)系統(tǒng)。所述積分型A/D轉(zhuǎn)換器包含比較器，其將輸入電壓與具有斜坡波形的、電壓值隨著時(shí)間線(xiàn)性變化的基準(zhǔn)電壓進(jìn)行比較；高階位計(jì)數(shù)器，其通過(guò)使用比較器的輸出信號(hào)的反轉(zhuǎn)作為觸發(fā)而開(kāi)始工作或停止工作，并且通過(guò)以時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)以輸出高階位；以及時(shí)間數(shù)字轉(zhuǎn)換器，其對(duì)與通過(guò)延遲比較器的輸出信號(hào)所獲得的多個(gè)信號(hào)相對(duì)應(yīng)的時(shí)鐘信號(hào)的相位信息進(jìn)行鎖存，并對(duì)鎖存值進(jìn)行譯碼以輸出相比于時(shí)鐘周期具有更高分辨率的低階位。
文檔編號(hào)H04N5/225GK102271229SQ20111014560
公開(kāi)日2011年12月7日 申請(qǐng)日期2011年6月1日 優(yōu)先權(quán)日2010年6月1日
發(fā)明者宇井博貴, 犬塚純一, 高取望, 高橋知宏 申請(qǐng)人:索尼公司